JPH05315408A - フィルムキャリアおよびこれを用いた半導体装置 - Google Patents
フィルムキャリアおよびこれを用いた半導体装置Info
- Publication number
- JPH05315408A JPH05315408A JP14632792A JP14632792A JPH05315408A JP H05315408 A JPH05315408 A JP H05315408A JP 14632792 A JP14632792 A JP 14632792A JP 14632792 A JP14632792 A JP 14632792A JP H05315408 A JPH05315408 A JP H05315408A
- Authority
- JP
- Japan
- Prior art keywords
- film carrier
- solder
- metal
- lead
- external substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 フィルムキャリアを外部基板上に接続する際
に用いる半田が、接続部周辺に流出することを防止でき
るフィルムキャリアおよび半導体装置を提供する。 【構成】 フィルムキャリア上のリード１に半田７に対
して濡れ性の悪い金属下層３と濡れ性の良好な金属上層
４を順次形成し、さらに金属上層４の一部を除去するこ
とにより、半田７の流出を防止する領域Ａを形成する。
に用いる半田が、接続部周辺に流出することを防止でき
るフィルムキャリアおよび半導体装置を提供する。 【構成】 フィルムキャリア上のリード１に半田７に対
して濡れ性の悪い金属下層３と濡れ性の良好な金属上層
４を順次形成し、さらに金属上層４の一部を除去するこ
とにより、半田７の流出を防止する領域Ａを形成する。
Description
【０００１】
【産業上の利用分野】本発明はフィルムキャリアおよび
これを用いた半導体装置に関する。
これを用いた半導体装置に関する。
【０００２】
【従来の技術】従来、半導体素子の実装する方法の一つ
としてフィルムキャリアを用いた方法が採用されてお
り、このフィルムキャリアを外部基板に接続する、所謂
アウターリードボンディングには、導電媒体金属として
半田が採用されている。一方、近年における電子機器の
薄型化や小型軽量化に伴い、半導体装置を多数個用いる
デバイスや機器は、半導体素子を一定面積の基板上に高
密度実装する必要があるために、インナーリードおよび
アウターリード共にリード間ピッチを狭くし、しかもイ
ンナーリードボンディング部とアウターリードボンディ
ング部との距離をできるだけ短くする傾向にある。
としてフィルムキャリアを用いた方法が採用されてお
り、このフィルムキャリアを外部基板に接続する、所謂
アウターリードボンディングには、導電媒体金属として
半田が採用されている。一方、近年における電子機器の
薄型化や小型軽量化に伴い、半導体装置を多数個用いる
デバイスや機器は、半導体素子を一定面積の基板上に高
密度実装する必要があるために、インナーリードおよび
アウターリード共にリード間ピッチを狭くし、しかもイ
ンナーリードボンディング部とアウターリードボンディ
ング部との距離をできるだけ短くする傾向にある。
【０００３】しかしながら、アウターリードと外部基板
を半田にてボンディングする際に、接続部からリードを
伝わって周辺に半田が流出し、接続に必要な半田量が不
足して接続不良を起こす恐れがある。そこで、各接続部
からの半田の流出を防止する目的で、絶縁性樹脂にて各
接続部を被覆保護したり、リード表面に半田に対して濡
れ性の悪い金属層をメッキなどの手段で選択的に形成し
たりする方法が提案されているが、前者の絶縁性樹脂に
て被覆する場合は樹脂中に含有する不純物によって電気
的接続信頼性が低下する恐れがあり、また、後者のメッ
キ法の場合ではインナーリードボンディング部とアウタ
ーリードボンディング部とが近接するフィルムキャリア
では設計および製造が困難になると共に、接続部での信
頼性が低下する恐れがある。
を半田にてボンディングする際に、接続部からリードを
伝わって周辺に半田が流出し、接続に必要な半田量が不
足して接続不良を起こす恐れがある。そこで、各接続部
からの半田の流出を防止する目的で、絶縁性樹脂にて各
接続部を被覆保護したり、リード表面に半田に対して濡
れ性の悪い金属層をメッキなどの手段で選択的に形成し
たりする方法が提案されているが、前者の絶縁性樹脂に
て被覆する場合は樹脂中に含有する不純物によって電気
的接続信頼性が低下する恐れがあり、また、後者のメッ
キ法の場合ではインナーリードボンディング部とアウタ
ーリードボンディング部とが近接するフィルムキャリア
では設計および製造が困難になると共に、接続部での信
頼性が低下する恐れがある。
【０００４】
【発明が解決しようとする課題】本発明は上記従来の方
法における課題を解決すべくなされたものであって、半
導体素子載置部（インナーボンディング部）と外部基板
接続部（アウターボンディング部）とが近接した場合で
も、外部基板接続時に用いる半田が接続部から周辺に流
出するのを確実に防止できる構造を有するフィルムキャ
リアの提供、およびこのフィルムキャリアを用いて半導
体素子を実装、およびこれを外部基板上に実装した半導
体装置を提供することを目的とするものである。
法における課題を解決すべくなされたものであって、半
導体素子載置部（インナーボンディング部）と外部基板
接続部（アウターボンディング部）とが近接した場合で
も、外部基板接続時に用いる半田が接続部から周辺に流
出するのを確実に防止できる構造を有するフィルムキャ
リアの提供、およびこのフィルムキャリアを用いて半導
体素子を実装、およびこれを外部基板上に実装した半導
体装置を提供することを目的とするものである。
【０００５】
【課題を解決するための手段】そこで、本発明者らは上
記目的を達成するために鋭意検討を重ねた結果、フィル
ムキャリアのアウターリード表面に半田に対して濡れ性
の悪い金属層と濡れ性の良好な金属層を積層し、半田の
流入を防止するために部分的に濡れ性の悪い金属層を露
出させることにより、上記目的を達成できることを見い
出し、本発明を完成するに至った。
記目的を達成するために鋭意検討を重ねた結果、フィル
ムキャリアのアウターリード表面に半田に対して濡れ性
の悪い金属層と濡れ性の良好な金属層を積層し、半田の
流入を防止するために部分的に濡れ性の悪い金属層を露
出させることにより、上記目的を達成できることを見い
出し、本発明を完成するに至った。
【０００６】即ち、本発明は外部基板上の回路配線に接
続するためのリードを絶縁体フィルムの片面に有するフ
ィルムキャリアにおいて、上記リードの表面には半田に
対して濡れ性が悪い金属下層と濡れ性が良好な金属上層
が順次形成され、かつ外部基板上の回路配線との接続部
周辺のリード表面の金属上層が一部除去されて、金属下
層が露出していることを特徴とするフィルムキャリア、
およびこのフィルムキャリアに半導体素子を載置、接続
してなる半導体装置、ならびに上記フィルムキャリアに
半導体素子を載置、接続し、これを外部基板上の回路配
線に接続してなる半導体装置を提供するものである。
続するためのリードを絶縁体フィルムの片面に有するフ
ィルムキャリアにおいて、上記リードの表面には半田に
対して濡れ性が悪い金属下層と濡れ性が良好な金属上層
が順次形成され、かつ外部基板上の回路配線との接続部
周辺のリード表面の金属上層が一部除去されて、金属下
層が露出していることを特徴とするフィルムキャリア、
およびこのフィルムキャリアに半導体素子を載置、接続
してなる半導体装置、ならびに上記フィルムキャリアに
半導体素子を載置、接続し、これを外部基板上の回路配
線に接続してなる半導体装置を提供するものである。
【０００７】
【実施例】以下に本発明の実施例を図面を用いて具体的
に説明する。
に説明する。
【０００８】図１は本発明のフィルムキャリアにおける
アウターリードを外部基板上の回路配線に接続する状態
を示す部分断面図である。図１から明らかなように本発
明のフィルムキャリアは絶縁体フィルム２の片面（図
中、下側）に外部基板５上の回路配線６と接続するため
のリード１を有し、リード１の表面には半田に対して濡
れ性の悪い金属下層３と濡れ性が良好な金属上層４とが
形成されている。そして接続時の半田の流出を防止する
目的で、接続部周辺のリード上の金属上層４が一部除去
されて、金属下層３を露出させた領域Ａが設けられてい
る。
アウターリードを外部基板上の回路配線に接続する状態
を示す部分断面図である。図１から明らかなように本発
明のフィルムキャリアは絶縁体フィルム２の片面（図
中、下側）に外部基板５上の回路配線６と接続するため
のリード１を有し、リード１の表面には半田に対して濡
れ性の悪い金属下層３と濡れ性が良好な金属上層４とが
形成されている。そして接続時の半田の流出を防止する
目的で、接続部周辺のリード上の金属上層４が一部除去
されて、金属下層３を露出させた領域Ａが設けられてい
る。
【０００９】図１において本発明のフィルムキャリアに
用いる絶縁体フィルム２は、電気絶縁特性を有するもの
であり、適度な可撓性があればその材質に制限はなく、
例えばポリエステル系樹脂、エポキシ系樹脂、ウレタン
系樹脂、ポリスチレン系樹脂、ポリエチレン系樹脂、ポ
リアミド系樹脂、ポリイミド系樹脂、ＡＢＳ樹脂、ポリ
カーボネート樹脂、シリコーン系樹脂、フッ素樹脂など
熱硬化性樹脂や熱可塑性樹脂を問わず用いることができ
る。これらのうち耐熱性や機械的強度の点からはポリイ
ミド系樹脂からなるフィルムを用いることが好ましい。
絶縁性フィルム２の厚みは通常、５〜１５０μｍ程度の
ものを採用することが好ましい。
用いる絶縁体フィルム２は、電気絶縁特性を有するもの
であり、適度な可撓性があればその材質に制限はなく、
例えばポリエステル系樹脂、エポキシ系樹脂、ウレタン
系樹脂、ポリスチレン系樹脂、ポリエチレン系樹脂、ポ
リアミド系樹脂、ポリイミド系樹脂、ＡＢＳ樹脂、ポリ
カーボネート樹脂、シリコーン系樹脂、フッ素樹脂など
熱硬化性樹脂や熱可塑性樹脂を問わず用いることができ
る。これらのうち耐熱性や機械的強度の点からはポリイ
ミド系樹脂からなるフィルムを用いることが好ましい。
絶縁性フィルム２の厚みは通常、５〜１５０μｍ程度の
ものを採用することが好ましい。
【００１０】また、上記絶縁体フィルム２の片面に形成
されるリード１は、例えば金、銀、ニッケル、コバルト
などの各種金属や、これらを主成分とする各種合金など
からなる導電性材料によって所望の線状パターンに形成
された配線回路からなるものであり、外部基板５上の回
路配線６と電気的に接続される。
されるリード１は、例えば金、銀、ニッケル、コバルト
などの各種金属や、これらを主成分とする各種合金など
からなる導電性材料によって所望の線状パターンに形成
された配線回路からなるものであり、外部基板５上の回
路配線６と電気的に接続される。
【００１１】リード１の表面にはまず、半田に対して濡
れ性が悪いニッケルやクロムなどからなる金属下層３が
メッキなどの方法によって形成される。次いで、その上
に半田に対して濡れ性が良い金、銀、スズ、鉛、半田な
どからなる金属上層４がメッキなどの方法によって形成
される。金属下層３および金属上層４の厚みは通常、１
〜５０μｍおよび０．１〜１０μｍ程度とすることが、
後述する領域Ａの形成し易さの点から好ましい。
れ性が悪いニッケルやクロムなどからなる金属下層３が
メッキなどの方法によって形成される。次いで、その上
に半田に対して濡れ性が良い金、銀、スズ、鉛、半田な
どからなる金属上層４がメッキなどの方法によって形成
される。金属下層３および金属上層４の厚みは通常、１
〜５０μｍおよび０．１〜１０μｍ程度とすることが、
後述する領域Ａの形成し易さの点から好ましい。
【００１２】本発明においては半田の流出を防止するた
めに、上記半田に対する濡れ性の悪い金属および濡れ性
の良い金属を利用しているが、濡れ性の指標として各金
属の表面張力を用いることができる。つまり、金属下層
３の表面張力は金属上層４の表面張力よりも大きく、具
体的にはActa Met., 4,576(1956)や、Chem. Rev., 52,4
17(1953)、Z.anorg. und Allge. Chem., 276, 227(195
4) に記載の方法によって測定される表面張力（γS ）
が３０００ｄｙｎｅ／ｃｍ以上の金属を金属下層３に用
いることが好ましい。
めに、上記半田に対する濡れ性の悪い金属および濡れ性
の良い金属を利用しているが、濡れ性の指標として各金
属の表面張力を用いることができる。つまり、金属下層
３の表面張力は金属上層４の表面張力よりも大きく、具
体的にはActa Met., 4,576(1956)や、Chem. Rev., 52,4
17(1953)、Z.anorg. und Allge. Chem., 276, 227(195
4) に記載の方法によって測定される表面張力（γS ）
が３０００ｄｙｎｅ／ｃｍ以上の金属を金属下層３に用
いることが好ましい。
【００１３】本発明においては上記のようにして各金属
層３および４を表面に積層したリード１に図１に示すよ
うに、半田の流出を防止するために金属下層３を露出さ
せた領域Ａを形成する。形成方法としては切削や研磨な
どの機械的加工法や、金属上層４を選択的に溶解させる
化学エッチング法、レーザー照射や光照射によるドライ
エッチング法などが挙げられる。これらの方法のうち、
インナーリードボンディング部とアウターリードボンデ
ィング部とを近接させて半導体素子を高密度実装し、し
かも高精度で領域Ａを形成したフィルムキャリアを作製
するには、紫外光レーザーの照射によるドライエッチン
グ法を採用することが好ましい。紫外光レーザーを用い
て領域Ａを形成する場合、例えば金属下層３にニッケル
を、金属上層４に金を形成して、紫外領域に中心波長を
有する紫外レーザーを用い、照射エネルギーを金のみを
選択的に除去できるエネルギー値に設定して照射するこ
とによって、金属上層４のみを選択的に除去し金属下層
３が露出した領域Ａを形成することができる。
層３および４を表面に積層したリード１に図１に示すよ
うに、半田の流出を防止するために金属下層３を露出さ
せた領域Ａを形成する。形成方法としては切削や研磨な
どの機械的加工法や、金属上層４を選択的に溶解させる
化学エッチング法、レーザー照射や光照射によるドライ
エッチング法などが挙げられる。これらの方法のうち、
インナーリードボンディング部とアウターリードボンデ
ィング部とを近接させて半導体素子を高密度実装し、し
かも高精度で領域Ａを形成したフィルムキャリアを作製
するには、紫外光レーザーの照射によるドライエッチン
グ法を採用することが好ましい。紫外光レーザーを用い
て領域Ａを形成する場合、例えば金属下層３にニッケル
を、金属上層４に金を形成して、紫外領域に中心波長を
有する紫外レーザーを用い、照射エネルギーを金のみを
選択的に除去できるエネルギー値に設定して照射するこ
とによって、金属上層４のみを選択的に除去し金属下層
３が露出した領域Ａを形成することができる。
【００１４】本発明のフィルムキャリアに形成される上
記領域Ａの大きさは、外部基板との接続時に用いる半田
が流出しない程度であればよく、好ましくは１０〜５０
０μｍ程度の幅でリード１の表面に形成する。
記領域Ａの大きさは、外部基板との接続時に用いる半田
が流出しない程度であればよく、好ましくは１０〜５０
０μｍ程度の幅でリード１の表面に形成する。
【００１５】図２は本発明のフィルムキャリアのリード
１部のみの拡大斜視図である。リード１には半田の流出
を防止するために、一部分のリード周囲の金属上層４を
選択的に除去して金属下層３を露出させた領域Ａが形成
されている。
１部のみの拡大斜視図である。リード１には半田の流出
を防止するために、一部分のリード周囲の金属上層４を
選択的に除去して金属下層３を露出させた領域Ａが形成
されている。
【００１６】図３は図１に示すように本発明のフィルム
キャリアのリード１を外部基板５上の回路配線６に接続
したのち、半田７によって電気的に接続した状態の部分
断面図である。上記本発明のフィルムキャリアを用いる
ことによって、外部基板５と接続する際に用いる半田７
の接続部からの流出が、図示するように領域Ａの形成に
よって阻止されるのである。
キャリアのリード１を外部基板５上の回路配線６に接続
したのち、半田７によって電気的に接続した状態の部分
断面図である。上記本発明のフィルムキャリアを用いる
ことによって、外部基板５と接続する際に用いる半田７
の接続部からの流出が、図示するように領域Ａの形成に
よって阻止されるのである。
【００１７】なお、本発明のようなリード１表面の加工
はアウターリードだけでなく、半導体素子を載置するイ
ンナーリードにも施してもよいものである。
はアウターリードだけでなく、半導体素子を載置するイ
ンナーリードにも施してもよいものである。
【００１８】
【発明の効果】以上のように本発明のフィルムキャリア
を用いることによって、フィルムキャリアのアウターリ
ードを外部基板上に接続する場合、外部基板との接続時
に用いる半田が接続部からその周辺に流出することがな
く、電気的接続信頼性が極めて向上するという効果を発
揮する。
を用いることによって、フィルムキャリアのアウターリ
ードを外部基板上に接続する場合、外部基板との接続時
に用いる半田が接続部からその周辺に流出することがな
く、電気的接続信頼性が極めて向上するという効果を発
揮する。
【図１】 本発明のフィルムキャリアを外部基板上の回
路配線に接続する状態を示す部分断面図である。
路配線に接続する状態を示す部分断面図である。
【図２】 本発明のフィルムキャリアのリード部のみの
拡大斜視図である。
拡大斜視図である。
【図３】 本発明のフィルムキャリアを外部基板上の回
路配線に半田によって接続した状態の部分断面図であ
る。
路配線に半田によって接続した状態の部分断面図であ
る。
１ リード ２ 絶縁性フィルム ３ 金属下層 ４ 金属上層 ５ 外部基板 ６ 回路配線 ７ 半田
Claims (3)
- 【請求項１】 外部基板上の回路配線に接続するための
リードを絶縁体フィルムの片面に有するフィルムキャリ
アにおいて、上記リードの表面には半田に対して濡れ性
が悪い金属下層と濡れ性が良好な金属上層が順次形成さ
れ、かつ外部基板上の回路配線との接続部周辺のリード
表面の金属上層が一部除去されて、金属下層が露出して
いることを特徴とするフィルムキャリア。 - 【請求項２】 請求項１記載のフィルムキャリアに半導
体素子を載置、接続してなる半導体装置。 - 【請求項３】 請求項１記載のフィルムキャリアに半導
体素子を載置、接続し、これを外部基板上の回路配線に
接続してなる半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14632792A JPH05315408A (ja) | 1992-05-12 | 1992-05-12 | フィルムキャリアおよびこれを用いた半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14632792A JPH05315408A (ja) | 1992-05-12 | 1992-05-12 | フィルムキャリアおよびこれを用いた半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05315408A true JPH05315408A (ja) | 1993-11-26 |
Family
ID=15405173
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14632792A Pending JPH05315408A (ja) | 1992-05-12 | 1992-05-12 | フィルムキャリアおよびこれを用いた半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05315408A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004034521A1 (ja) * | 2002-10-10 | 2004-04-22 | Matsushita Electric Works, Ltd. | コネクタ用コンタクト及びはんだ付けされる部品の製造方法 |
| JP2004315941A (ja) * | 2003-04-18 | 2004-11-11 | Matsushita Electric Works Ltd | 半田付け用端子の製造方法 |
| JP2005019334A (ja) * | 2003-06-27 | 2005-01-20 | Matsushita Electric Works Ltd | 半田付け用端子の製造方法 |
| JP2009049352A (ja) * | 2007-08-22 | 2009-03-05 | Yiguang Electronic Ind Co Ltd | 電子デバイス装置およびその製造方法 |
| FR2936966A1 (fr) * | 2008-10-13 | 2010-04-16 | Bosch Gmbh Robert | Procede d'obtention d'une barriere selective de soudage |
-
1992
- 1992-05-12 JP JP14632792A patent/JPH05315408A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004034521A1 (ja) * | 2002-10-10 | 2004-04-22 | Matsushita Electric Works, Ltd. | コネクタ用コンタクト及びはんだ付けされる部品の製造方法 |
| US8294063B2 (en) | 2002-10-10 | 2012-10-23 | Panasonic Corporation | Connector-use contact and production method for component to be soldered |
| JP2004315941A (ja) * | 2003-04-18 | 2004-11-11 | Matsushita Electric Works Ltd | 半田付け用端子の製造方法 |
| JP2005019334A (ja) * | 2003-06-27 | 2005-01-20 | Matsushita Electric Works Ltd | 半田付け用端子の製造方法 |
| JP2009049352A (ja) * | 2007-08-22 | 2009-03-05 | Yiguang Electronic Ind Co Ltd | 電子デバイス装置およびその製造方法 |
| FR2936966A1 (fr) * | 2008-10-13 | 2010-04-16 | Bosch Gmbh Robert | Procede d'obtention d'une barriere selective de soudage |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960006763B1 (ko) | 배선기판과 그 제조방법, 박막 캐리어, 반도체 장치 및 그 장착구조와 반도체 장치장착 방법 | |
| US5438223A (en) | Anisotropic electrically conductive adhesive film and connection structure using the same | |
| US8110245B2 (en) | Semiconductor device, mounting substrate and method of manufacturing mounting substrate, circuit board, and electronic instrument | |
| US8227298B2 (en) | Semiconductor package having buss-less substrate | |
| JPH0917829A (ja) | フィルムキャリアおよびそれを用いてなる半導体装置 | |
| EP1357775B1 (en) | Circuit board and its manufacturing method | |
| EP0834917B1 (en) | Film carrier and method of forming a semiconductor device using the same | |
| JP3352705B2 (ja) | 異方導電性接着フィルムを用いた実装構造 | |
| JP3855320B2 (ja) | 半導体装置用基板の製造方法及び半導体装置の製造方法 | |
| JPH05315408A (ja) | フィルムキャリアおよびこれを用いた半導体装置 | |
| US5113580A (en) | Automated chip to board process | |
| JP2981057B2 (ja) | ハードディスクドライバ用フレキシブルプリント基板 | |
| JPH0410696A (ja) | 多層配線基板の製造方法 | |
| WO1999026458A1 (fr) | Carte de cablage imprime multicouche et son procede de fabrication | |
| JPH0590348A (ja) | フイルムキヤリアおよびこれを用いた半導体装置 | |
| JP3455602B2 (ja) | 半導体素子実装基板の製造方法 | |
| JP3252757B2 (ja) | ボールグリッドアレイ | |
| JP2634672B2 (ja) | 半導体装置 | |
| JPH02129938A (ja) | 配線基板およびその製法 | |
| JP2808703B2 (ja) | フィルムキャリアおよび半導体装置 | |
| JP3643764B2 (ja) | 回路装置の製造方法 | |
| JPH0677289A (ja) | フィルムキャリアおよびこれを用いた半導体装置、ならびに半導体装置の実装構造 | |
| JP4396862B2 (ja) | 半導体装置、回路基板および電子機器 | |
| JP4396863B2 (ja) | 半導体装置、実装基板及びその製造方法、回路基板並びに電子機器 | |
| JP4400755B2 (ja) | 半導体装置、実装基板及びその製造方法、回路基板並びに電子機器 |