JPH067645Y2 - Agc回路 - Google Patents

Agc回路

Info

Publication number
JPH067645Y2
JPH067645Y2 JP1987109254U JP10925487U JPH067645Y2 JP H067645 Y2 JPH067645 Y2 JP H067645Y2 JP 1987109254 U JP1987109254 U JP 1987109254U JP 10925487 U JP10925487 U JP 10925487U JP H067645 Y2 JPH067645 Y2 JP H067645Y2
Authority
JP
Japan
Prior art keywords
circuit
variable gain
gain amplifier
video signal
amplifier circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1987109254U
Other languages
English (en)
Other versions
JPS6415483U (ja
Inventor
福治 安斉
義明 久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP1987109254U priority Critical patent/JPH067645Y2/ja
Publication of JPS6415483U publication Critical patent/JPS6415483U/ja
Application granted granted Critical
Publication of JPH067645Y2 publication Critical patent/JPH067645Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Television Signal Processing For Recording (AREA)

Description

【考案の詳細な説明】 (イ)産業上の利用分野 本考案は、家庭用VTR(ビデオテープレコーダ)等に
おける映像信号処理回路のAGC(自動利得制御)回路
に関するものである。
(ロ)従来の技術 一般に家庭用VTRでは映像信号中の輝度信号をFM変
調してビデオテープに記録するが、その際前記輝度信号
のホワイトピークが一定となるようにAGCをかけてか
らFM変調する様にしている。第2図は、その様なAG
C回路を示す回路図で、入力端子(1)からの複合映像信
号は、可変利得増幅回路(2)で増幅された後、クランプ
回路(3)に印加される。クランプ回路(3)で水平同期信号
の先端がクランプされた前記複合映像信号は、加算回路
(4)及び同期分離回路(5)に印加される。そして、同期分
離回路(5)で分離された水平同期信号は、遅延回路(6)で
遅延された後、更に増幅回路(7)で増幅され加算回路(4)
に印加される。そして、加算回路(4)において前記複合
映像信号と加算される。この際、遅延され増幅された前
記水平同期信号(以下キードパルスと称す)は、前記複
合映像信号中の水平同期信号のバックポーチのペデスタ
ル部に位置する様に遅延され、その振幅は前記ペデスタ
ル部から映像信号のホワイトピークまでの振幅より若干
大きめになる様に設定される。前記キードパルスが加算
された複合映像信号は、ピーク検波回路(8)で検波され
る。そして、そのピーク検波出力は直流増幅回路(9)を
介して抵抗(10)及びコンデンサ(11)から成る平滑回路(1
2)に印加され、直流電圧に変換される。そして、前記直
流電圧が利得制御信号として前記可変利得増幅回路(2)
に印加される。従って、可変利得増幅回路(2)の出力端
にはホワイトピークが一定となった複合映像信号を得る
ことが出来、前記複合映像信号をFM変調回路(13)に印
加すればFM変調することが出来る。又、前記複合映像
信号をテレビジョン受像機(14)に印加すれば、記録され
るべき映像信号のモニターを行なうことが出来る。
尚、第2図の如きAGC回路は、例えば実公昭58−2
9660号公報に記載されている。
(ハ)考案が解決しようとする問題点 ところで、第2図のAGC回路は、記録時のみ動作させ
るものであるから、再生時には動作が停止しており、配
置されているコンデンサの電荷は零になっている。そこ
で、今再生モードから記録モードに切換えたとすると前
記AGC回路が正常に動作するまで、すなわち前記コン
デンサが正常なレベルまで充電されるまでに数秒かか
り、応答時間の遅さが問題となった。これは特にモニタ
ーしているテレビジョン受像機(14)に対して影響が大と
なった。そこで、従来はこの対策として記録モード時以
外に、前記コンデンサを別途に設けた電源によってプリ
チャージしておき、記録モードに切換えた時の応答性の
改善を計っていた。その様子を第3図に示す。第3図に
おいて第2図と同一のものについては同一の符号を付し
てあり、IC(集積回路)化した場合の様子を示してい
る。第3図において(15)はICの外付ピン、(16)及び(1
7)はIC外に設けられたスイッチ及び電源を示す。記録
モード時以外にはスイッチ(16)を図示の如く閉成させて
おく。すると電源(17)からの電荷がコンデンサ(11)に充
電されることになる。その為、記録モードに切換えた
際、すぐに所定レベルの電圧がコンデンサ(11)の上端か
ら外付ピン(15)を介して、可変利得増幅回路(2)に印加
され、利得制御動作を早めることが出来る。しかしなが
ら、第3図の回路においてはICの外付部品として電源
(17)及びスイッチ(16)を必要とし、又平滑用のコンデン
サ(11)も大きな容量の物を必要とする為、外付けとしな
ければならなかった。
(ニ)問題点を解決するための手段 本考案は、上述の点に鑑み成されたもので、記録すべき
映像信号が印加される第1可変利得増幅回路と、再生す
べき映像信号が印加される第2可変利得増幅回路と、前
記第1又は第2可変利得増幅回路の出力信号のレベルに
応じた直流電圧を発生する平滑回路と、該平滑回路の出
力直流電圧を再生モード時第2可変利得増幅回路に、又
記録モード時第1可変利得増幅回路にそれぞれ印加する
スイッチ手段とを備えたことを特徴とする。
(ホ)作用 本考案に依れば、記録時に動作する第1可変利得増幅回
路と、再生時に動作する第2可変利得増幅回路と、前記
第1又は第2可変利得増幅回路の出力信号を平滑する平
滑回路とを配置し、再生モード時に前記第2可変利得増
幅回路を制御する為に蓄積された前記平滑回路内のコン
デンサの電荷を、記録モード時の第1可変利得増幅回路
に対する利得制御信号として利用しているので、再生モ
ードから記録モードに切換えた際のAGCの応答速度を
早めることが出来る。
(ヘ)実施例 第1図は、本考案の一実施例を示す回路図で、(18)は入
力端子(1)からの複合映像信号が印加される第1可変利
得増幅回路、(19)は入力端子(20)から再生すべきFM変
調された映像信号が印加される第2可変利得増幅回路、
(21)は前記第2可変利得増幅回路(19)の出力信号をFM
復調するFM復調回路、(22)は前記第2可変利得増幅回
路(19)の出力信号のレベルを検出する検波回路、(23)は
抵抗(24)及びコンデンサ(25)から構成され、前記検波回
路(22)及び直流増幅回路(9)の出力信号を平滑する平滑
回路、(26)はIC内部に配置された抵抗(24)とIC外部
に配置されたコンデンサ(25)との間に設けられた外付ピ
ン、(27)は制御信号に応じて再生モード時には接点B側
に、記録モード時には接点A側に切換わるスイッチであ
る。尚、第1図において第2図と同一の回路素子につい
ては同一の符号を付し説明を省略する。
次に動作を説明する。まず再生時においては、ビデオヘ
ッド(図示せず)からFM変調された映像信号が入力端
子(20)を介して第2可変利得増幅回路(19)に印加され
る。前記第2可変利得増幅回路(19)は、ヘッド(通常2
個配置されている)からのFM変調された映像信号のヘ
ッド間のレベル差を補正する為に配置されているもので
あり、前記第2可変利得増幅回路(19)の出力信号は検波
回路(22)で検波され、その検波出力が平滑回路(23)で平
滑される。平滑回路(23)からの出力直流電圧は、接点B
側に切換えられたスイッチ(27)を介して前記第2可変利
得増幅回路(19)に利得制御信号として印加される。その
為、第2可変利得増幅回路(19)の出力端にはホワイトピ
ークが一定レベルのFM変調された映像信号を得ること
が出来、前記映像信号をFM復調回路(21)で復調すれ
ば、輝度信号を得ることが出来る。
尚、この際記録系のAGC回路は、全てオフしているの
で直流増幅回路(9)の出力信号が零となり、平滑回路(2
3)に影響を及ぼすことは無い。
従って、第1図の回路によれば、スイッチ(27)を接点B
側に切換えることによって再生時のAGC動作を行なう
ことが出来る。
次に記録モードに切換えた場合について説明する。この
場合、スイッチ(27)は接点A側に切換えられる。する
と、この時にはまだ平滑回路(23)のコンデンサ(25)には
前述の再生時の制御電圧が残っており、前記制御電圧が
スイッチ(27)を介して第1可変利得増幅回路(18)に利得
制御信号として印加される。その為、第1可変利得増幅
回路(18)の利得は、直ちに所定の値となり、その出力信
号が極端に大となることは無い。従って、入力端子(1)
からの複合映像信号は、所定レベルに増幅された後、ク
ランプ回路(3)に印加され更に第2図と同様の信号処理
が施された後、ピーク検波回路(8)でピーク検波され
る。そして、そのピーク検波出力が直流増幅回路(9)を
介して平滑回路(23)に印加され直流電圧に変換される。
そして、前記直流電圧が利得制御信号としてスイッチ(2
7)を介して第1可変利得増幅回路(18)に印加される。そ
の為、第1可変利得増幅回路(18)の出力端には、スイッ
チ(27)の切換えと同時に所定のレベルの複合映像信号を
得ることが出来、ホワイトピークが一定レベルの複合映
像信号を得ることが出来る。従って、今映像信号をモニ
ターするとするならば、前記複合映像信号を切換えとほ
ぼ同時にテレビジョン受像機(14)に供することが出来、
又記録モードであったとするならば、前記複合映像信号
を同様にFM変調回路(13)に供することが出来る。
尚、第1図の実施例においては、平滑回路(23)を記録と
再生で共用している為、その時定数も等しくなるが、異
ならせたい場合には、それぞれ外付ピン(26)と直流増幅
回路(9)の出力端、前記外付ピン(26)と検波回路(22)の
出力端の間に所望の抵抗を挿入すれば良い。
(ト)考案の効果 以上述べた如く本考案に依ればAGC動作の為に供され
るコンデンサを記録モードと再生モードとで共用してい
るので、再生モードから記録モードに切換えた際、AG
Cの応答速度を早めることが出来る。その為、モニター
している時でも画面上に異常な映像が現われるのを防止
出来る。又、本考案に依れば記録モードと再生モードで
前記コンデンサを共用しているので、大容量のコンデン
サを削減することが出来る。又、それに伴いIC化に際
しては、外付部品及びピン数の削減を計ることが出来
る。
【図面の簡単な説明】
第1図は、本考案の一実施例を示す回路図、第2図及び
第3図は、従来のAGC回路を示す回路図。 (18)……第1可変利得増幅回路、(19)……第2可変利得
増幅回路、(23)……平滑回路、(27)……スイッチ。

Claims (1)

    【実用新案登録請求の範囲】
  1. 【請求項1】再生モードから記録モードに切り替えた際
    の記録信号のレベル変動を防止するAGC回路であっ
    て、記録すべき映像信号が印加される第1可変利得増幅
    回路と、再生すべきFM変調されている映像信号が印加
    される第2可変利得増幅回路と、前記第1及び第2可変
    利得増幅回路の出力信号のレベルに応じた直流電圧を発
    生する平滑回路と、該平滑回路の出力直流電圧を再生モ
    ード時前記第2可変利得増幅回路に、又記録モード時前
    記第1可変利得増幅回路にそれぞれ印加するスイッチ手
    段とを備えたことを特徴とするAGC回路。
JP1987109254U 1987-07-16 1987-07-16 Agc回路 Expired - Lifetime JPH067645Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1987109254U JPH067645Y2 (ja) 1987-07-16 1987-07-16 Agc回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1987109254U JPH067645Y2 (ja) 1987-07-16 1987-07-16 Agc回路

Publications (2)

Publication Number Publication Date
JPS6415483U JPS6415483U (ja) 1989-01-26
JPH067645Y2 true JPH067645Y2 (ja) 1994-02-23

Family

ID=31345330

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1987109254U Expired - Lifetime JPH067645Y2 (ja) 1987-07-16 1987-07-16 Agc回路

Country Status (1)

Country Link
JP (1) JPH067645Y2 (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1141947B (it) * 1980-04-29 1986-10-08 Face Standard Ind Dispositivo per controllo automatico di modulazione ad impulsi

Also Published As

Publication number Publication date
JPS6415483U (ja) 1989-01-26

Similar Documents

Publication Publication Date Title
JPH0547026B2 (ja)
JPH067645Y2 (ja) Agc回路
JPS6143919B2 (ja)
EP0298488B1 (en) Video signal processing circuit for VTR signal
JP3148814B2 (ja) 磁気記録再生装置
EP0462775B1 (en) Signal reproducing apparatus
KR100230255B1 (ko) 더블데크 브이씨알의 테이프 연속 기록장치 및 방법
JPH0520064Y2 (ja)
JP2595713B2 (ja) 磁気録画再生装置の輝度信号処理回路
JPH0520065Y2 (ja)
KR100240335B1 (ko) 비디오 카세트 레코더의 버스트 크기 자동 감지 및 조절 장치
JPH062372Y2 (ja) Agc回路
JP2516385Y2 (ja) 再生制御回路
KR800001740Y1 (ko) 자동이득 제어장치(自動利得制御裝置)
JP2855765B2 (ja) 映像信号処理回路
KR930007373Y1 (ko) 자동화질 개선 회로
JPS6198007A (ja) 自動利得制御装置
JP2591118Y2 (ja) 信号自動判別回路を備えたvtr
JPH0728567Y2 (ja) ヘッド目づまり検出装置
JPH07105931B2 (ja) ビデオ信号処理回路
JPS5927553B2 (ja) カラ−テレビジヨン受像機の色信号処理回路
JPH05282782A (ja) 磁気記録再生装置
JPH0225192A (ja) Secam方式の磁気記録再生装置
JPH04196887A (ja) ビデオ信号記録再生装置
JPH06165071A (ja) ビデオ信号のagc回路