JPH0675079B2 - 同期方法と回路 - Google Patents

同期方法と回路

Info

Publication number
JPH0675079B2
JPH0675079B2 JP62254263A JP25426387A JPH0675079B2 JP H0675079 B2 JPH0675079 B2 JP H0675079B2 JP 62254263 A JP62254263 A JP 62254263A JP 25426387 A JP25426387 A JP 25426387A JP H0675079 B2 JPH0675079 B2 JP H0675079B2
Authority
JP
Japan
Prior art keywords
signal
output
hold
trigger pulse
flip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP62254263A
Other languages
English (en)
Other versions
JPH0196565A (ja
Inventor
延行 國頭
謙介 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Iwatsu Electric Co Ltd
Original Assignee
Iwatsu Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Iwatsu Electric Co Ltd filed Critical Iwatsu Electric Co Ltd
Priority to JP62254263A priority Critical patent/JPH0675079B2/ja
Publication of JPH0196565A publication Critical patent/JPH0196565A/ja
Publication of JPH0675079B2 publication Critical patent/JPH0675079B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Manipulation Of Pulses (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、オシロスコープの同期方法とその回路に関す
る。
オシロスコープにおいては、低周波から高周波にわたる
種々の波形が安定に観測される必要がある。そのため
に、被測定信号の繰り返しに同期した信号が必要であ
り、そのために被観測信号の繰り返し周波数が低い場合
には、その各信号に同期した信号を得、高い場合には、
繰り返し信号の何個かおきの信号に同期した一定の繰り
返し周波数以下の信号をジッタなく得る必要がある。具
体的には、本発明はこのような同期方法と回路、とくに
高周波信号の観測に適したブラウン管オシロスコープあ
るいはサンプリング・オシロスコープの同期方法と回路
の改良に関する。
[従来の技術] 従来のブラウン管オシロスコープあるいはサンプリング
・オシロスコープに用いられている同期回路の回路構成
を第7図に、その各部の波形を示すタイムチャートを第
8図により説明する。
第7図において、15および16はともにDフリップフロッ
プ、25および26はORゲートであり、入力端子30に印加さ
れたトリガ信号から、それに同期したゲート信号をDフ
リップフロップ15の出力端子Q5に得て、これがのこぎり
波発生器19に印加され、のこぎり波を発生し出力してい
る。これをブラウン管オシロスコープでは時間軸用の掃
引信号とし、またサンプリングオシロスコープでは、階
段波、あるいは低速ののこぎり波など極めて緩やかに変
化する比較信号と、比較して、ストローブパルスを得る
ための高速のこぎり波としている。
第8図において、(a)には入力端子30に印加されるト
リガ・パルスPが示されている。(b)にはのこぎり波
発生器19において発生され出力されるのこぎり波が示さ
れている。(c)にはDフリップフロップ15の出力Q5の
出力波形が示されている。(d)には、のこぎり波発生
器19においてのこぎり波を発生したあと、この発生器が
十分に回復するまではゲート信号を受けつけないように
するために出力されるホールドオフ信号HOが示されてい
る。ここで、ホールドオフ信号HOは、(d)において
“H"レベルで示されており、この“H"の期間は回路定数
によって定まる。(e)にはDフリップフロップ16の出
力Q6が示されている。
入力端子30に(a)に示すトリガ・パルスP0のアップエ
ッジが印加されると、(c)に示すQ5が“H"になり
(b)に示すのこぎり波をのこぎり波発生器19が発生
し、のこぎり波が所定の比較信号のレベルに達すると、
(d)に示すホールドオフ信号HOを“H"として出力し、
Dフリップフロップ16の出力Q6を“L"とし、(c)に示
すDフリップフロップ15の出力(ゲート信号)Q5を“L"
として、これにより(b)に示すのこぎり波を終了す
る。その後一定時間(ホールドオフ期間)が経過すると
(d)に示すホールドオフ信号は終了して“L"になりそ
の後に印加されたトリガ・パルスP1に応答可能になる。
このような状態において、トリガ・パルスP1のアップエ
ッジがORゲート26を介してクロック端子CK6に印加され
ると、Dフリップフロップ16は、そのリセット端子R6に
印加されているホールドオフ信号はすでに“L"であり、
D端子D6には常時“H"レベルが接続されているから、た
だちに応答して、(e)に示すQ6は“H"となる。
Dフリップフロップ15のD端子D5は“H"であり、リセッ
ト端子R5に印加されたホールドオフ信号HOは“L"である
ために、(a)に示すトリガ・パルスP2のアップエッジ
がORゲート25を介してクロック端子CK5に印加される
と、Dフリップフロップ15は、ただちに応答して、Q5は
“H"となり、(b)に示すのこぎり波を発生し、所定の
比較信号のレベルに達すると(d)に示すホールドオフ
信号HOを“H"とし、これがリセット端子R5およびR6に印
加されて両Dフリップフロップ15および16をリセットす
るために、それぞれの出力Q5およびQ6を“L"にする。こ
の動作が繰り返される。
以上の動作において、第8図(b)の所定の比較信号に
のこぎり波が達すると、ただちに(d)のホールドオフ
信号HOを発生し、これにより(c)の出力Q5を“L"にし
て(b)に示したのこぎり波を終了せしめている。した
がって(b)の比較信号と、のこぎり波が交わってか
ら、そのピーク電圧に達するまで若干の時間の経過をも
って説明の都合上図示されてはいるが、実際には、比較
信号とのこぎり波が交わってからピーク電圧に達するま
で、ほとんど時間の経過はなく、比較信号のレベルと、
のこぎり波のピーク電圧とは、ほとんど一致している。
以上の動作中、第8図(a)において、かりにトリガ・
パルスP0とP1との間に他のトリガ・パルスが印加された
としても、(d)に示すホールドオフ信号HOがDフリッ
プフロップ15および16のリセット端子R5およびR6をリセ
ットするから、他のトリガ・パルスによって、ゲート信
号である出力Q5が“H"にされることはない。その後に印
加されたトリガ・パルスP1によっては、ただちにゲート
信号は出力されず、出力Q6を“H"として、つぎのトリガ
・パルスP2の印加を待つ。この状態で印加されたトリガ
・パルスP2によって出力されるゲート信号である出力Q5
はジッタを生じない。したがって、この回路はトリガ・
パルスPの繰り返し周波数が高い場合には極めて有用で
ある。
しかしながら、トリガ・パルスPの繰り返し周波数が、
たとえば100HZというように極めて低い場合には、トリ
ガ・パルスP2によって1つのゲート信号である出力Q5を
得るためには、その1つ前にトリガ・パルスP1によって
出力Q6が“H"にされることが必要であり、そのためのゲ
ート信号である出力Q5の繰り返し周波数は100HZの2分
の1である50HZに低下してしまう。この場合には、のこ
ぎり波発生器19から出力されるのこぎり波の繰り返し周
波数も50HZとなり、ブラウン管オシロスコープの場合は
画面を毎秒50回描くことになり画面の明るさが十分では
なくなり、さらに掃引速度を高速に設定しているときに
は、極端な輝度の低下を起すために、繰り返し周波数の
極めて低い信号を観測する場合には極めて不都合であっ
た。またサンプリング・オシロスコープでは、その一画
面を構成するサンプリング点が、1000点に設定されてい
る場合には、一画面を構成するのに20秒間を要すること
になり、繰り返し周波数の極めて低い信号を観測する場
合には、ブラウン管オシロスコープの場合と同様極めて
不都合であった。
そこで、このような低い繰り返し周波数の信号を観測す
る場合には、ゲート信号の繰り返し周波数が、トリガ・
パルスの繰り返し周波数に等しいものとなるような回路
が用いられている。この回路構成が第9図に、その各部
の波形を示すタイムチャートを第10図に示し、説明す
る。ここにおいて、第7図に示したものに対応するもの
には同じ番号または記号を付した。
第9図に示した回路の第7図に示したものとの差異は、
リトリガブル・ワンショット・マルチバイブレータ17を
付加し、そのアップエッジ動作入力端子A7に入力端子30
に印加されるトリガ・パルスPを印加し、(a)に示し
たトリガ・パルスP0の印加で“L"になっていた(f)の
出力ノットQ7が一定時間後に“H"になり、その出力ノッ
トQ7をDフリップフロップのセット端子S6に印加してい
る点である。したがって、Dフリップフロップ15および
16の動作はセット端子S6が“H"となるとき以外は、第7
図に示したものと同じである。
第9図および第10図において、入力端子30に(a)に示
したトリガ・パルスP0のアップエッジがORゲート26を介
してクロック端子CK6に入力されると、ノットQ7が“H"
であり、それをセット端子S6に印加されているDフリッ
プフロップ16の出力Q6は“H"であるから、Dフリップフ
ロップ15はただちに“H"になり、(b)に示すのこぎり
波が出力され、出力ノットQ7は“L"となる。のこぎり波
が比較信号のレベルに達すると(d)に示すホールドオ
フ信号HOを“H"として出力し、Dフリップフロップ16を
リセットして、その出力Q6を“L"とし、(c)に示すD
フリップフロップ15の出力Q5を“L"として、これによ
り、(b)に示すのこぎり波を終了する。その後一定時
間(ホールドオフ期間)が経過すると(d)に示すホー
ルドオフ信号は“L"になる。いま、リトリガブル・ワン
ショット・マルチバイブレータ17の出力パルス幅が、た
とえば100μsに設定してあると、その出力ノットQ7が
“L"になってからトリガ・パルスPが印加されない時間
が100μs経過すると、(f)に示すように“H"に変
る。これがDフリップフロップ16のセット端子S6に印加
されてセットするために、その出力Q6は“H"となり、こ
れがDフリップフロップ15のD入力端子D5を“H"とす
る。この入力端子D5が“H"となる過渡状態において、
(a)に示すトリガ・パルスP1のアップエッジがORゲー
ト25を介してクロック端子CK5に印加されると、Dフリ
ップフロップ15の出力Q5は(c)の斜線で示すようにジ
ッタを生じ、(b)に示すのこぎり波も斜線で示すよう
にジッタを生ずる。この、のこぎり波が所定の比較信号
のレベルに達すると、(d)に示すホールドオフ信号HO
を(d)に示すように“H"にするが、これも斜線のごと
くジッタを生じる。
このようにジッタを生じたのこぎり波でブラウン管面を
掃引するから、ブラウン管オシロスコープ管面上の波形
にもジッタを生じ、またサンプリング・オシロスコープ
の場合は、ストローブパルスにジッタを生じるので、や
はり管面上の波形にジッタを生じる。
(d)に示すホールドオフ信号HOが“H"になると、リセ
ット端子R5およびR6を“H"とするからDフリップフロッ
プ15および16をリセットし、その出力Q5およびQ6も
(c)および(e)に示すように斜線で示すジッタをと
もなって“L"になる。出力Q5が“L"になることによって
(b)に示すのこぎり波もジッタをともなって終了す
る。
リトリガブル・ワンショット・マルチバイブレータ17の
出力ノットQ7は、トリガ・パルスP1のアップエッジが印
加されると再び“L"になり、それから100μs経過する
と“H"になるから、それによって出力Q6が“H"になる過
渡状態においてトリガ・パルスP2のアップエッジが印加
されると前述のごとく、出力Q5はジッタを生じ(b)に
示すのこぎり波もジッタを生じてしまう。
トリガ・パルスP1やP2が、この出力Q6が“H"になる過渡
状態の後に印加されるならば出力Q5はジッタを生ずるこ
となく、トリガ・パルスPの印加されるごとに、ジッタ
のない高速のこぎり波を得ることができ、したがってジ
ッタのないのこぎり波あるいはストローブ・パルスを得
ることができる。
[発明が解決しようとする問題点] 第9図によって示した従来の回路によれば、トリガ・パ
ルスPの繰り返し周期がリトリガブル・ワンショット・
マルチバイブレータの設定パルス幅よりも短い、すなわ
ち、繰り返し周波数が高い第1の場合には、第8図に示
すようにのこぎり波を発生せしめるトリガ・パルスP2
1つ前のトリガ・パルスP1で出力Q6を“H"とし、トリガ
・パルスP2が印加されれば、いつでも、ゲート出力Q5を
“H"にし、のこぎり波を発生(ファイアリング)するこ
とのできる状態、すなわち待受け状態(アーミング状
態)として、トリガ・パルスP2でファイアリングするた
めに、ジッタのないゲート出力Q5やのこぎり波を得るこ
とができた。
また、トリガ・パルスPの繰り返し周期が一定の値、た
とえば100μsよりも十分に大である、すなわち、繰り
返し周波数が十分に低い第2の場合には、リトリガブル
・ワンショット・マルチバイブレータ17のノット出力Q7
によりセット端子S6がセットされて出力Q6を“H"とし、
トリガ・パルスPが印加されるごとに、それと同数のジ
ッタのないゲート出力Q5を得、のこぎり波を得ることが
できた。
しかしながら、第10図を用いて説明したように、前のト
リガ・パルスP0から、たとえば100μs経過して、その
間にトリガ・パルスPが入力されず、リトリガブル・ワ
ンショット・マルチバイブレータの出力ノットQ7が“H"
となり、出力Q6を“H"として待受け状態になろうとする
過渡状態において第1の場合よりは繰り返し周波数が低
く、第2の場合よりは高いトリガ・パルスP1(または
P2)が印加されると、ゲート出力Q5はジッタを生じ、の
こぎり波にもジッタを生じてしまうという本願において
解決すべき第3の場合の問題点があった。
[問題点を解決するための手段] 本発明はこのような問題点を解決するためになされたも
のである。そのために、のこぎり波発生器から、第1お
よび第2ホールドオフ信号を得ており、ここで、第1お
よび第2ホールドオフ信号は、のこぎり波が所定の比較
信号のレベルになると、一定期間ホールドオフ(“H")
を示し、第2ホールドオフ信号は第1ホールドオフ信号
よりも、若干おくれて“L"にもどるようにしており、こ
の第1および第2ホールドオフ信号を用いて本同期回路
は動作する。
トリガ信号を入力されて、ゲート信号の無い期間におい
てのみ、このトリガ信号をトリガ・パルスとして出力す
るゲートと、第1および第2Dフリップフロップを含み、
所定の繰り返し周波数のトリガ・パルスに対しては従来
の回路と同様に動作するように第1ホールドオフ信号を
第1および第2Dフリップフロップのリセット端子に印加
し、第1ホールドオフ信号が“H"である期間は、ゲート
信号を出力せず、ゲート信号を得るべきトリガ・パルス
の1つ前のパルスによって第2Dフリップフロップの出力
を“H"にし、その次に印加されたトリガ・パルスによっ
てゲート信号を発生せしめる。
さらに、第3および第4Dフリップフロップを設け、第3D
フリップフロップのD端子に第2ホールドオフ信号を印
加し、第4Dフリップフロップのクロック入力端子にはト
リガ・パルスを印加し、さらに第4Dフリップフロップの
D端子には“H"を、そのリセット端子にはゲート信号を
印加し、第3Dフリップフロップのクロック入力端子には
ORゲートを介して、第4Dフリップフロップの出力と、ト
リガ・パルスとを印加するようにし、第3Dフリップフロ
ップのノット出力を第2Dフリップフロップのセット端子
に接続した。
[作用] ジッタを生ずる可能性のある第1ホールドオフ信号が
“H"から“L"に変る時点においては、第2ホールドオフ
はまだ“H"であり、この時点においてトリガ・パルスが
印加されると、第3Dフリップフロップのノット出力が
“H"である場合にはそのノット出力を“L"として、つぎ
のトリガ・パルスの印加によって待受け状態とし、さら
に続いて印加されるトリガ・パルスによってファイヤリ
ングせしめるようにした。
したがって、ジッタを生ずるおそれがある状態すなわ
ち、第1ホールドオフ信号が“H"から“L"になり、いま
だ第2ホールドオフ信号が“H"のままである状態におい
てトリガ・パルスが印加されたときには、ファイヤリン
グせしめるトリガ・パルスの1つ前のトリガ・パルスに
よって待受け状態をつくるから、ファイヤリングにおい
てはジッタを生じない。
また待受状態に移行する過渡状態にトリガ・パルスが印
加されると、1回はジッタを生ずることがあるが、その
次からはジッタの発生はない。
また、ゲート信号の存在する期間はトリガ・パルスの印
加がないから、不安定な動作をすることもなくジッタを
生じない。
[実施例] 本発明をブラウン管オシロスコープあるいはサンプリン
グ・オシロスコープに用いた場合の回路構成の一例を第
1図に、その各部の波形図であるタイム・チャートを第
2図〜第6図に示し、以下説明する。
ここにおいて、第7図〜第10図において対応する要素に
ついては、同じ記号を用いて示した。
第1図において、11〜14はDフリップフロップで、それ
ぞれのクロック入力端子CKにはORゲート21〜24が接続さ
れている。これらのORゲート21〜24の一方の入力にはOR
ゲート27を介して入力端子30からのトリガ信号が印加さ
れている。Dフリップフロップ11の出力Q1はゲート信号
を出力し、これがのこぎり波発生器18に印加され、のこ
ぎり波を発生し、所定の比較信号のレベルに達したとき
第2ホールドオフ信号HO2および第1ホールドオフ信号H
O1を一定期間発生(“H"に)する。
第2ホールドオフ信号HO2の終了は、第1ホールドオフ
信号HO1が終了し、その“L"レベルが十分に落ちつく迄
に要する時間より長く(たとえば10ns)、最も速いのこ
ぎり波の期間(たとえば、100ns)よりも短い時間だけ
遅れた時期であるように設定してある。第1ホールドオ
フ信号HO1の終了よりも第2ホールドオフ信号HO2の終了
を若干遅らせているのは、第1ホールドオフ信号HO1で
リセットされるDフリップフロップ11がジッタを生ずる
のは、この第1ホールドオフ信号HO1の終了時の“H"か
ら“L"に変化した時点およびその直後に限られるから、
ここにおけるジッタを除去するために、第1ホールドオ
フ信号HO1の終了よりも第2ホールドオフ信号HO2の終了
を遅らせ、この間にトリガ・パルスPが入力端子30に印
加されると、Dフリップフロップ12のセット端子S2を
“L"にしてファイヤリングすべきトリガ・パルスの1つ
前のパルスによって待受け状態をつくるものである。
ここで、のこぎり波の発生中にトリガ・パルスのアップ
エッジが印加されるとDフリップフロップ13が動作して
しまうので、これを防止するために、のこぎり波発生の
ためのゲート信号でゲートしたORゲート27が設けられて
いる。
以下、第1図に示した回路の動作を第2図ないし第6図
に示したタイム・チャートを用いて説明する。これらの
タイム・チャートにおいて、(a)は入力端子30に印加
されるトリガ信号を示し、(b)はORゲート27でゲート
されて得られたトリガ・パルスPを示している。(c)
はDフリップフロップの出力Q2を示し、(d)はゲート
信号であるDフリップフロップ11の出力Q1を示し、
(e)は、のこぎり波発生器で発生するのこぎり波と、
そのピーク電圧を設定するための比較信号のレベルを示
している。(f)は第1ホールドオフ信号(HO1)を示
し、(g)は第2ホールドオフ信号(HO2)を示し、
(h)はDフリップフロップ14の出力Q4を示し、(i)
はDフリップフロップのノットQ3出力を示している。
第2図は入力端子30に印加されるトリガ・パルスPの周
期が、(e)に示す第2ホールドオフ信号HO2の期間
(“H"である期間)よりも十分に短い場合を示してい
る。
第2図(a)に示すトリガ信号が入力端子30からORゲー
ト27を介して印加されると、(b)に示すトリガ・パル
スP1AのアップエッジがORゲート27から出力され、それ
まで“L"であった(c)に示すDフリップフロップ12の
出力Q2が“H"となり、Dフリップフロップ11のデータ端
子D1を“H"とするから、次のトリガ・パルスP2Aのアッ
プエッジの印加によって、(d)に示すDフリップフロ
ップ11のゲート出力Q1は“H"となり、(e)に示すのこ
ぎり波を発生し、Dフリップフロップ14のリセット端子
R4をリセットして、(h)に示すその出力Q4を“L"にす
る。(d)に示す出力Q1は、ORゲート21、および27の1
つの入力端子に印加されているために、この出力Q1が
“H"の期間中には、入力端子30に印加されるトリガ信号
は、Dフリップフロップ11に対して何の作用もしない。
(e)の、のこぎり波が比較信号のレベルに達すると、
(g)に示す第2ホールドオフ信号HO2および(f)に
示す第1ホールドオフ信号HO1を出力し(“H"とし)、
(d)の出力Q1を“L"とし、(e)の、のこぎり波を終
了せしめ、(c)に示す出力Q2を“L"とする。
つぎの(b)に示すトリガ・パルスP3Aのアップエッジ
がORゲート24を介してDフリップフロップ14のクロック
入力端子CK4に印加されると、(h)に示す出力Q4は
“H"になる。
この状態においては、その後のトリガ・パルスPが印加
されても、Dフリップフロップ11のD端子D1は(c)に
示すように“L"であるから、出力Q1が“H"になることは
ない。しかしながら、回路定数によって定まる(f)に
示す第1ホールドオフ信号HO1の“H"の期間が終了して
“L"になると、Dフリップフロップ12のリセット端子R2
は“L"となってリセットが解除されるから、次に入力さ
れる(b)に示すトリガ・パルスP1BのアップエッジがO
Rゲート22を介してクロック入力端子CK2に印加される
と、ただちに応答して出力Q2は“H"となる。
この状態においては、Dフリップフロップ11のデータ端
子D1は“H"であり、第1ホールドオフ信号HO1が終了し
ているために、リセット端子R1は“L"であり、さらに出
力Q1は“L"であるから、ORゲート21の一方の入力端子は
“L"のままであり、このORゲート21の他方の入力にトリ
ガ・パルスP2Bが印加されるならば、ただちにゲート信
号(Q1を“H"にする)を得ることができる状態、すなわ
ち、待受け状態にある。
このように、トリガ・パルスP1Bによってつくり出され
た待受け状態において、次のトリガ・パルスP2Bが印加
されるから、Dフリップフロップ11はジッタなく動作し
て、(d)に示す出力Q1を出力し(“H"にし)、(e)
ののこぎり波をジッタなく安定に発生せしめる。その後
の動作は、トリガ・パルスP1A〜P3Aの場合と同様であ
る。
このようにして、トリガ・パルスPの周期が第2ホール
ドオフ信号HO2の期間(“H"の期間)よりも短い場合に
は、ジッタを生ずることはない。
つぎにトリガ・パルスPが第1ホールドオフ信号HO1の
終了と同時に印加されるような場合の動作を第3図を用
いて説明する。
第3図(b)に示すトリガ・パルスP0のアップエッジが
ORゲート27から出力されると、(d)の出力Q1は“H"と
なってゲート信号を出力し、(e)に示すのこぎり波を
発生し、それが比較信号のレベルに達すると、(g)に
示す第2ホールドオフ信号HO2(“H")および(f)に
示す第1ホールドオフ信号HO1を発生せしめ(“H"に
し)、(d)に示すゲート出力Q1を終了せしめ(“L"に
し)、出力Q2を“L"にする。
回路定数により定められた時間後に第1ホールドオフ信
号HO1は終了し(“L"になり)、これと同時に(b)に
示すトリガ・パルスP1のアップエッジが印加されても、
データ端子D1はその時点では“L"であるために、Dフリ
ップフロップ11は動作せずゲート信号の出力はなく、 (d)に示す出力Q1は“L"のままである。
このとき、Dフリップフロップ12のセット端子S2は“L"
であり、リセット端子R2には、第1ホールドオフ信号HO
1が接続されて、“H"から“L"になる過渡状態にあるた
め、出力Q2は、たとえば、ある時は(c)に示すように
ジッタをともなって“H"に移行する。
Dフリップフロップ14は、そのデータ端子D4が常時“H"
のままに保持されているから、トリガ・パルスP1のアッ
プエッジの印加によって出力Q4も“H"となる。それから
わずか後に、第2ホールドオフ信号HO2は(g)に示す
ように“L"に移行する。
この状態において、Dフリップフロップ11は、そのリセ
ット端子R1が(f)に示すように“L"であり、データ端
子D1が(c)に示すよう“H"であり、(d)に示すよう
に出力Q1が“L"であるから、これを一方の入力端子に印
加されたORゲート21の他方の入力端子に、次のトリガ・
パルスP2が印加されるならば、ただちに出力Q1は“H"と
なってゲート信号を得ることのできる状態、すなわち待
受け状態にある。
そこへ(b)に示すトリガ・パルスP2がORゲート27が印
加されるから、ジッタなく(d)に示すゲート信号が出
力される(Q1が“H"となる)。これによって(e)に示
すのこぎり波が出力される。この出力Q1によってリセッ
トされて、(h)に示す出力Q4は“L"になる。ここで、
Dフリップフロップ13は、データ端子D3が(g)に示す
ように“L"であり、(h)に示す出力Q4は“H"であって
これがORゲート23の他方の入力端子に印加されているか
ら、一方の入力端子に印加されるトリガ・パルスP2のア
ップエッジによって動作することはなく、(i)のノッ
トQ3出力は“L"のままである。
(e)に示すのこぎり波が比較信号のレベルに達する
と、(g)の第2ホールドオフ信号HO2(“H")およ
び、(f)の第1ホールドオフ信号HO1を発生し(“H"
にし)、(c)の出力Q2をリセットし(“L"にし)、
(d)のゲート信号を終了し(出力Q1を“L"にし)、
(e)の、のこぎり波を終了せしめる。ここで(i)に
示すノットQ3出力は、トリガ・パルスPの周期が、のこ
ぎり波発生期間と第2ホールドオフHO2の期間の和より
も短くならない限りは、“L"のままである。
一方、(c)のQ2出力が“L"のままに滞まることもある
が、この場合には(b)のトリガ・パルスP2によって
(c)のQ2出力は“H"になり、(b)のトリガ・パルス
P3で(d)のQ1出力が“H"となる。
このように動作するから、第1ホールドオフ信号HO1の
終了と同時にトリガ・パルスP1が入力されても、それに
よってはゲート信号は得られず待受け状態を作り出すの
みであり、次のトリガ・パルスP2によってゲート信号が
得られるからジッタを生ずることがない。
トリガ信号の周期が途中から長くなり、次のトリガ信号
が、第2ホールドオフ信号HO2の終了後に印加される場
合について、第4A図を用いて説明する。
第4A図(b)に示すトリガ・パルスP1のアップエッジが
印加されて、(c)の出力Q2が“H"になり、次のトリガ
・パルスP2のアップエッジが印加されると、(d)に示
す出力Q1は“H"となり、(e)の、のこぎり波を発生す
る。これが、比較信号のレベルに達すると、(g)の第
2ホールドオフ信号HO2(“H"にし)、および(f)の
第1ホールドオフ信号HO1を発生し(“H"にし)、これ
が(d)のゲート出力Q1を“L"にし、(e)ののこぎり
波を終了せしめる。(f)の第1ホールドオフ信号HO1
が終了し(“L"になり)、そのわずか後に(g)の第2
ホールドオフ信号HO2も終了し(“L"になり)、そこへ
(b)に示すトリガ・パルスP3のアップエッジが入力さ
れる。
このときDフリップフロップ11のD端子D1は(c)に示
すように“L"になっているからゲート信号の出力はな
い。(f)に示す第1ホールドオフHO1、セット端子S2
に印加されている(i)に示すノットQ3出力および
(c)に示す出力Q2はともに“L"の状態にあり、ここへ
(b)に示すトリガ・パルスP3のアップエッジが入力さ
れるから、(c)に示す出力Q2は“H"になる。これと同
時に(i)のノットQ3出力も“H"になる。(c)の出力
Q2が“H"になると、ORゲート22を介してDフリップフロ
ップ12のクロック端子CK2に、この“H"が印加されてお
り、(i)のノットQ3出力の“H"がセット端子S2に印加
されるから、(c)の出力Q2は“H"に保持される。
この状態において、Dフリップフロップ11のリセット端
子R1は(f)に示すように“L"であり、(d)の出力Q1
は“L"であるから待受け状態にある。
そこに(b)に示す次のトリガ・パルスP4のアップエッ
ジが印加され、(d)の出力Q1はジッタなく“H"となり
(e)の、のこぎり波を発生せしめ、それが比較信号の
レベルに達すると(g)に示す第2ホールドオフ信号HO
2(“H"にし)、および(f)に示す第1ホールドオフ
信号HO1を発生せしめ(“H"にし)(e)の、のごきり
波を終了せしめる。
トリガ信号が印加された後、次のトリガ信号が印加され
るまでの周期が、第2ホールドオフ信号HO2よりも大の
ままであるときには、第4B図に示すように動作する。
(b)に図示されてはいない、トリガ・パルスP0によっ
て発生した(g)の第2ホールドオフ信号HO2の終了後
に、(b)のトリガ・パルスP1のアップエッジが印加さ
れると、Dフリップフロップ11は待受け状態にあるか
ら、ジッタなく、ただちにゲート信号を出力し、(d)
の出力Q1は“H"となって、(e)に示すのこぎり波を発
生し、それが、比較信号のレベルに達すると、(g)に
示す第2ホールドオフ信号HO2を出力し(“H"にし)、
(f)に示す第1ホールドオフ信号HO1を出力し(“H"
にし)、これが出力Q1を“L"にしてゲート信号を終了せ
しめて、(e)に示すのこぎり波も終了せしめる。
(f)に示す第1ホールドオフ信号HO1が発生する
(“H"になる)と、リセット端子R2とセット端子S2とが
同時に“H"となるから、出力Q2は“H"または“L"のいず
れかとなる不定(ND)状態になるが、(d)に示す第1
ホールドオフ信号HO1が終了する(“L"になる)と同時
に(c)に示す出力Q2は“H"に確定し、待受け状態とな
り、次のトリガ・パルスP2に対しても、ジッタなく動作
する。
ここで(b)のトリガ・パルスP1が印加されたとき、D
フリップフロップ14のリセット端子R4は“L"であるため
に、その出力Q4は(h)に示すように“H"になる。しか
しながら、このトリガ・パルスP1は(d)の出力Q1も
“H"とし、これがDフリップフロップ14のリセット端子
R4をリセットするから、(h)の出力Q4はただちに“L"
となり、グリッチを生ずる。
このグリッチ(ひげ)は、Dフリップフロップ13のクロ
ック端子CK3に接続されたORゲート23の一方の端子に印
加されるが、もう一方の端子には(b)のORゲート27の
出力“H"が印加されているから、ゲートされて、このグ
リッチは何の影響も及ぼさない。
トリガ・パルスPの周期が変化して短くなり、第1ホー
ルドオフ信号HO1の終了と同時にトリガ・パルスが印加
される場合の動作について、第5図を用いて説明する。
第5図(b)の図示されてはいない1つ前のトリガ・パ
ルスP0による動作によって(f)の示す第1ホールドオ
フ信号HO1が発生され(“H"となり)、そのトリガ・パ
ルスPの周期が急に短くなって、HO1の終了(“L"とな
る)と同時に(b)のトリガ・パルスP1が印加される
と、Dフリップフロップ11のリセット端子R1の電圧が十
分に安定しないうちに、このトリガ・パルスP1を受ける
ために、種々の場合を生ずる。
(b)に示すトリガ・パルスP1が印加される直前におい
て、Dフリップフロップ12のセット端子S2およびリセッ
ト端子R2には、ともに“H"が印加されているために、
(c)に示す出力Q2は不定となっているが、もし出力Q2
が“H"であれば、(f)の第1ホールドオフ信号HO1が
終了すると同時に待受状態に移行する。
この待受状態に移行する過渡状態において、(b)のト
リガ・パルスP1が印加されると、リセット端子R1の電圧
が十分に安定していないために、第5図の典型例に示す
ように、(d)に示す出力Q1はジッタを生ずる場合があ
る。これによって発生する(e)に示すのこぎり波も斜
線で示すようにジッタを生ずる。このトリガ・パルスP1
が印加されるまでは、R4は(d)に示すように“L"であ
り、Dフリップフロップ14のデータ端子D4は常時“H"で
あるから、出力Q4は“H"になるが、(d)に示す出力Q1
がトリガ・パルスP1の印加によって“H"になったことに
よって、リセット端子R4が“H"となるためにリセットさ
れて、出力Q4はただちに“L"にもどされる。
(e)に示すのこぎり波が比較信号のレベルに達する
と、(g)に示すすでに終了している第2ホールドオフ
信号HO2および(f)に示す第1ホールドオフ信号を発
生せしめ(“H"にし)、これによってゲート出力Q1を終
了せしめ(“L"にし)、(e)に示すのこぎり波は終了
する。
(f)に示す第1ホールドオフ信号HO1が“H"になる
と、すでにノットQ3出力は“L"であるからP1の印加まで
は不定(ND)であった(c)に示す出力Q2は“L"にな
る。
トリガ・パルスP1の結果生じた(f)に示す第1ホール
ド・オフ信号HO1の終了(HO1が“L"になる)と同時に、
トリガ・パルスP2が(b)に示すように印加されても、
(c)に示すQ2は“L"であるために、(d)のゲート信
号の出力はなく、(h)の出力Q4および(c)の出力Q2
を“H"に変える場合と、(c)の出力Q2は“L"にとどま
る場合とがある。(c)の出力Q2が“H"に変わる場合に
は、D1が“H"、R1が“L"、Q1が“L"であるから待受け状
態となり、出力Q2が“L"にとどまる場合は次のトリガ・
パルスP3により出力Q2は“H"に変えられ待受状態にな
る。
この待受状態において、次のトリガ・パルスP3(または
図示されてはいないP4)が(b)に示すように印加され
ると、ジッタなくゲート出力Q1を“H"とし、これによっ
て(e)に示すのこぎり波を発生し、出力Q4をリセット
して、“L"とする。ながて(e)の、のこぎり波が比較
信号のレベルに達し、(g)に示す第2ホールドオフ信
号HO2および(f)に示す第1ホールドオフ信号HO1を発
生せしめ(“H"にし)、(d)に示す出力Q1を終了せし
めて(“L"にして)、(e)に示すのこぎり波を終了す
る。以後のトリガ・パルスPの入力に対してはジッタを
生ずることはない。
一方、(b)に示すトリガ・パルスP1で、(d)に示す
出力Q1が“H"にならないで“L"にとどまる場合がある。
この場合には、のこぎり波の発生はなく、(i)に示す
ノットQ3出力が“H"から“L"に移行し、待受状態とな
る。そこで次のトリガ・パルスP2によって(d)の出力
Q1が“L"から“H"に移行し、安定にのこぎり波を発生す
る。
(b)のトリガ・パルスP1が印加される直前に、(c)
の出力Q2が“L"に移行する過渡状態において、(b)の
トリガ・パルスP1が印加されると、出力Q1は“L"を維持
するが、(i)のノットQ3出力は“L"となり、Dフリッ
プフロップ12のセット端子S2を“L"とする。しかし、D
フリップフロップ12のセット端子S2が“L"に移行する直
前において、リセット端子R2に接続されている(f)の
第1ホールドオフ信号HO1が“L"になってしまう場合が
あるために、(c)のQ2出力が“H"となるか、“L"とな
るかは不定となる。
つぎに(f)の第1ホールドオフ信号HO1が“L"に移行
した後に、(b)に示すオア・ゲート27の出力であるト
リガ・パルスP1が入力された場合について説明する。
第5図(f)に示す第1ホールドオフ信号HO1が“L"に
なると(c)の出力Q2は、(i)のノットQ3出力の“H"
により、“L"から“H"へ遷移する。この遷移の過渡状態
において、トリガ・パルスP1が印加されると、(d)の
出力Q1はジッタを生じて“L"から“H"になる場合と、
(d)の出力Q1は“L"にとどまり、(c)のQ2は“H"と
なって待受状態になる場合とがある。
この(f)の第1ホールドオフ信号HO1が“L"になり、
(c)の出力Q2を“L"から“H"に遷移せしめる(i)の
ノットQ3出力が“H"から“L"に移行する過渡状態におい
て、(b)のトリガ・パルスP1が印加されると、(c)
の出力Q2は一旦は“L"から“H"に遷移しかけるが、十分
に“H"にならないうちに再び“L"にもどる場合もある。
このように(b)のトリガ・パルスP1の印加のタイミン
グにより、(d)の出力Q1にジッタを生じ、(e)のの
こぎり波にもジッタを生ずることがあるが、このような
ジッタの発生は、トリガ・パルスP1によって1回のみ生
ずるのであって、その後は(i)のノットQ3出力が“H"
から“L"に転じているから、その後に印加されるトリガ
・パルスPによっては、ジッタを生ずることはない。
(f)の第1ホールドオフ信号HO1が“L"から“H"にな
ってしまえば、(c)の出力Q2は必ずリセットされて
“L"となるから、この第1ホールドオフ信号HO1の終了
時、すなわち“H"から“L"に遷移する過渡状態におい
て、(b)のトリガ・パルスP2が印加されても、(d)
のゲート信号である出力Q1は発生せず、待受状態となっ
て、次に印加されるトリガ・パルスP3によってジッタな
く(d)の出力Q1を得ることができる。
トリガ・パルスPの周期が短い状態から急に変化して長
くなり、第2ホールドオフ信号HO2の終了のタイミング
に一致してトリガ・パルスが印加された場合を第6図に
より説明する。
第6図(b)に示す同期の短いトリガ・パルスP0によっ
て発生した、(g)に示す第2ホールドオフ信号HO2が
終了する(“L"になる)ときに、トリガ・パルスP1が印
加されると、その印加直前においては(c)に示す出力
Q2は“L"であるために、D1は“L"で、ゲート信号を発生
することはできず、Dフリップフロップ13のデータ端子
D3は、“H"または“L"のいずれかの値をとり、Dフリッ
プフロップ14のデータ端子D4は常時“H"であるために、
ノットQ3出力は、(i)に示したように、“H"か“L"か
のいずれかの値をとり、Q4は(h)に示すように“H"と
なる。しかし(c)に示した出力Q2は“H"となるから、
待受け状態(R1は“L"、Q1は“L")となり、次のトリガ
・パルスP2の印加によって、(d)に示すゲート出力Q1
がジッタなく安定に得られる(“H"になる)。これが
(e)に示すのこぎり波を発生し、“H"であった出力Q4
をリセットして“L"にする。ここで、トリガ・パルスP1
の印加によって(i)に示すノットQ3出力が、“H"とな
っても、“L"となっても、(c)に示す出力Q2は“H"と
なるから、(d)のゲート出力Q1に直接の関係はない。
(e)に示すのこぎり波が比較信号のレベルに達する
と、(g)に示す第2ホールドオフ信号および(f)に
示す第1ホールドオフHO1を発生せしめ(“H"にし)、
(d)のゲート出力Q1を終了し(“L"にし)、(e)に
示すのこぎり波を終了する。Dフリップフロップ12のリ
セット端子R2およびセット端子S2は、(b)のトリガ・
パルスP1が印加されて、(i)のノットQ3出力が“H"と
なったときに、それぞれ(f)および(i)に示すよう
に“H"となるために、(c)の出力Q2は不定(ND)とな
るが、(f)に示す第1ホールドオフ信号HO1が“L"に
なるとQ2は“H"に確定し、待受け状態となり(R1は
“L"、D1は“H"、Q1は“L")、次のトリガ・パルスP3
印加されるとジッタなく(d)に示すゲート出力Q1を発
生する。
一方、(b)のトリガ・パルスP1が印加されたときに、
(i)のノットQ3出力が“L"レベルになると、(c)の
出力Q2は(f)の第1ホールドオフ信号HO1が発生する
とともに“L"にリセットされる。この状態で、(b)の
トリガ・パルスP3が印加されると(d)の出力Q1は“L"
にとどまり、(c)の出力Q2が“H"となって待受状態に
なる。(i)のノットQ3出力はトリガ・パルスP3のタイ
ミングにより“L"になる場合と、“H"にとどまる場合と
が生ずる不定状態(ND)になるが、“H"の場合は、
(f)の第1ホールドオフ信号HO1が“H"から“L"に移
行して、十分にレベルが安定したときに印加される1個
のトリガ・パルスで、“L"の場合は第1ホールドオフ信
号HO1が“L"になって、印加されるトリガ・パルスとそ
れに続く、もう1個のトリガ・パルスで、ジッタのない
のこぎり波の発生をすることができる。
以上の説明において、第2ホールドオフ信号HO2の後縁
は、第1ホールドオフ信号HO1の後縁から、たとえば10n
sないし、数10ns遅れていればよいのであるから、のこ
ぎり波発生器18の内部において、容易に発生することが
できる。
第1図のORゲート24の入力端子は1個しか使用されてい
ないから、これを省略し、トリガ・パルスPを直接クロ
ック入力端子CK4に印加してもよい。
以上の説明において、第2図ないし第6図の(e)に示
された比較信号にのこぎり波が達すると、ただちに
(f)および(g)の第1および第2ホールドオフ信号
HO1,HO2を発生し、これにより(d)の出力Q1を“L"に
して(e)に示したのこぎり波を終了せしめている。し
たがって(e)の比較信号とのこぎり波が交わってから
そのピーク電圧に達するまで、若干の時間の経過をもっ
て説明の都合上図示されてはいるが、実際には、比較信
号とのこぎり波が交わってからピーク電圧に達するま
で、ほとんど時間の経過はなく、比較信号のレベルと、
のこぎり波のピーク電圧とは、ほとんど一致している。
[発明の効果] 以上の説明から明らかなように、本発明によるならば、
トリガ・パルスの繰り返し周波数がそれ程に高くなく、
また、十分に低くもない場合に、第1ホールドオフ信号
が終了した直後のジッタを生ずる可能性のある期間にト
リガ・パルスが印加されたときには、そのトリガ・パル
スによっては、1回だけはジッタを生ずることがあるも
のの、その後はジッタを有するゲート信号を発生しない
ように動作せしめて、ジッタの発生を防止したものであ
り、本発明は高性能のブラウン管オシロスコープやサン
プリング・オシロスコープに用いられるならば、その効
果は極めて大きい。
【図面の簡単な説明】
第1図は、本発明の一実施例を示すための回路構成図、 第2図、第3図、第4A図、第4B図、第5図、第6図は、
第1図に示した回路に印加されるトリガ・パルスの周期
やタイミングが種々変化した場合のタイムチャート、 第7図および第9図は、従来例を示すための回路構成図
であり、 第8図および第10図は、それぞれ第7図および第9図の
タイムチャートである。 11〜16……Dフリップフロップ 17……リトリガブル・ワンショット・マルチバイブレー
タ 18,19……のこぎり波発生器 21〜27……ORゲート 30……入力端子。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭61−45974(JP,A) 実開 昭55−143572(JP,U) 特公 昭45−35592(JP,B1) 特公 昭41−13956(JP,B1) 特公 昭46−9077(JP,B1) 特公 昭52−13946(JP,B2) 特公 昭55−20194(JP,B2)

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】待受け状態において、トリガ信号(P)か
    ら得たトリガ・パルスの印加によって、のこぎり波を発
    生(18)するためのゲート信号を発生せしめ(Q1)、さ
    らに、その後にトリガ・パルスが印加されても所定の期
    間その作用を禁止するための第1ホールドオフ信号(HO
    1)と、 前記第1ホールドオフ信号の終了よりも、わずかな所定
    時間遅れて終了する第2ホールドオフ信号(HO2)とを
    発生せしめて、 前記第2ホールドオフ信号が終了しようとする過渡状態
    においてトリガ・パルスが印加されたか否かを監視し
    (13,14)、 前記第1ホールドオフ信号の終了後であって、前記第2
    ホールドオフ信号が終了するまでにトリガ・パルスが印
    加された場合および前記第2ホールドオフ信号が終了し
    ようとする過渡状態においてトリガ・パルスが印加され
    たことを検出したときには、このトリガ・パルスによっ
    て前記待受け状態をつくり、次のパルスによってゲート
    信号(Q1)を発生せしめ、 このゲート信号の発生期間中は前記トリガ信号の印加に
    もかかわらず前記トリガ・パルスの印加を禁止すること
    を特徴とする同期方法。
  2. 【請求項2】トリガ・パルスのエッジを印加されて、D1
    端子に印加されているレベルのゲート信号を出力する
    (Q1)、リセット端子(R1)を有する第1フリップフロ
    ップ手段(11)と、 前記トリガ・パルスのエッジを印加されて、D2端子に常
    時印加されている一定のレベルを出力し、この出力期間
    中は、その後に印加されるトリガ・パルスのエッジによ
    っては動作せず、セット端子(S2)およびリセット端子
    (R2)を有する第2フリップフロップ手段(12)と、 前記トリガ・パルスのエッジまたは他の1つの入力を印
    加されて、D3端子に印加されているレベルをノット出力
    (ノットQ3)するための第3フリップフロップ手段(1
    3)と、 前記トリガ・パルスのエッジを印加されてD4端子に常時
    印加されている一定のレベルを出力するためのリセット
    端子(R4)を有する第4フリップフロップ手段(14)
    と、 トリガ信号を入力(30)されて前記ゲート信号(Q1)の
    無い期間においてのみ、前記トリガ信号を前記トリガ・
    パルスとして出力するためのゲート手段(27)と、 前記第1フリップフロップ手段の出力であるゲート信号
    によりのこぎり波を発生し、前記のこぎり波発生によっ
    て一定の期間を有する第1ホールドオフ信号(HO1)
    と、前記第1ホールドオフ信号の終了よりも所定時間遅
    れて終了する第2ホールドオフ信号(HO2)を発生する
    のこぎり波発生手段(18)とを具備し、 前記第1フリップフロップ手段の、リセット端子(R1)
    には前記第1ホールドオフ信号(HO1)を印加し、前記D
    1端子には前記第2フリップフロップ手段の出力(Q2)
    を印加し、 前記第2フリップフロップ手段の、前記リセット端子
    (R2)には前記第1ホールドオフ信号(HO1)を、前記
    セット端子(S2)には前記第3フリップフロップのノッ
    ト出力(ノットQ3)をそれぞれ接続し、 前記第3フリップフロップの、前記他の1つの入力とし
    て前記第4フリップフロップ手段の出力(Q4)を、前記
    D3端子には前記第2ホールドオフ信号(HO2)をそれぞ
    れ印加し、 前記第4フリップフロップの、前記リセット端子(R4)
    には前記第1フリップフロップ手段の出力であるゲート
    信号(Q1)を印加するようにしたことを特徴とする同期
    回路。
JP62254263A 1987-10-08 1987-10-08 同期方法と回路 Expired - Fee Related JPH0675079B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62254263A JPH0675079B2 (ja) 1987-10-08 1987-10-08 同期方法と回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62254263A JPH0675079B2 (ja) 1987-10-08 1987-10-08 同期方法と回路

Publications (2)

Publication Number Publication Date
JPH0196565A JPH0196565A (ja) 1989-04-14
JPH0675079B2 true JPH0675079B2 (ja) 1994-09-21

Family

ID=17262545

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62254263A Expired - Fee Related JPH0675079B2 (ja) 1987-10-08 1987-10-08 同期方法と回路

Country Status (1)

Country Link
JP (1) JPH0675079B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0648431Y2 (ja) * 1989-05-18 1994-12-12 横河電機株式会社 トリガ回路

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5213946A (en) * 1975-07-21 1977-02-02 Takao Nishihara Vertical feeder for sewing machine

Also Published As

Publication number Publication date
JPH0196565A (ja) 1989-04-14

Similar Documents

Publication Publication Date Title
US4713621A (en) Phase synchronization circuit
JP2718664B2 (ja) 位相同期検出回路
JP2993969B2 (ja) フォーマッタ回路及びパルス信号生成方法
JP2646186B2 (ja) トリガ発生回路
US4773031A (en) Method and circuit for digital frequency multiplication
US3725792A (en) Jitter-free trigger control circuit
JPH03136513A (ja) クロック信号の前縁および後縁の両方でデータをサンプルできるb型フリップフロップにd型フリップフロップを変換する装置
US4786823A (en) Noise pulse suppressing circuit in digital system
JPH0675079B2 (ja) 同期方法と回路
US3668529A (en) Measuring closely spaced pulses using time expansion
KR930010689B1 (ko) 클록신호 변환회로
US4739277A (en) Triggered, programmable skew signal generator
JPS6358170A (ja) 同期方法と回路
JPH0411410Y2 (ja)
US4558457A (en) Counter circuit having improved output response
JPH07123218B2 (ja) 走査同期信号発生回路
JPS63200071A (ja) トリガ信号発生器及びトリガ信号発生方法
JPH0130110B2 (ja)
JPS62278461A (ja) トリガ回路
US4083014A (en) Frequency lock loop
JPH0545419A (ja) 半導体試験装置の波形成形回路
JPH0648431Y2 (ja) トリガ回路
KR950009239B1 (ko) 버스트 게이트 펄스 발생회로
JPH05327484A (ja) 可変分周器
JP3102651B2 (ja) スペクトラムアナライザと波形表示器の兼用器

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees