JPH0673392B2 - 混成集積回路の判別方法 - Google Patents
混成集積回路の判別方法Info
- Publication number
- JPH0673392B2 JPH0673392B2 JP2052513A JP5251390A JPH0673392B2 JP H0673392 B2 JPH0673392 B2 JP H0673392B2 JP 2052513 A JP2052513 A JP 2052513A JP 5251390 A JP5251390 A JP 5251390A JP H0673392 B2 JPH0673392 B2 JP H0673392B2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- hybrid integrated
- thick film
- conductor pattern
- wide portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0286—Programmable, customizable or modifiable circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
Landscapes
- Structure Of Printed Boards (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Details Of Resistors (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【発明の詳細な説明】 (産業上の利用分野) この発明は、混成集積回路基板の判別方法、並びに同一
混成集積回路基板に形成された異なる抵抗値を有する厚
膜抵抗を判別する混成集積回路の判別方法に関し、さら
に詳細には、混成集積回路基板に導体パターンと該導体
パターンの直線部と一体に形成され該導体パターンより
幅広の幅広部とを厚膜スクリーン印刷により形成して、
該幅広部をレーザ光により切欠き、切欠判別溝を形成し
て、該切欠判別溝を判別することにより、前記厚膜スク
リーン印刷により共通パターン形状に形成された混成集
積回路並びに異なる抵抗値を有する厚膜抵抗を判別する
混成集積回路の判別方法に関するものである。
混成集積回路基板に形成された異なる抵抗値を有する厚
膜抵抗を判別する混成集積回路の判別方法に関し、さら
に詳細には、混成集積回路基板に導体パターンと該導体
パターンの直線部と一体に形成され該導体パターンより
幅広の幅広部とを厚膜スクリーン印刷により形成して、
該幅広部をレーザ光により切欠き、切欠判別溝を形成し
て、該切欠判別溝を判別することにより、前記厚膜スク
リーン印刷により共通パターン形状に形成された混成集
積回路並びに異なる抵抗値を有する厚膜抵抗を判別する
混成集積回路の判別方法に関するものである。
(従来の技術) 一般に、混成集積回路は、大別して厚膜混成集積回路と
薄膜混成集積回路とがある。
薄膜混成集積回路とがある。
このうち前者の厚膜混成集積回路は、第三図(a)に示
すように形成されている。
すように形成されている。
アルミナ等の材質を有する混成集積回路基板1aの主面に
は、Ag/Pd(銀パラジウム)と微粒形ガラスと有機溶剤
とをペースト状に混練した導体ペーストを、図示しない
厚膜導体スクリーンを使用することにより、厚膜スクリ
ーン印刷して導体パターン2、2′が設けられる。
は、Ag/Pd(銀パラジウム)と微粒形ガラスと有機溶剤
とをペースト状に混練した導体ペーストを、図示しない
厚膜導体スクリーンを使用することにより、厚膜スクリ
ーン印刷して導体パターン2、2′が設けられる。
混成集積回路基板1aに印刷された導体パターン2、2′
は、図示しない乾燥炉並びに焼成炉を使用して各々乾燥
並びに焼成されて、該混成集積回路基板1aに焼き付けら
れる。
は、図示しない乾燥炉並びに焼成炉を使用して各々乾燥
並びに焼成されて、該混成集積回路基板1aに焼き付けら
れる。
次に、RuO2(酸化ルテニウム)と微粒形ガラスと有機溶
剤とをペースト状に混練した例えば50Ω/□のシート抵
抗値を有する厚膜抵抗ペーストを、図示しない厚膜抵抗
スクリーンを使用することにより、厚膜スクリーン印刷
して80Ωの厚膜抵抗3が設けられる。
剤とをペースト状に混練した例えば50Ω/□のシート抵
抗値を有する厚膜抵抗ペーストを、図示しない厚膜抵抗
スクリーンを使用することにより、厚膜スクリーン印刷
して80Ωの厚膜抵抗3が設けられる。
この際、80Ωの厚膜抵抗3は、前記導体パターン2と導
体パターン2′との間に印刷されるとともに、該80Ωの
厚膜抵抗3の両側部が該導体パターン2、2′に重合す
るように印刷されている。
体パターン2′との間に印刷されるとともに、該80Ωの
厚膜抵抗3の両側部が該導体パターン2、2′に重合す
るように印刷されている。
混成集積回路基板1aに印刷された80Ωの厚膜抵抗3は、
図示しない乾燥炉並びに焼成炉を使用して各々乾燥並び
に焼成されて、該混成集積回路基板1aに焼き付けられる
とともに、前記導体パターン2、2′と電気的に接続さ
れる。
図示しない乾燥炉並びに焼成炉を使用して各々乾燥並び
に焼成されて、該混成集積回路基板1aに焼き付けられる
とともに、前記導体パターン2、2′と電気的に接続さ
れる。
しかる後、80Ωの厚膜抵抗3は、図示しないYAGレーザ
装置等により抵抗トリミングされて、正確に80Ωの抵抗
値に調整される。
装置等により抵抗トリミングされて、正確に80Ωの抵抗
値に調整される。
なお、50Ω/□のシート抵抗値を有する抵抗ペーストを
使用すると、形成される厚膜抵抗の形状寸法において、
該厚膜抵抗の縦横比が1:1の場合には50Ωの抵抗値を有
する圧膜抵抗が形成され、また縦横比が1:2の場合には1
00Ωの抵抗値を有する厚膜抵抗が形成される。
使用すると、形成される厚膜抵抗の形状寸法において、
該厚膜抵抗の縦横比が1:1の場合には50Ωの抵抗値を有
する圧膜抵抗が形成され、また縦横比が1:2の場合には1
00Ωの抵抗値を有する厚膜抵抗が形成される。
また、第三図(b)及び(c)に示すように、混成集積
回路基板1aにて使用された厚膜導体スクリーンと厚膜抵
抗スクリーンとにより、同一パターン形状に印刷形成さ
れて、混成集積回路基板1bと混成集積回路基板1cとが形
成される。
回路基板1aにて使用された厚膜導体スクリーンと厚膜抵
抗スクリーンとにより、同一パターン形状に印刷形成さ
れて、混成集積回路基板1bと混成集積回路基板1cとが形
成される。
混成集積回路基板1bと混成集積回路基板1cとは、各々10
0Ωの厚膜抵抗4と120Ωの厚膜抵抗5とに抵抗トリミン
グされて、抵抗値が調整される。
0Ωの厚膜抵抗4と120Ωの厚膜抵抗5とに抵抗トリミン
グされて、抵抗値が調整される。
混成集積回路の設計の変更または機種等の変更が、多少
の厚膜抵抗の抵抗値変更の場合には、上記のように、抵
抗トリミングすることにより対応している。
の厚膜抵抗の抵抗値変更の場合には、上記のように、抵
抗トリミングすることにより対応している。
この種の厚膜混成集積回路において、混成集積回路基板
1aと混成集積回路基板1bと混成集積回路基板1cとを区別
する場合、各種混成集積回路毎に厚膜印刷スクリーンを
作成し、厚膜スクリーン印刷にて品名あるいは任意の記
号等を、各種混成集積回路毎に設けられた各々表示部6,
7,8に印刷表示して、各種混成集積回路の判別を行って
いる。
1aと混成集積回路基板1bと混成集積回路基板1cとを区別
する場合、各種混成集積回路毎に厚膜印刷スクリーンを
作成し、厚膜スクリーン印刷にて品名あるいは任意の記
号等を、各種混成集積回路毎に設けられた各々表示部6,
7,8に印刷表示して、各種混成集積回路の判別を行って
いる。
(発明が解決しようとする課題) しかしながら、上記従来の混成集積回路の判別方法によ
れば、設計の変更または機種等の変更により厚膜抵抗値
を変更する場合に、同一パターン形状の混成集積回路が
形成された混成集積回路基板を使用して、抵抗トリミン
グすることにより対応しているが、パターン形状が同一
であるため、各種混成集積回路基板毎に判別記号等を印
刷する厚膜印刷スクリーンを作成する必要があり、多く
の労力、費用及び時間がかかるという問題点があった。
れば、設計の変更または機種等の変更により厚膜抵抗値
を変更する場合に、同一パターン形状の混成集積回路が
形成された混成集積回路基板を使用して、抵抗トリミン
グすることにより対応しているが、パターン形状が同一
であるため、各種混成集積回路基板毎に判別記号等を印
刷する厚膜印刷スクリーンを作成する必要があり、多く
の労力、費用及び時間がかかるという問題点があった。
また、混成集積回路基板上に形成された各種厚膜抵抗の
抵抗値を判別する方法は、該厚膜抵抗の近傍に抵抗値を
印刷表示することにより行っているが、該厚膜抵抗の抵
抗値の変更に際しては、新たに厚膜印刷スクリーンを作
成しなければならないという問題点があった。
抵抗値を判別する方法は、該厚膜抵抗の近傍に抵抗値を
印刷表示することにより行っているが、該厚膜抵抗の抵
抗値の変更に際しては、新たに厚膜印刷スクリーンを作
成しなければならないという問題点があった。
本発明は、上記事情に鑑みてなされたものであり、導体
パターンに幅広部を設けて、導体パターンが厚膜スクリ
ーン印刷されるとともに該幅広部が印刷形成されて、レ
ーザ光を照射して該幅広部に切欠判別溝を切欠いて、該
切欠判別溝により各種混成集積回路を判別することによ
り、各種混成集積回路毎に厚膜印刷スクリーンを作成す
る必要をなくした混成集積回路の判別方法を提供するも
のである。
パターンに幅広部を設けて、導体パターンが厚膜スクリ
ーン印刷されるとともに該幅広部が印刷形成されて、レ
ーザ光を照射して該幅広部に切欠判別溝を切欠いて、該
切欠判別溝により各種混成集積回路を判別することによ
り、各種混成集積回路毎に厚膜印刷スクリーンを作成す
る必要をなくした混成集積回路の判別方法を提供するも
のである。
(課題を解決するための手段) 上記目的を達成するために、この発明は、混成集積回路
基板に形成された導体パターンと、該導体パターンの直
線部と一体に形成され、該導体パターンより幅広なる少
なくとも一つの幅広部と、を厚膜スクリーン印刷するこ
とにより形成し、前記幅広部にレーザ光を照射すること
により該幅広部の少なくとも一部に判別溝を切欠形成す
るとともに、該判別溝を判別することにより、前記混成
集積回路基板の判別を行うことにより、上記目的を達成
するものである。
基板に形成された導体パターンと、該導体パターンの直
線部と一体に形成され、該導体パターンより幅広なる少
なくとも一つの幅広部と、を厚膜スクリーン印刷するこ
とにより形成し、前記幅広部にレーザ光を照射すること
により該幅広部の少なくとも一部に判別溝を切欠形成す
るとともに、該判別溝を判別することにより、前記混成
集積回路基板の判別を行うことにより、上記目的を達成
するものである。
また、本発明の混成集積回路の判別方法は、導体パター
ンに一部が重合するように厚膜スクリーン印刷されるこ
とにより形成される厚膜抵抗の導体パターン部に、該導
体パターンの直線部と一体に形成され、導体パターンよ
り幅広なる少なくとも一つの幅広部を形成し、該幅広部
にレーザ光を照射することにより該幅広部の少なくとも
一部に判別溝を切欠形成するとともに、該判別溝を判別
することにより、上記目的を達成するものである。
ンに一部が重合するように厚膜スクリーン印刷されるこ
とにより形成される厚膜抵抗の導体パターン部に、該導
体パターンの直線部と一体に形成され、導体パターンよ
り幅広なる少なくとも一つの幅広部を形成し、該幅広部
にレーザ光を照射することにより該幅広部の少なくとも
一部に判別溝を切欠形成するとともに、該判別溝を判別
することにより、上記目的を達成するものである。
(作用) 本発明においては、導体パターンを印刷するとともに該
導体パターンの直線部と一体の幅広部が印刷形成され
て、該幅広部に印刷形成されて、、該幅広部にレーザ光
を照射して切欠判別溝を切欠いて、該切欠判別溝により
各種混成集積回路基板並びに厚膜抵抗の判別を行ってい
るため、設計または機種変更による各混成集積回路基板
毎、または抵抗値変更により各種厚膜抵抗毎に判別表示
用の厚膜印刷スクリーンを作成する必要がなくなり、該
厚膜スクリーンの作成費用並びに時間等が削減でき、さ
らに各種混成集積回路基板同士が混入する恐れをなくす
ることができる。
導体パターンの直線部と一体の幅広部が印刷形成され
て、該幅広部に印刷形成されて、、該幅広部にレーザ光
を照射して切欠判別溝を切欠いて、該切欠判別溝により
各種混成集積回路基板並びに厚膜抵抗の判別を行ってい
るため、設計または機種変更による各混成集積回路基板
毎、または抵抗値変更により各種厚膜抵抗毎に判別表示
用の厚膜印刷スクリーンを作成する必要がなくなり、該
厚膜スクリーンの作成費用並びに時間等が削減でき、さ
らに各種混成集積回路基板同士が混入する恐れをなくす
ることができる。
(実施例) 請求項1記載の本発明に係わる混成集積回路の判別方法
の実施例を、図面に基いて詳細に説明する。
の実施例を、図面に基いて詳細に説明する。
第一図、(a)〜(c)は本発明に係わる混成集積回路
の判別方法の実施例を示す平面図、第二図は本発明に係
わる他の実施例を示す平面図が示されている。
の判別方法の実施例を示す平面図、第二図は本発明に係
わる他の実施例を示す平面図が示されている。
第一図(a)に示すように、アルミナ等の材質を有する
混成集積回路基板10aの主面には、Ag/Pd(銀パラジウ
ム)と微粒形ガラスと有機溶剤とをペースト状に混練し
た導体ペーストを、図示しない厚膜導体スクリーンを使
用することにより、厚膜スクリーン印刷して第一の導体
パターン11と第二の導体パターン12とが設けられてい
る。
混成集積回路基板10aの主面には、Ag/Pd(銀パラジウ
ム)と微粒形ガラスと有機溶剤とをペースト状に混練し
た導体ペーストを、図示しない厚膜導体スクリーンを使
用することにより、厚膜スクリーン印刷して第一の導体
パターン11と第二の導体パターン12とが設けられてい
る。
この際、第一の導体パターン11の直線部には、第二の導
体パターン12側に向かって、該第一の導体パターン11よ
り幅広な幅広部13が一体に設けられている。
体パターン12側に向かって、該第一の導体パターン11よ
り幅広な幅広部13が一体に設けられている。
混成集積回路基板10aに印刷された幅広部13と第一の導
体パターン11と第二の導体パターン12とは、図示しない
乾燥炉並びに焼成炉を使用して各々乾燥並びに焼成され
て、該混成集積回路基板10aに焼き付けられる。
体パターン11と第二の導体パターン12とは、図示しない
乾燥炉並びに焼成炉を使用して各々乾燥並びに焼成され
て、該混成集積回路基板10aに焼き付けられる。
次に、RuO2(酸化ルテニウム)と微粒形ガラスと有機溶
剤とをペースと状に混練した例えば、50Ω/□のシート
抵抗値を有する厚膜抵抗ペーストを、図示しない厚膜抵
抗スクリーンを使用することにより、厚膜スクリーン印
刷して80Ωの厚膜抵抗16が印刷される。
剤とをペースと状に混練した例えば、50Ω/□のシート
抵抗値を有する厚膜抵抗ペーストを、図示しない厚膜抵
抗スクリーンを使用することにより、厚膜スクリーン印
刷して80Ωの厚膜抵抗16が印刷される。
この際、80Ωの厚膜抵抗16は、前記第一の導体パターン
11と第二の導体パターン12との間に印刷されるととも
に、該80Ωの厚膜抵抗16の両側部が該第一の導体パター
ン11と第二の導体パターン12とに各々重合するように印
刷されている。
11と第二の導体パターン12との間に印刷されるととも
に、該80Ωの厚膜抵抗16の両側部が該第一の導体パター
ン11と第二の導体パターン12とに各々重合するように印
刷されている。
混成集積回路基板1aに印刷された80Ωの厚膜抵抗16は、
図示しない乾燥炉並びに焼成炉を使用して各々乾燥並び
に焼成されて、該混成集積回路基板10aに焼き付けられ
るとともに、前記第一の導体パターン11と第二の導体パ
ターン12とに各々電気的に接続されている。
図示しない乾燥炉並びに焼成炉を使用して各々乾燥並び
に焼成されて、該混成集積回路基板10aに焼き付けられ
るとともに、前記第一の導体パターン11と第二の導体パ
ターン12とに各々電気的に接続されている。
しかる後、80Ωの厚膜抵抗16は、図示しないYAGレーザ
装置等により抵抗トリミングされて、正確に80Ωの抵抗
値に調整される。
装置等により抵抗トリミングされて、正確に80Ωの抵抗
値に調整される。
上記のようにして第一図(a)に示す混成集積回路基板
10aが構成されている。
10aが構成されている。
つぎに、第一図(b)に示すように、混成集積回路基板
10bの主面には、前記混成集積回路基板10aと同様に第一
の導体パターン11と第二の導体パターン12と幅広部13と
が印刷形成されるとともに、前記50Ω/□の抵抗ペース
トを使用して、100Ωの厚膜抵抗17が印刷形成されてい
る。
10bの主面には、前記混成集積回路基板10aと同様に第一
の導体パターン11と第二の導体パターン12と幅広部13と
が印刷形成されるとともに、前記50Ω/□の抵抗ペース
トを使用して、100Ωの厚膜抵抗17が印刷形成されてい
る。
該100Ωの厚膜抵抗17は、レーザ光を照射することによ
り抵抗トリミングされて、抵抗値が正確に100Ωに調整
される。
り抵抗トリミングされて、抵抗値が正確に100Ωに調整
される。
この際、第一の導体パターン11とともに形成された幅広
部13に、該レーザ光を照射することにより第一の切欠判
別溝14が切欠形成される。
部13に、該レーザ光を照射することにより第一の切欠判
別溝14が切欠形成される。
また、第一図(c)に示すように、混成集積回路基板10
cの主面には、前記混成集積回路基板10aと同様に第一の
導体パターン11と第二の導体パターン12と幅広部13とが
印刷形成されるとともに、前記50Ω/□の抵抗ペースト
を使用して、120Ωの厚膜抵抗18が印刷形成されてい
る。
cの主面には、前記混成集積回路基板10aと同様に第一の
導体パターン11と第二の導体パターン12と幅広部13とが
印刷形成されるとともに、前記50Ω/□の抵抗ペースト
を使用して、120Ωの厚膜抵抗18が印刷形成されてい
る。
該120Ωの厚膜抵抗18は、レーザ光を照射することによ
り抵抗トリミングされて、抵抗値が正確に100Ωに調整
される。
り抵抗トリミングされて、抵抗値が正確に100Ωに調整
される。
この際、第一の導体パターン11とともに形成された幅広
部13に、該レーザ光を照射することにより第一の切欠判
別溝14が切欠形成されるとともに、、該第一の切欠溝14
と並行して第二の切欠溝15が切欠形成されている。
部13に、該レーザ光を照射することにより第一の切欠判
別溝14が切欠形成されるとともに、、該第一の切欠溝14
と並行して第二の切欠溝15が切欠形成されている。
上記のようにして、第一の切欠判別溝14と第二の切欠判
別溝15とが各種混成集積回路基板毎に適宜切欠形成され
て、厚膜抵抗の抵抗値の差異に応じた各種混成集積回路
基板を、目視またはイメージスキャナ等を使用して判別
することができるようになっている。
別溝15とが各種混成集積回路基板毎に適宜切欠形成され
て、厚膜抵抗の抵抗値の差異に応じた各種混成集積回路
基板を、目視またはイメージスキャナ等を使用して判別
することができるようになっている。
各種混成集積回路基板に形成された幅広部13に、何本の
切欠判別溝が切欠かれているかを、目視あるいはイメー
ジスキャナ等を使用して検査することにより、厚膜抵抗
の抵抗値の異なる各種混成集積回路基板を判別すること
ができる。尚、上記切欠判別溝14、15は抵抗素子形成後
の抵抗トリミングの際に形成する方法に限らず、導体パ
ターン11、12および幅広部13が設けられた後であればい
つにてもレーザ光によって形成することができる。
切欠判別溝が切欠かれているかを、目視あるいはイメー
ジスキャナ等を使用して検査することにより、厚膜抵抗
の抵抗値の異なる各種混成集積回路基板を判別すること
ができる。尚、上記切欠判別溝14、15は抵抗素子形成後
の抵抗トリミングの際に形成する方法に限らず、導体パ
ターン11、12および幅広部13が設けられた後であればい
つにてもレーザ光によって形成することができる。
次に、請求項2記載の本発明に係わる混成集積回路の判
別方法の実施例を、第二図を参照しながら説明する。
別方法の実施例を、第二図を参照しながら説明する。
混成集積回路基板20の主面には、第一の導体パターン21
と第二の導体パターン22と該第一の導体パターン21の直
線部と一体であり且つ該導体パターン21より幅広の幅広
部23とが印刷形成されている。
と第二の導体パターン22と該第一の導体パターン21の直
線部と一体であり且つ該導体パターン21より幅広の幅広
部23とが印刷形成されている。
前記第一の導体パターン21と第二の導体パターン22とに
は、80Ωの厚膜抵抗26、100Ωの厚膜抵抗27及び120Ωの
厚膜抵抗28が印刷形成されている。
は、80Ωの厚膜抵抗26、100Ωの厚膜抵抗27及び120Ωの
厚膜抵抗28が印刷形成されている。
前記各種厚膜抵抗は、レーザ光により抵抗トリミングさ
れて、抵抗値調整される。
れて、抵抗値調整される。
この際、100Ωの厚膜抵抗27の近傍に設けられた幅広部2
3には、第一切欠判別溝24が切欠形成される。
3には、第一切欠判別溝24が切欠形成される。
また、120Ωの厚膜抵抗28の近傍に設けられた幅広部23
には、第一の切欠判別溝24と第二の切欠判別溝25とが切
欠形成される。勿論、上記切欠判別溝24、25は抵抗トリ
ミングの際に限らず、導体パターン21、22および幅広部
23が設けられた後に別途レーザ光によって予め厚膜抵抗
26〜28を形成する前に形成することもできる。
には、第一の切欠判別溝24と第二の切欠判別溝25とが切
欠形成される。勿論、上記切欠判別溝24、25は抵抗トリ
ミングの際に限らず、導体パターン21、22および幅広部
23が設けられた後に別途レーザ光によって予め厚膜抵抗
26〜28を形成する前に形成することもできる。
上記のようにして、同一混成集積回路基板20上に形成さ
れた各種膜抵抗に従って、各々異なった切欠判別溝が切
欠形成されているため、各種厚膜抵抗を、目視またはイ
メージスキャナ等を使用して判別することができる。
れた各種膜抵抗に従って、各々異なった切欠判別溝が切
欠形成されているため、各種厚膜抵抗を、目視またはイ
メージスキャナ等を使用して判別することができる。
なお、本発明の混成集積回路の判別方法は、厚膜混成集
積回路に限らず、薄膜混成集積回路であってもよい。
積回路に限らず、薄膜混成集積回路であってもよい。
また、幅広部に切欠かれる切欠判別溝は、二本までに限
らず、何本でもよいとともに、該幅広部の一部に切欠判
別溝を切欠形成してもよい。
らず、何本でもよいとともに、該幅広部の一部に切欠判
別溝を切欠形成してもよい。
さらに、厚膜抵抗を判別するに限らず、混成集積回路基
板に搭載された電子部品を判別してもよい。
板に搭載された電子部品を判別してもよい。
(発明の効果) 本発明に係わる混成集積回路の判別方法は、上記のよう
に構成されているため、以下に記載するような効果を有
する。
に構成されているため、以下に記載するような効果を有
する。
(A)導体パターンを印刷するとともに幅広部が印刷形
成されて、該幅広部にレーザ光を照射して切欠判別溝を
切欠形成して、該切欠判別溝により各種混成集積回路基
板並びに厚膜抵抗の判別を行っているため、設計または
機種変更による各混成集積回路基板毎に、または抵抗値
変更による各種厚膜抵抗毎に、判別記号等を変更した厚
膜印刷スクリーンを作成する必要がなくなり、該厚膜ス
クリーンの作成費用並びに時間等を削減することができ
るという優れた効果を有する。
成されて、該幅広部にレーザ光を照射して切欠判別溝を
切欠形成して、該切欠判別溝により各種混成集積回路基
板並びに厚膜抵抗の判別を行っているため、設計または
機種変更による各混成集積回路基板毎に、または抵抗値
変更による各種厚膜抵抗毎に、判別記号等を変更した厚
膜印刷スクリーンを作成する必要がなくなり、該厚膜ス
クリーンの作成費用並びに時間等を削減することができ
るという優れた効果を有する。
(B)また、同一混成集積回路基板に印刷形成された異
なる抵抗値を有する圧膜抵抗を、前記切欠判別溝により
判別することができるため、回路仕様等の変更にともな
う抵抗値の変更による抵抗値表示に、簡易容易に対応す
ることができるという優れた効果を有する。
なる抵抗値を有する圧膜抵抗を、前記切欠判別溝により
判別することができるため、回路仕様等の変更にともな
う抵抗値の変更による抵抗値表示に、簡易容易に対応す
ることができるという優れた効果を有する。
(C)さらに、同一パターン形状であって厚膜抵抗値が
異なる各種混成集積回路基板を前記切欠判別溝により判
別しているため、異なる混成集積回路基板同士が混入す
る恐れをなくすることができ、信頼性の高い混成集積回
路を提供することができるという優れた効果を有する。
異なる各種混成集積回路基板を前記切欠判別溝により判
別しているため、異なる混成集積回路基板同士が混入す
る恐れをなくすることができ、信頼性の高い混成集積回
路を提供することができるという優れた効果を有する。
第一図(a)〜(c)は請求項1記載の本発明に係わる
混成集積回路の判別方法の実施例を示す平面図、 第二図は請求項2記載の本発明に係わる混成集積回路の
判別方法の実施例を示す平面図、 第三図(a)〜(c)は従来の混成集積回路の判別方法
を示す平面図である。 10……混成集積回路基板、 11……第一の導体パターン、 13……幅広部、 14……第一の切欠判別溝、 15……第二の切欠判別溝。
混成集積回路の判別方法の実施例を示す平面図、 第二図は請求項2記載の本発明に係わる混成集積回路の
判別方法の実施例を示す平面図、 第三図(a)〜(c)は従来の混成集積回路の判別方法
を示す平面図である。 10……混成集積回路基板、 11……第一の導体パターン、 13……幅広部、 14……第一の切欠判別溝、 15……第二の切欠判別溝。
Claims (2)
- 【請求項1】混成集積回路基板に形成された導体パター
ンと、該導体パターンの直線部と一体に形成され、導体
パターンより幅広なる少なくとも一つの幅広部と、を厚
膜スクリーン印刷することにより形成し、前記幅広部に
レーザ光を照射することにより該幅広部の少なくとも一
部に判別溝を切欠形成するとともに、該判別溝を判別す
ることにより、前記混成集積回路基板の判別を行うこと
を特徴とする混成集積回路の判別方法。 - 【請求項2】導体パターンに一部が重合するように厚膜
スクリーン印刷されることにより形成される厚膜抵抗の
導体パターン部に、該導体パターンの直線部と一体に形
成され、導体パターンより幅広なる少なくとも一つの幅
広部を形成し、該幅広部にレーザ光を照射することによ
り該幅広部の少なくとも一部に判別溝を切欠形成すると
ともに、該判別溝を判別することにより、前記厚膜抵抗
の判別を行うことを特徴とする混成集積回路の判別方
法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2052513A JPH0673392B2 (ja) | 1990-03-02 | 1990-03-02 | 混成集積回路の判別方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2052513A JPH0673392B2 (ja) | 1990-03-02 | 1990-03-02 | 混成集積回路の判別方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03254172A JPH03254172A (ja) | 1991-11-13 |
JPH0673392B2 true JPH0673392B2 (ja) | 1994-09-14 |
Family
ID=12916819
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2052513A Expired - Lifetime JPH0673392B2 (ja) | 1990-03-02 | 1990-03-02 | 混成集積回路の判別方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0673392B2 (ja) |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6027185A (ja) * | 1983-07-22 | 1985-02-12 | 日本電気株式会社 | 混成集積回路基板の製造方法 |
-
1990
- 1990-03-02 JP JP2052513A patent/JPH0673392B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH03254172A (ja) | 1991-11-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5256836A (en) | Thick film hybrid circuit board device and method of manufacturing the same | |
JPH0673392B2 (ja) | 混成集積回路の判別方法 | |
JP2556065B2 (ja) | 抵抗内蔵電子部品の製造方法 | |
JP2670379B2 (ja) | 電子回路基板 | |
JPH05267813A (ja) | 厚膜回路基板、その製造方法および厚膜回路基板製造用基板 | |
JPH07193342A (ja) | 電子部品の実装回路基板 | |
JPH10112587A (ja) | セラミック多層基板の製造方法 | |
JPH01268088A (ja) | 混成集積回路基板の品名表示方法 | |
JPH04355901A (ja) | チップ抵抗器 | |
JPH0488693A (ja) | 混成集積回路用基板の製造方法 | |
JP3482521B2 (ja) | セラミックグリーンシートの製造方法 | |
JP2737893B2 (ja) | チップ抵抗器 | |
JPH09214080A (ja) | プリント配線板 | |
JPH08307031A (ja) | 厚膜印刷基板及びその製造方法 | |
JPH0918148A (ja) | 低温焼成セラミック多層回路基板の製造方法 | |
JPH0625981Y2 (ja) | セラミック基板 | |
EP0401549A2 (en) | Thick film hybrid circuit board device and method of manufacturing the same | |
JP2663729B2 (ja) | 複合電子部品の製造方法 | |
JPH04125473U (ja) | 印刷配線基板 | |
JP2002093605A (ja) | チップ抵抗器の製造方法及びチップ抵抗器 | |
JPS5856999B2 (ja) | 配線板の製造方法 | |
JPH0325966A (ja) | 圧膜回路基板の製造方法 | |
JPH0529317B2 (ja) | ||
JPH05167215A (ja) | 電子回路装置及びその製造方法 | |
JPS6341003A (ja) | チツプ形電子部品の製造方法 |