JPH04125473U - 印刷配線基板 - Google Patents

印刷配線基板

Info

Publication number
JPH04125473U
JPH04125473U JP3135891U JP3135891U JPH04125473U JP H04125473 U JPH04125473 U JP H04125473U JP 3135891 U JP3135891 U JP 3135891U JP 3135891 U JP3135891 U JP 3135891U JP H04125473 U JPH04125473 U JP H04125473U
Authority
JP
Japan
Prior art keywords
wiring board
resistor
thick film
resistors
printed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP3135891U
Other languages
English (en)
Inventor
義樹 秋月
Original Assignee
富士通テン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士通テン株式会社 filed Critical 富士通テン株式会社
Priority to JP3135891U priority Critical patent/JPH04125473U/ja
Publication of JPH04125473U publication Critical patent/JPH04125473U/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Details Of Resistors (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

(57)【要約】 【目的】 ハイブリッド集積回路に用いられる配線基板
に形成された厚膜抵抗の抵抗値を容易に認識可能とす
る。 【構成】 基板本体2上にペースト状の抵抗体を印刷し
て厚膜抵抗11〜15を形成するにあたって、各抵抗体
を抵抗率の種類毎に異なる色に着色しておく。これによ
って、厚膜抵抗11〜15の印刷形成時における印刷ミ
スを未然に防止し、抵抗体の管理を簡略化する。また、
配線基板1の評価・解析時においては、抵抗値の認識を
容易にし、前記評価・解析作業の作業性の向上を図る。

Description

【考案の詳細な説明】
【0001】
【産業上の利用分野】
本考案は、いわゆるハイブリッド集積回路用の配線基板として好適に実施され る印刷配線基板に関する。
【0002】
【従来の技術】
電子技術の進歩に伴い、車載用の制御装置などでは、予め定める制御出力を得 るための集積回路やパワー部品などを、単一の基板上に実装した混成集積回路、 すなわちいわゆるハイブリッド集積回路が広く用いられるようになってきている 。
【0003】 前記ハイブリッド集積回路に用いられる配線基板には、実装される電子部品の 端子間を電気的に接続するためのパターンとともに、予め定めるパターン間に抵 抗素子が、厚膜または薄膜印刷によって形成されている。前記抵抗素子の抵抗値 は、抵抗素子の幅や長さ、さらには厚さなどによって調整することができるとと もに、抵抗体の抵抗率によっても調整することができる。
【0004】
【考案が解決しようとする課題】
しかしながら、前記各抵抗体は、典型的な従来技術では、異なる抵抗率であっ ても、黒色で共通である。したがって抵抗体の印刷工程時には、使用すべき抵抗 体の種類に混乱を招きやすく、またどの種類の抵抗体までの印刷工程が終了した のかを一見して判断することが困難であり、印刷ミスを招き易く、抵抗体の管理 上の問題が生じる。また、完成した基板の評価や解析を行うにあたっても、抵抗 値を一見して認識することができないので、前記評価や解析作業に時間がかかる という問題もある。
【0005】 本考案の目的は、印刷形成される抵抗素子の抵抗率の違いを容易に認識するこ とができる印刷配線基板を提供することである。
【0006】
【課題を解決するための手段】
本考案は、実装される電子部品の端子間を電気的に接続するためのパターンが 印刷形成されるとともに、予め定めるパターン間に複数の抵抗素子が印刷形成さ れる印刷配線基板において、 前記各抵抗素子はペースト状の抵抗体から成り、各抵抗体は抵抗率の種類毎に 異なる色に着色されていることを特徴とする印刷配線基板である。
【0007】
【作用】
本考案に従えば、基板表面には、印刷および焼成工程などによって、実装され る電子部品の端子間を電気的に接続するのに必要なパターンが形成される。また 予め定めるパターン間には、ペースト状の抵抗体が印刷された後、焼成工程など を経て、抵抗素子が複数形成されている。
【0008】 前記各抵抗素子の抵抗値は、印刷される抵抗体の幅や厚さ、さらには抵抗率を 適宜選択することによって、所望とする値となるように形成される。なお、前記 抵抗体は、各抵抗体の抵抗率の種類毎に異なる色に着色されている。したがって 、印刷ミスなどを未然に防止することができるとともに、配線基板の評価・解析 時には抵抗値を容易に認識することができ、前記評価・解析作業の効率を向上す ることができる。
【0009】
【実施例】
図1は、本考案の一実施例の配線基板1の正面図である。配線基板1は、セラ ミックなどから成る基板本体2上に、ランド3,5を含むパターン4が印刷形成 されるとともに、抵抗素子である厚膜抵抗11〜15が印刷形成されることによ って構成されている。
【0010】 前記パターン4は、たとえば銀とパラジウムとの合金や、銀とプラチナとの合 金が、ペースト状の状態で、図2で示されるような、該パターン4に対応した透 孔4aが形成されたマスク21を用いて前記基板本体2上に厚膜印刷された後、 800℃程度の温度で焼成されて形成されている。
【0011】 こうしてパターン形成された基板本体2には、図3で示されるような厚膜抵抗 11に対応した透孔11aが形成されたマスク22を用いて、厚膜抵抗11が印 刷形成される。同様に、図4で示される透孔12a,13aが形成されたマスク 23を用いて厚膜抵抗12,13が印刷形成され、さらに図5で示される透孔1 4a,15aが形成されたマスク24を用いて厚膜抵抗14,15が印刷形成さ れる。前記各厚膜抵抗11〜15が、上述のようにしてすべて印刷形成された後 には、前述のパターン4の形成時と同様に焼成される。その後、さらに参照符1 1b,13bで示すように、厚膜抵抗11〜15の抵抗値が所望とする値となる ように、各厚膜抵抗11〜15はその抵抗値が計測されつつ、レーザ光などを用 いてトリミングされ、こうして所望とする抵抗値の厚膜抵抗11〜15が形成さ れる。
【0012】 上述のようにして完成した配線基板1上には、図6で示される透孔3a,5a が形成されたパターン25を用いて、ランド3,5上に半田ペーストが印刷され る。その後、図1において参照符31,32で示されるように、対を成すランド 3間にチップ状の電子部品が実装され、また図7で示すような外部接続端子33 がランド5に嵌め込まれ、さらにその後リフロー炉などでランド3,5に印刷さ れた半田が溶融・固化されて、電子部品31,32の実装されたハイブリッド集 積回路が完成される。
【0013】 上述のように構成される配線基板1において、マスク22によって印刷される 厚膜抵抗11と、マスク23によって印刷形成される厚膜抵抗12,13と、マ スク24によって印刷形成される厚膜抵抗14,15とは、その抵抗体の抵抗率 が相互に異なり、そのため各厚膜抵抗11;12,13;14,15を形成する 抵抗体毎に相互に異なる色に着色されている。なおこのような抵抗体の色は、た とえば1cm2 当りの抵抗値が、10Ω,100Ω,1KΩ,10KΩ,…とい う具合に、オーダーが異なる毎に変更されてもよく、あるいはさらに精細に区分 されていてもよく、また粗く区分されていてもよい。
【0014】 このように厚膜抵抗11〜15を形成する抵抗体の抵抗率に対応して各抵抗体 を色分けしておくので、印刷形成時には、各抵抗体の取違いによる印刷ミスを未 然に防止し、抵抗体の管理を容易に行うことができる。また、配線基板1の評価 ・解析時には、各厚膜抵抗11〜15の抵抗値を容易に認識することができ、前 記評価・解析作業の作業性を向上することができる。
【0015】
【考案の効果】
以上のように本考案によれば、抵抗体を印刷形成することによって抵抗素子を 製作するにあたって、前記抵抗体に、該抵抗体の抵抗率の種類毎に異なる色を予 め着色しておくので、印刷形成時における印刷ミスを未然に防止して、抵抗体の 管理を容易にすることができる。また、前記配線基板の評価・解析時には、抵抗 値を容易に認識することができ、前記評価・解析作業の効率を向上することがで きる。
【図面の簡単な説明】
【図1】本考案の一実施例の配線基板1の正面図であ
る。
【図2】基板本体2上にパターン4を印刷形成するため
のマスク21の正面図である。
【図3】厚膜抵抗11を形成するためのマスク22の正
面図である。
【図4】厚膜抵抗12,13を形成するためのマスク2
3の正面図である。
【図5】厚膜抵抗14,15を形成するためのマスク2
4の正面図である。
【図6】半田ペーストを印刷するめたのマスク25の正
面図である。
【図7】ランド3に半田付けされる外部接続端子33の
斜視図である。
【符号の説明】
1 配線基板 2 基板本体 3,5 ランド 4 パターン 11〜15 厚膜抵抗 21〜25 マスク 31,32 電子部品

Claims (1)

    【実用新案登録請求の範囲】
  1. 【請求項1】 実装される電子部品の端子間を電気的に
    接続するためのパターンが印刷形成されるとともに、予
    め定めるパターン間に複数の抵抗素子が印刷形成される
    印刷配線基板において、前記各抵抗素子はペースト状の
    抵抗体から成り、各抵抗体は抵抗率の種類毎に異なる色
    に着色されていることを特徴とする印刷配線基板。
JP3135891U 1991-05-08 1991-05-08 印刷配線基板 Withdrawn JPH04125473U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3135891U JPH04125473U (ja) 1991-05-08 1991-05-08 印刷配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3135891U JPH04125473U (ja) 1991-05-08 1991-05-08 印刷配線基板

Publications (1)

Publication Number Publication Date
JPH04125473U true JPH04125473U (ja) 1992-11-16

Family

ID=31914628

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3135891U Withdrawn JPH04125473U (ja) 1991-05-08 1991-05-08 印刷配線基板

Country Status (1)

Country Link
JP (1) JPH04125473U (ja)

Similar Documents

Publication Publication Date Title
JP4722318B2 (ja) チップ抵抗器
JPS62265796A (ja) セラミツク多層配線基板およびその製造法
JPH05234725A (ja) チップ型複合電子部品の製造方法
KR100328255B1 (ko) 칩 부품 및 그 제조방법
US4694121A (en) Printed circuit board
JPH04125473U (ja) 印刷配線基板
JPH0724331B2 (ja) プリント回路基板の厚膜抵抗器のための後成端装置及び後成端方法
US7410093B2 (en) Solder wave process for solder shunts for printed circuit board
JP2002043737A (ja) 印刷回路基板
DE1791233B1 (de) Verfahren zur Herstellung eines Funktionsblocks,insbesondere fuer datenverarbeitende Anlagen
JPH04280401A (ja) チップ抵抗器及びその製造方法
JP2759299B2 (ja) スルーホールを有するプリント配線板
JPH0547442Y2 (ja)
JP2002374059A (ja) 耐鉛フリーはんだ配線板
JPH05267813A (ja) 厚膜回路基板、その製造方法および厚膜回路基板製造用基板
JPH07335411A (ja) チップ型抵抗ネットワーク
JPH04297083A (ja) 混成集積回路基板とその製造方法
JPH10154869A (ja) 印刷配線板及びその製造方法
JPH0312959A (ja) 厚膜回路基板
JPH0325966A (ja) 圧膜回路基板の製造方法
JP2000068103A (ja) チップ型電子部品
JPH0770362B2 (ja) 混成集積回路装置
JPH073662Y2 (ja) 電気回路基板
JPH03297190A (ja) プリント配線板
JP2002124401A (ja) 抵抗器及びその製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19950810