JPH0671214B2 - Ｐｌｌシンセサイザ受信機 - Google Patents
Ｐｌｌシンセサイザ受信機Info
- Publication number
- JPH0671214B2 JPH0671214B2 JP1246465A JP24646589A JPH0671214B2 JP H0671214 B2 JPH0671214 B2 JP H0671214B2 JP 1246465 A JP1246465 A JP 1246465A JP 24646589 A JP24646589 A JP 24646589A JP H0671214 B2 JPH0671214 B2 JP H0671214B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- tuning
- pll
- receiver
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Superheterodyne Receivers (AREA)
Description
【発明の詳細な説明】 （イ）産業上の利用分野 この発明は、PLLシンセサイザ受信機に係り、特に、発
振周波数の変動を無くし、安定したRF周波数同調を得る
のに好適なPLLシンセサイザ受信機に関する。
振周波数の変動を無くし、安定したRF周波数同調を得る
のに好適なPLLシンセサイザ受信機に関する。
（ロ）従来技術 従来のPLLシンセサイザ受信機は、第４図に示すブロッ
ク図のものが多く提供されていた。
ク図のものが多く提供されていた。
図において、１は受信アンテナ、２は受信アンテナ１で
受信したRF受信信号を選択増幅するRF同調回路、３はRF
同調回路２の出力と局部発振信号とをミキシングする混
合回路、５はPLL回路、６は受信機の局部発振信号を形
成する。PLL回路５の電圧制御発振回路、７はローパス
フィルタ（以下LPFという）、８はPLL回路５の位相比較
／分周回路、９はPLL回路５の基準発振回路である。
受信したRF受信信号を選択増幅するRF同調回路、３はRF
同調回路２の出力と局部発振信号とをミキシングする混
合回路、５はPLL回路、６は受信機の局部発振信号を形
成する。PLL回路５の電圧制御発振回路、７はローパス
フィルタ（以下LPFという）、８はPLL回路５の位相比較
／分周回路、９はPLL回路５の基準発振回路である。
このように構成したPLLシンセサイザ受信機は、混合回
路３よりIF信号を出力して検波（図示せず）される。
路３よりIF信号を出力して検波（図示せず）される。
受信機の局部発振回路にPLL回路５を用い、PLL回路５の
電圧制御発振回路６を制御する同調電圧をRF同調回路２
にも供給して、RF周波数同調を行なっていた。
電圧制御発振回路６を制御する同調電圧をRF同調回路２
にも供給して、RF周波数同調を行なっていた。
（ハ）発明が解決しようとする問題点 しかし、上記した従来のPLLシンセサイザ受信機は、PLL
回路５の同調電圧を直接RF同調回路２に供給しているた
め、放送電波受信時に相互影響をして受信状態を悪化さ
せていた。
回路５の同調電圧を直接RF同調回路２に供給しているた
め、放送電波受信時に相互影響をして受信状態を悪化さ
せていた。
例えば、放送受信波がRF同調回路２に入力されると、変
調信号のエンベロープ分がPLL回路５からの同調電圧に
重畳して、電圧制御発振回路６の周波数を変移させてし
まい、検波出力の歪や位相を変化させてしまうという欠
点があった。
調信号のエンベロープ分がPLL回路５からの同調電圧に
重畳して、電圧制御発振回路６の周波数を変移させてし
まい、検波出力の歪や位相を変化させてしまうという欠
点があった。
また、放送の楽音などにより受信機が振動すると、PLL
回路５の電圧制御発振回路６のＬが変化する。この時PL
L回路５は発振周波数を変化させないように同調電圧を
変動させる。このため、RF同調回路２を制御している同
調電圧の変化によって同調周波数も振動し、上記と同様
に検波出力の歪や位相を変化させてしまうという欠点が
あった。
回路５の電圧制御発振回路６のＬが変化する。この時PL
L回路５は発振周波数を変化させないように同調電圧を
変動させる。このため、RF同調回路２を制御している同
調電圧の変化によって同調周波数も振動し、上記と同様
に検波出力の歪や位相を変化させてしまうという欠点が
あった。
この発明は上記した点に鑑みてなされたものであり、そ
の目的とするところは従来例の欠点を解消し、受信機の
フロントエンドで発生する歪や位相変化を低減させるPL
Lシンセサイザ受信機を提供するところにある。
の目的とするところは従来例の欠点を解消し、受信機の
フロントエンドで発生する歪や位相変化を低減させるPL
Lシンセサイザ受信機を提供するところにある。
（ニ）問題を解決するための手段 この発明のPLLシンセサイザ受信機は、受信機の局部発
振回路にPLL回路を用い、PLLによって得られた同調電圧
がバッファ手段とローパスフィルタを介してRF同調回路
を制御し、前記ローパスフィルタの時定数を選局動作中
は小にし、受信中は大とするように切換える切換手段を
備えたものである。
振回路にPLL回路を用い、PLLによって得られた同調電圧
がバッファ手段とローパスフィルタを介してRF同調回路
を制御し、前記ローパスフィルタの時定数を選局動作中
は小にし、受信中は大とするように切換える切換手段を
備えたものである。
（ホ）作用 この発明によれば、受信機の局部発振回路にPLL回路を
用いたPLLシンセサイザ受信機において、PLL回路の電圧
制御発振回路を制御している同調電圧をバッファ回路を
介してRF同調回路に供給し、RF同調回路の周波数同調を
制御するようにしたものである。
用いたPLLシンセサイザ受信機において、PLL回路の電圧
制御発振回路を制御している同調電圧をバッファ回路を
介してRF同調回路に供給し、RF同調回路の周波数同調を
制御するようにしたものである。
前記バッファ回路は、バッファ手段とローパスフィルタ
からなり、前記ローパスフィルタの時定数を切換える切
換手段を備え、受信機が選局動作中は切換スイッチをON
して、ローパスフィルタの時定数を小さくしてバッファ
回路の応答を早くし、放送受信時に切換スイッチをOFF
して時定数を大きくするように作用する。
からなり、前記ローパスフィルタの時定数を切換える切
換手段を備え、受信機が選局動作中は切換スイッチをON
して、ローパスフィルタの時定数を小さくしてバッファ
回路の応答を早くし、放送受信時に切換スイッチをOFF
して時定数を大きくするように作用する。
このように切換手段を備えたバッファ回路を用いること
によって、受信機の実動作中の歪や位相変化を低減させ
ることができる。
によって、受信機の実動作中の歪や位相変化を低減させ
ることができる。
（ヘ）実施例 この発明に係るPLLシンセサイザ受信機の実施例を第１
図乃至第３図に基づいて説明する。
図乃至第３図に基づいて説明する。
なお従来例と同一部分には同一符号を付してその説明を
省略する。
省略する。
第１図はブロック図、第２図はバッファ回路の一実施例
の回路図、第３図はRF同調回路の要部の周波数同調回路
である。
の回路図、第３図はRF同調回路の要部の周波数同調回路
である。
図において、４はバッファ回路、10はバッファ回路４の
時定数を切換える例えばFET切換回路の入力端子、11は
バッファ回路４の入力端子、12,14はバッファ回路を構
成するオペアンプ、13はFETで構成したFET切換回路、15
はバッファ回路４の出力端子、20はRF同調回路２のコイ
ルＬと電圧で制御することのできるコンデンサCV（以下
バリキャプという）で構成した同調回路の入力端子、21
はバリキャップCVに同調電圧を供給する端子、22は同調
回路の出力端子である。PLL回路５の電圧制御発振回路
６を制御する同調電圧VTは、バッファ回路４を介してRF
同調回路２に供給され、RF同調回路２を構成しているバ
リキャプCVに加えられ、バリキャプCVの容量を制御して
受信周波数に同調するように動作する。
時定数を切換える例えばFET切換回路の入力端子、11は
バッファ回路４の入力端子、12,14はバッファ回路を構
成するオペアンプ、13はFETで構成したFET切換回路、15
はバッファ回路４の出力端子、20はRF同調回路２のコイ
ルＬと電圧で制御することのできるコンデンサCV（以下
バリキャプという）で構成した同調回路の入力端子、21
はバリキャップCVに同調電圧を供給する端子、22は同調
回路の出力端子である。PLL回路５の電圧制御発振回路
６を制御する同調電圧VTは、バッファ回路４を介してRF
同調回路２に供給され、RF同調回路２を構成しているバ
リキャプCVに加えられ、バリキャプCVの容量を制御して
受信周波数に同調するように動作する。
バッファ回路４は第２図に示すようにオペアンプ12,14
のバッファアンプと、RCより成るローパスフィルタ（以
下LPFという）を形成し、抵抗Ｒに並列に接続したFET切
換回路13によって、LPFの時定数を切換えるように構成
されている。FET切換回路13は入力端子10に加えられた
制御信号によって動作し、受信機が選局動作中はFET切
換回路13がONとなり、LPFの時定数を小さくし誤同調を
することはない。また、受信機が放送受信時はFET切換
回路13がOFFとなり、LPFの時定数を大きくする。
のバッファアンプと、RCより成るローパスフィルタ（以
下LPFという）を形成し、抵抗Ｒに並列に接続したFET切
換回路13によって、LPFの時定数を切換えるように構成
されている。FET切換回路13は入力端子10に加えられた
制御信号によって動作し、受信機が選局動作中はFET切
換回路13がONとなり、LPFの時定数を小さくし誤同調を
することはない。また、受信機が放送受信時はFET切換
回路13がOFFとなり、LPFの時定数を大きくする。
第３図はRF同調回路２のバリキャプCVを用いた同調回路
で、バッファ回路４からの同調電圧VTはバリキャプCVの
同調電圧供給端子21に加えられ、バリキャプはCVは、こ
の同調電圧VTによって決められた容量になって、インダ
クタンスＬと同調周波数を決めている。
で、バッファ回路４からの同調電圧VTはバリキャプCVの
同調電圧供給端子21に加えられ、バリキャプはCVは、こ
の同調電圧VTによって決められた容量になって、インダ
クタンスＬと同調周波数を決めている。
このようにバッファ回路４を介して同調電圧VTをRF同調
回路２に供給するので、RF同調回路２側からPLL回路５
の電圧制御発振回路６への影響は無くなる。更に、放送
受信時は大きな時定数のLPFがRF同調回路２と電圧制御
発振回路６との間に入り、外乱（振動など）によるRF同
調電圧の変動を非常に小さくすることができ、良好な受
信検波出力を得ることができる。
回路２に供給するので、RF同調回路２側からPLL回路５
の電圧制御発振回路６への影響は無くなる。更に、放送
受信時は大きな時定数のLPFがRF同調回路２と電圧制御
発振回路６との間に入り、外乱（振動など）によるRF同
調電圧の変動を非常に小さくすることができ、良好な受
信検波出力を得ることができる。
RF同調回路２がアンテナ同調回路及び数段の高周波同調
回路などで構成されている場合、これらの数段のRF同調
回路にそれぞれ独立にバッファ回路４を設けて周波数同
調を行なっても良い。
回路などで構成されている場合、これらの数段のRF同調
回路にそれぞれ独立にバッファ回路４を設けて周波数同
調を行なっても良い。
（ト）発明の効果 この発明に係るPLLシンセサイザ受信機は前述のよう
に、バッファ回路を、バッファ手段とローパスフィルタ
とで構成し、RF同調回路を制御するので、今までフロン
トエンドで発生していた実動作中の歪や位相変化などを
大幅に低減することができ、特に、音響機器などにおい
ては大きな効果がある。
に、バッファ回路を、バッファ手段とローパスフィルタ
とで構成し、RF同調回路を制御するので、今までフロン
トエンドで発生していた実動作中の歪や位相変化などを
大幅に低減することができ、特に、音響機器などにおい
ては大きな効果がある。
しかも、汎用オペアンプやFETなどを追加するだけで構
造が簡単であって、また安価に構成することができるた
め実施も容易であるなどの優れた特長を有している。
造が簡単であって、また安価に構成することができるた
め実施も容易であるなどの優れた特長を有している。
第１図乃至第３図はこの考案に係るPLLシンセサイザ受
信機の実施例を示し、第１図はブロック図、第２図はバ
ッファ回路の一実施例の回路図、第３図はRF同調回路の
要部の周波数同調回路である。 第４図は従来例のブロック図である。 主な符号の説明 1:受信アンテナ、2:RF同調回路、 3:混合回路、4:バッファ回路、 5:局部発振回路を構成するPLL回路、 6:PLL回路の電圧制御発振回路、 7:PLL回路のローパスフィルタ、 10:FET切換回路の入力端子、 11:バッファ回路の入力端子、 12,14:バッファ回路を構成するオペアンプ、 13:FETで構成したFET切換回路、 VT:同調電圧、CV:バリキャプ。
信機の実施例を示し、第１図はブロック図、第２図はバ
ッファ回路の一実施例の回路図、第３図はRF同調回路の
要部の周波数同調回路である。 第４図は従来例のブロック図である。 主な符号の説明 1:受信アンテナ、2:RF同調回路、 3:混合回路、4:バッファ回路、 5:局部発振回路を構成するPLL回路、 6:PLL回路の電圧制御発振回路、 7:PLL回路のローパスフィルタ、 10:FET切換回路の入力端子、 11:バッファ回路の入力端子、 12,14:バッファ回路を構成するオペアンプ、 13:FETで構成したFET切換回路、 VT:同調電圧、CV:バリキャプ。
Claims (1)
- 【請求項１】受信機の局部発振回路にPLL回路を用いたP
LLシンセサイザ受信機において、 PLLによって得られた同調電圧がバッファ手段とローパ
スフィルタを介してRF同調回路を制御し、前記ローパス
フィルタの時定数を選局動作中は小にし、受信中は大と
するように切換える切換手段を備えたことを特徴とする
PLLシンセサイザ受信機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1246465A JPH0671214B2 (ja) | 1989-09-25 | 1989-09-25 | Ｐｌｌシンセサイザ受信機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1246465A JPH0671214B2 (ja) | 1989-09-25 | 1989-09-25 | Ｐｌｌシンセサイザ受信機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03109826A JPH03109826A (ja) | 1991-05-09 |
| JPH0671214B2 true JPH0671214B2 (ja) | 1994-09-07 |
Family
ID=17148826
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1246465A Expired - Lifetime JPH0671214B2 (ja) | 1989-09-25 | 1989-09-25 | Ｐｌｌシンセサイザ受信機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0671214B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008022661A (ja) * | 2006-07-14 | 2008-01-31 | Kenwood Corp | 再生装置、プログラム、及び再生方法 |
-
1989
- 1989-09-25 JP JP1246465A patent/JPH0671214B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03109826A (ja) | 1991-05-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4322856A (en) | Double superheterodyne tuner for receiving television aural signals | |
| JP2002368642A (ja) | 受信機およびｉｃ | |
| US5239701A (en) | Radio receiver with improved channel selection and reception | |
| JPS63242030A (ja) | 広帯域周波数シンセサイザ受信機 | |
| US4355413A (en) | Phase locked loop circuit | |
| JPS61251313A (ja) | 電子同調式ｆｍ受信機 | |
| JPH0671214B2 (ja) | Ｐｌｌシンセサイザ受信機 | |
| JPH0241934B2 (ja) | ||
| WO1999007091A1 (fr) | Recepteur radio | |
| KR860000270B1 (ko) | Pll 회로 | |
| JPH0156580B2 (ja) | ||
| JP3438951B2 (ja) | Ｆｍラジオ受信機 | |
| JP2975821B2 (ja) | Ａｍ／ｆｍラジオ受信機 | |
| JPH0697731B2 (ja) | 電子同調式受信機 | |
| JPS60245319A (ja) | シンセサイザ方式のｆｍ受信装置 | |
| JP3208167B2 (ja) | 複合型音響機器 | |
| JPS639153Y2 (ja) | ||
| JPH07154284A (ja) | 受信機 | |
| JPS5869139A (ja) | ダイバ−シチアンテナを備えた受信機 | |
| JPH08149031A (ja) | ラジオ受信機 | |
| JPH0340526A (ja) | スーパーヘテロダイン形受信機の選局装置 | |
| JPS61141225A (ja) | Ａｍ受信機 | |
| JPS60125004A (ja) | 発振回路 | |
| JPH08102985A (ja) | 受信機の選局回路 | |
| JPH08163463A (ja) | 発振レベル調整回路 |