JPH0670787B2 - 処理装置間指令転送制御システム - Google Patents

処理装置間指令転送制御システム

Info

Publication number
JPH0670787B2
JPH0670787B2 JP59135414A JP13541484A JPH0670787B2 JP H0670787 B2 JPH0670787 B2 JP H0670787B2 JP 59135414 A JP59135414 A JP 59135414A JP 13541484 A JP13541484 A JP 13541484A JP H0670787 B2 JPH0670787 B2 JP H0670787B2
Authority
JP
Japan
Prior art keywords
command
processing device
information
processing
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59135414A
Other languages
English (en)
Other versions
JPS6115263A (ja
Inventor
愛一郎 井上
克己 大西
勇次 追永
賢一 野嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP59135414A priority Critical patent/JPH0670787B2/ja
Priority to CA000484149A priority patent/CA1231458A/en
Priority to KR1019850004415A priority patent/KR900000479B1/ko
Priority to DE8585401315T priority patent/DE3585338D1/de
Priority to EP19850401315 priority patent/EP0167454B1/en
Priority to BR8503112A priority patent/BR8503112A/pt
Priority to ES544688A priority patent/ES8609772A1/es
Publication of JPS6115263A publication Critical patent/JPS6115263A/ja
Priority to US07/198,659 priority patent/US4852021A/en
Publication of JPH0670787B2 publication Critical patent/JPH0670787B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマルチプロセッサ構成の電子計算機システムに
係り、特に該システムを構成する処理装置間における指
令転送の制御方式に関する。
計算機システムの構成方式の１に、主記憶装置を共有す
る複数の中央処理装置及び入出力処理装置等の処理装置
で１システムを構成する方式があり、マルチプロセッサ
システムと呼ばれる。
かゝるマルチプロセッサシステムにおいては、処理装置
間の制御動作の強制的な同期化を実行する手段、あるい
はシステムの運用開始時の立ち上げの制御、又はある処
理装置で障害が発生した場合等において処理装置の初期
化、起動、停止等を他の処理装置から制御する等のため
に、処理装置間で直接的に指令情報及びそれに対する応
答情報を転送する機能を必要とする。
従来のマルチプロセッサシステムは、２台程度の中央処
理装置で構成するシステムが多かったが、電子技術の進
歩により構成処理装置数の増加が実用性を有するように
なった。処理装置数の多いマルチプロセッサシステムで
は、処理装置間の指令情報授受の方式についても、多数
の処理装置間の情報転送に適合した従来と異なる制御方
式が要望されている。
〔従来の技術〕
マルチプロセッサシステムの中央処理装置には、上記の
ような目的の処理装置間の指令転送を実行する命令とし
て、たとえば「シグナルプロセッサ命令」と呼ばれる命
令があり、該命令を実行すると、命令で指定された指令
コード及びパラメータが指定の処理装置へ転送され、該
指定の処理装置からは応答情報を得る。
応答情報には、指令受信結果の状態、及び指令が受信さ
れなかった場合の指定処理装置の状態等を判定できる情
報を含むようにされる。
又、一般に所要の種類の命令を実行すると、その実行結
果等の要約情報を条件コードとして設定するが、シグナ
ルプロセッサ命令の条件コードは主として上記応答情報
に基づいて構成される。
以上のような処理装置間の情報転送の為に、従来のシス
テムにおいては、処理装置間を直接に結ぶ情報転送路
が、各２処理装置の組合せごとに設けられる。
第４図において、１〜４は処理装置であり、情報転送路
は転送路６により代表して示すように、例えば１対の両
方向の転送路６が処理装置２と処理装置３との間の情報
転送に専用される。
従って、４処理装置間の例では少なくとも６対の情報転
送路を要するのみならず、各処理装置には、同数の情報
転送インタフェース回路が必要であり、更に指令発信制
御のために他の３処理装置の状態を判定し得るような制
御回路を各処理装置ごとに設け、又このための状態表示
線を相互間に張る等のことが必要である。
〔発明が解決しようとする問題点〕
従って従来の方式によれば、情報転送路の所要数は、処
理装置数の二乗にほぼ比例して増加し、又各処理装置に
設けられる上記制御回路の規模は処理装置数に対して比
例的に増大するので、システム全体ではこれも処理装置
数の二乗に比例することになり、特に多数の処理装置か
らなるマルチプロセッサシステムの経済性、信頼性向上
の問題であった。
〔問題点を解決するための手段〕
本発明はこのような問題を解決した、マルチプロセッサ
システムのための新規な処理装置間指令転送制御方式を
提供することを目的とする。
この目的は、複数の処理装置を有し、各該処理装置はシ
グナルプロセッサ命令を実行することにより、該シグナ
ルプロセッサ命令を実行する該処理装置を発信処理装置
とし、該命令で指定する該処理装置を受信処理装置とし
て、該発信処理装置で準備する所定形式の指令情報を、
該受信処理装置へ転送し、該受信処理装置が該指令情報
の受信結果として生成して転送するマルチプロセッサシ
ステムにおいて、制御装置を設けて、各該処理装置と該
制御装置とを各個別の情報転送路と状態信号線によって
接続し、該制御装置は、該処理装置が該情報転送路によ
って所定の指令転送要求を発信した場合に、該指令転送
要求を発信している該処理装置の１つを該発信処理装置
として選択し、該発信処理装置から処理装置アドレスを
受信して、該処理装置アドレスによって該受信処理装置
が決定し、当該受信処理装置の接続が可能かを、該状態
信号線の信号に基づいて決定し、該受信処理装置に接続
可能の場合には、該発信処理装置から該受信処理装置に
情報を転送する情報転送経路を設定して、該発信処理装
置から該受信処理装置へ該指令情報を中継し、該受信処
理装置からの転送要求により、該受信処理装置から該発
信処理装置に情報を転送する情報転送経路を設定して、
該受信処理装置から該発信処理装置へ該応答情報を中継
し、該受信処理装置に接続可能でない場合には、該制御
装置から該発信処理装置へ情報を転送する情報転送経路
を設定し、該制御装置で該所定形式の応答情報を、該処
理装置アドレス及び該状態情報線の信号状態に基づく所
定内容に生成して、該発信処理装置へ転送するように構
成されている本発明の処理装置間指令転送制御方式によ
って達成される。
〔作用〕
即ち、各処理装置は単一の制御装置との間に１組づつの
情報転送路を個別に持ち、該制御装置が、シグナルプロ
セッサ命令等の実行によって指令情報を発信する処理装
置の指令転送要求に基づいて、発信処理装置から受信処
理装置への所要の情報転送を仲介する。
更に、制御装置には、選択した指令発信側の処理装置
と、その発信処理装置が指定する受信側の処理装置アド
レスと、受信処理装置アドレスによって定まる処理装置
状態情報に基づいて受信処理装置及び所定の転送情報を
決定する手段を設けるので、指令発信において受信処理
装置の動的に変化する状態を判定する機能を、各処理装
置ごとに設ける必要が無くなる。
こゝで、上記の処理装置状態情報には、構成制御によっ
て処理装置がシステムから切り離されていないか、処理
装置が切り離されていない場合には電源が投入されてい
るか否か等の、指令受信及び実行の可否を判定し得る情
報を含む。
又上記手段は例えば、正常な指令転送においては、指定
のアドレスの処理装置を受信処理装置とし、転送情報と
して発信処理装置アドレスを送るが、もし指定アドレス
の処理装置が電源オフ等の指令受信不能の状態であれ
ば、指定アドレスとは別の所定の処理装置、例えば発信
処理装置自身、を受信処理装置とし、又転送情報として
該非正常状態に応じた情報を構成して送る。
かゝる制御手段により、非正常な指令の転送及び処理
を、正常な指令転送／処理と同一のシーケンスとするこ
とが可能となる。
〔実施例〕
第１図は本発明の一実施例におけるシステム構成を示
す。
図において、制御装置10は４台の処理装置11〜14相互間
の通信を制御する機能を有する制御装置であり、各処理
装置11〜14はそれぞれ１組の情報転送路15〜18により個
別に制御装置10と接続される。
第２図は、制御装置10の一実施例構成を示すブロック図
である。
以下においては、例として処理装置11におけるシグナル
プロセッサ命令の実行により、処理装置11から処理装置
13に指令情報が転送され、その結果、処理装置13から処
理装置11に応答情報が返送され、応答情報の受信により
処理装置11の上記命令の実行が完了するものとして説明
を行う。
各処理装置11〜14には、上記命令を実行する発信側処理
装置となる場合に、該命令に基づく指令情報を発生し、
又それに対する応答情報を受信して処理する指令発信部
20と、指令受信側処理装置となる場合に、指令情報を受
信処理し、応答情報を発生する指令受信部21を有する。
処理装置11〜14の各々と制御装置10との間の情報転送路
は上記指令発信部20及び指令受信部21に対してそれぞれ
１対の送信及び受信路を持ち、又は指令発信部20と指令
受信部21に共通に１対の情報転送路を設け、両制御に切
換えて使用することもできるが、本実施例は送信及び受
信の転送路22及び23からなる１対の情報転送路のみを設
ける後者の方式として説明する。
転送路22、23に対応して処理装置11〜14側にレジスタ2
4、25、制御装置10側にレジスタ26、27がある。
送信側のレジスタ24はマルチプレクサ28により、指令受
信部21が情報転送しないときは指令発信部20側に接続さ
れている。受信側のレジスタ25は指令発信部20と指令受
信部21に常時接続し、受信情報の内容により、何れか一
方が該受信情報を有効情報として使用する。
処理装置11でシグナルプロセッサ命令の実行が開始され
ると、処理装置11の指令発信部20は公知の方法により、
該命令の指定に基づくオペランドから、指令受信側の処
理装置アドレス、指令コード及びパラメータ等の指令内
容からなる指令情報を構成する。
指令発信部20は受信処理装置アドレスをレジスタ24に設
定し、同時にレジスタ24の指令転送要求ビットをセット
し、レジスタ24の情報を制御装置10のレジスタ26へ転送
する。
制御装置10では、マルチプレクサ30によって、各処理装
置対応のレジスタ26の指令転送要求ビットがオンになっ
ているものの１つを、適当な優先順位制御によって選択
し、レジスタ26にある受信処理装置アドレスをレジスタ
60に転送し、保持する。
同時に、マルチプレクサ30の現に選択した端子によって
定まる発信処理装置11の処理装置アドレスをレジスタ32
に保持する。
レジスタ60の受信処理装置アドレスが制御回路61に入力
され、該受信処理装置アドレスの正当性が検査される。
正当でないアドレスについては後述するものとし、正当
な（マルチプロセッサシステムとして構成しうる範囲の
処理装置アドレスであるか否か）受信処理装置アドレス
である場合、更に、制御回路61は信号線群62によって示
される各処理装置の電源状態及び構成制御状態等の信号
からレジスタ60の受信処理装置アドレスに該当する信号
を選択し、選択した信号を使って、指定の受信処理装置
13が通信可能か否かを判定する。
レジスタ60の受信処理装置アドレスが正当であり、且
つ、指定の受信処理装置13が通信可能な場合、レジスタ
60の処理装置アドレスをレジスタ31に転送する。
マルチプレクサ33はレジスタ31の内容によって制御さ
れ、制御装置10内の送信バスを各処理装置11〜14対応の
レジスタ27の１つへ接続する機能を持つ。従ってこの場
合指定の受信処理装置13との情報転送路が設定される。
制御回路61は又この場合に信号線63にレジスタ32にある
発信処理装置アドレスを転送し、レジスタ27を経て受信
処理装置へ送出する。
レジスタ60の受信処理装置アドレスは正当であるが、指
定の受信処理装置13が通信不可能な場合、制御回路61
は、レジスタ32の発信処理装置アドレスをレジスタ31に
転送し、マルチプクサ33側も発信処理装置11に接続する
ように制御する。
又、この場合制御回路61は、指定の受信処理装置13が通
信不可能であることが発信処理装置11の指令受信部21に
分かるように、レジスタ60の受信処理装置アドレスを加
工し、信号線63からレジスタ27を経て、発信処理装置11
のレジスタ25に転送する。
レジスタ60に正当でない処理装置アドレスがある場合、
制御回路61は、上記の指定の受信処理装置13が通信不可
能の場合と同様にマルチプレクサ33を発信処理装置11に
接続し、但しレジスタ60の内容をそのまま信号線63から
送出する。
以上により、受信処理装置及び所定の転送情報を決定す
ると、各処理装置個別の図示しない信号線により、受信
処理装置13へ指令入力信号、発信処理装置11へ指令有効
信号を送出し、発信処理装置11から受信処理装置13に至
る情報伝達路を確保する。同時に、レジスタ27の転送情
報を、受信処理装置13のレジスタ25を経て指令受信部21
に転送する。
発信処理装置11の指令発信部20では、上記の指令有効信
号を受信すると指令コード及びパラメータ等を、レジス
タ24、レジスタ26、マルチプレクサ30、マルチプレクサ
33、レジスタ27、及び受信処理装置13のレジスタ25を経
て指令受信部21へ順次送出する。
受信処理装置13の指令受信部21では、上記の指令入力信
号の受信により、同時に転送される上記の転送情報、及
びそれに引続き発信処理装置11から転送される指令コー
ド及びパラメータ等の指令内容を受信する。
なお、前記したように、受信処理装置は発信処理装置と
同じ処理装置になる場合がある。その場合も例えば発信
兼受信処理装置となる処理装置11の、同じ処理装置内で
独立に動作するように構成された指令発信部20と指令受
信部21の間で、上記と全く異なることなく情報転送が行
われる。
受信処理装置13（レジスタ60の受信処理装置アドレスが
正当であり、且つ、指定の受信処理装置13が通信可能な
場合）において、指令受信部21は指令入力信号と共にレ
ジスタ25を経て処理装置アドレスを受信した場合には、
該処理装置アドレスによって、例えば処理装置11から指
令が発行されることを識別し、後続する指令内容を受信
する。
受信処理装置13の指令受信部21は例えば第３図の構成を
有し、レジスタ25上の指令コードで指定される割込みの
発生／保留、処理装置の初期化、その他の制御の指令を
デコーダ40でデコードして制御回路41に送る。
制御回路41はその指令の種類と信号線42から読み取る受
信処理装置13の状態とに基づいて、指令内容の実行可否
の判定等を行い、その結果等を表示する状態及び該情報
を要約する情報として条件コードを作成する。
上記処理により、指令内容を実行可能と判定した場合、
信号線43で受信処理装置本体13に指令情報を与える。そ
の結果該指令による制御が行われ、指令内容に応じて割
込みの発生／保留、処理装置の初期化、その他制御が始
まる。
制御回路41の前記処理において、指令内容を実行不可能
と判定した場合、何等かの正常以外の状態を示す状態情
報が応答情報として作成される。
指令受信側の処理装置13の指令受信部21は、前記指令内
容を実行可能と判定した場合に、状態情報及び条件コー
ドらなる応答情報を作成すると、レジスタ24を指令受信
部21に接続するようにマルチプレクサ28を切り換えて応
答情報をレジスタ24に設定し、又レジスタ24の応答情報
転送要求ビットをセットして、それらの情報を制御装置
10のレジスタ26へ転送する。
制御装置10では、レジスタ26に応答情報転送要求ビット
を受信すると、マルチプレクサ30を受信側処理装置13か
らの入力を受信するように切り換える。又、レジスタ32
の処理装置アドレスによって、マルチプレクサ33を発信
側処理装置11への出力に切り換える。
以上により、処理装置13のレジスタ24に設定された応答
情報は、レジスタ26、レジスタ27、処理装置11のレジス
タ25を経由して指令発信部20に受信される。
処理装置13の指令受信部21は、応答情報を送出すると、
レジスタ24を指令発信部20に接続するように復旧し、新
たなシグナルプロセッサ命令の実行が可能な状態に復帰
する。
制御装置10では、一定長の応答情報の転送の終了をタイ
ミングにより検出することによって、処理装置11で開始
された一連の通信の完了を認識し、新たな転送要求の受
け付けが可能な状態に復帰する。
以上の一連の動作の完了によって、先に指令転送の際に
選択されなかった処理装置からの指令転送要求は、対応
するレジスタ26の指定転送要求ビットがオンであること
によって、所定の優先順位で受け付けられる状態にな
る。
指令受信部21において、最初に受信する処理装置アドレ
スが、前記した正当でない処理装置アドレスになってい
る場合（この場合は前記のように、受信処理装置は発信
処理装置と同一になる）には、指令受信部21は該アドレ
スの上位‘1'ビットも参照して、状態情報及び条件コー
ドを発生する。
この手段及び以上に説明した情報転送制御の方式は、存
在しない処理装置アドレスが指定された場合、受信側処
理装置が電源断等で指令を受信できない場合等の非正常
処理についても、受信側処理装置が正常に応答情報を返
送する場合と全く同一の制御シーケンスによる処理を可
能とし、本指令転送制御機構の制御方式の簡明化に寄与
している。
〔発明の効果〕
以上の説明から明らかなように本発明によれば、マルチ
プロセッサシステムにおける、シグアンルプロセッサ命
令等のための処理装置間の情報授受が、各処理装置相互
間に情報転送路を設ける必要無く、制御装置と各処理装
置とを各１組の情報転送路で結ぶことによって可能とな
り、且つ各処理装置は相手処理装置の状態に関わらず情
報授受を同じ手順で進めるように、制御機能を簡単化で
きるので、システムの信頼性及び経済性が改善されると
いう著しい工業的効果がある。
【図面の簡単な説明】
第１図は本発明一実施例のシステム構成図、 第２図は実施例の制御装置構成ブロック図、 第３図は指令受信部の構成ブロック図、 第４図は従来のシステム構成の一例を示す図である。図
において、 １〜４は処理装置、６は情報転送路、 10は制御装置、11〜14は処理装置、 15〜18は情報転送路、20は指令発信部、 21は指令受信部、24〜27はレジスタ、 28、30、33はマルチプレクサ、 61は制御回路を示す。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 追永 勇次 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 野嶋 賢一 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 特開 昭54−19626（ＪＰ，Ａ) 特開 昭51−117542（ＪＰ，Ａ) 特開 昭51−102533（ＪＰ，Ａ)

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】所定形式の処理装置アドレス及び指令内容
    からなる指令情報を発信する指令発信部と、指令情報を
    受信して所定形式の応答情報を作成して、指令発信部に
    応答情報を発信する指令受信部とを、独立して有する複
    数の処理装置と、 前記複数の処理装置と情報転送路を介して接続されると
    ともに各処理装置の状態情報を表示する状態信号線に接
    続された制御装置と により構成される処理装置間指令転送制御システムであ
    って、 第１の処理装置の指令発信部が、第２の処理装置に、制
    御装置を介して指令情報を発信する際に、 前記制御装置は、 第１の処理装置の指令発信部より受信した指令情報の処
    理装置アドレスより受信処理装置を決定し、決定された
    第２の処理装置が通信可能か否かを、状態信号線によっ
    て判別し、 第２の処理装置が通信可能な場合には、第１の処理装置
    の指令発信部から第２の処理装置の指令受信部に情報を
    転送する情報転送経路を設定して指令情報を中継し、 第２の処理装置の指令受信部からの転送要求により、第
    １の処理装置の指令発信部に情報を転送する情報転送経
    路を設定して応答情報を中継し、 第２の処理装置が通信可能でない場合には、第１の処理
    装置の指令発信部から第１の処理装置の指令受信部へ情
    報を転送する情報転送経路を設定し、第２の処理装置及
    び状態信号線の信号状態に基づく所定内容に処理装置ア
    ドレスを加工して、指令情報を転送し、 更に、第１の処理装置の指令受信部から第１の処理装置
    の指令発信部に情報を転送する情報転送経路を設定して
    応答情報を中継し、 各処理装置は、 第１の処理装置の指令受信部より発信された指令内容の
    実行可否判断をして、実行可能か否かの応答情報を指令
    受信部から第１の処理装置の指令発信部へ送信すること
    を特徴とする処理装置間指令転送制御システム。
JP59135414A 1984-06-29 1984-06-29 処理装置間指令転送制御システム Expired - Lifetime JPH0670787B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP59135414A JPH0670787B2 (ja) 1984-06-29 1984-06-29 処理装置間指令転送制御システム
CA000484149A CA1231458A (en) 1984-06-29 1985-06-17 System for controlling transfer of commands between processors
KR1019850004415A KR900000479B1 (ko) 1984-06-29 1985-06-21 프로세서들간의 지령 전송 제어시스템
BR8503112A BR8503112A (pt) 1984-06-29 1985-06-28 Sistema para controlar a transferencia de comandos entre processadores de um sistema multiprocessador
EP19850401315 EP0167454B1 (en) 1984-06-29 1985-06-28 System for controlling transfer of commands between processors
DE8585401315T DE3585338D1 (de) 1984-06-29 1985-06-28 System zur transfersteuerung von steuersignalen zwischen prozessoren.
ES544688A ES8609772A1 (es) 1984-06-29 1985-06-28 Una instalacion para controlar la transferencia de ordenes entre procesadores de una instalacion multiprocesadora
US07/198,659 US4852021A (en) 1984-06-29 1988-05-19 Centralized command transfer control system for connecting processors which independently send and receive commands

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59135414A JPH0670787B2 (ja) 1984-06-29 1984-06-29 処理装置間指令転送制御システム

Publications (2)

Publication Number Publication Date
JPS6115263A JPS6115263A (ja) 1986-01-23
JPH0670787B2 true JPH0670787B2 (ja) 1994-09-07

Family

ID=15151168

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59135414A Expired - Lifetime JPH0670787B2 (ja) 1984-06-29 1984-06-29 処理装置間指令転送制御システム

Country Status (8)

Country Link
US (1) US4852021A (ja)
EP (1) EP0167454B1 (ja)
JP (1) JPH0670787B2 (ja)
KR (1) KR900000479B1 (ja)
BR (1) BR8503112A (ja)
CA (1) CA1231458A (ja)
DE (1) DE3585338D1 (ja)
ES (1) ES8609772A1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4710769A (en) * 1985-12-30 1987-12-01 Ibm Corporation Transmit-secure non-blocking circuit-switched local area network
US4888684A (en) * 1986-03-28 1989-12-19 Tandem Computers Incorporated Multiprocessor bus protocol
AU597980B2 (en) * 1986-05-30 1990-06-14 Honeywell Bull Inc. Apparatus and method for interprocessor communication
US5367208A (en) 1986-09-19 1994-11-22 Actel Corporation Reconfigurable programmable interconnect architecture
JPH0731666B2 (ja) * 1988-06-03 1995-04-10 日本電気株式会社 プロセッサ間通信方式
DE3832870A1 (de) * 1988-09-28 1990-03-29 Bayer Ag (kontinuierliche) herstellung von acrylnitrilfaeden und -fasern aus restloesungsmittelarmem spinngut
JPH02140860A (ja) * 1988-11-22 1990-05-30 Fujitsu Ltd 中央処理装置間通信命令制御方式
US5247676A (en) * 1989-06-29 1993-09-21 Digital Equipment Corporation RPC based computer system using transparent callback and associated method
DE69126223T2 (de) * 1990-02-14 1997-09-18 Fujitsu Ltd System zur Erstellung eines Übertragungsweges in einem eng gekoppelten Rechnersystem
US5198705A (en) * 1990-05-11 1993-03-30 Actel Corporation Logic module with configurable combinational and sequential blocks
US5416367A (en) * 1991-03-06 1995-05-16 Quicklogic Corporation Programmable application specific integrated circuit and logic cell therefor
US5122685A (en) * 1991-03-06 1992-06-16 Quicklogic Corporation Programmable application specific integrated circuit and logic cell therefor
US5261056A (en) * 1992-06-01 1993-11-09 The United States Of America As Represented By The Secretary Of The Air Force N-port wide bandwidth cross-link register
US5936426A (en) * 1997-02-03 1999-08-10 Actel Corporation Logic function module for field programmable array
KR100274694B1 (ko) * 1997-12-05 2000-12-15 김영환 이동통신시스템의상위프로세서와하위프로세서간의다중로딩방법
DE19754466A1 (de) * 1997-12-08 1999-06-10 Czech Christian B Mehrprozessorsystem mit Zellenvermittlung zur Topologie-invarianten, nachrichtenorientierten Kommunikation

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2242910A5 (ja) * 1973-09-03 1975-03-28 Honeywell Bull Soc Ind
US3988716A (en) * 1974-08-05 1976-10-26 Nasa Computer interface system
JPS51102533A (ja) * 1975-03-07 1976-09-10 Hitachi Ltd Fukusushorisochikannotsushinseigyosochi
JPS51117542A (en) * 1975-04-09 1976-10-15 Hitachi Ltd Multi-computor system
IT1055645B (it) * 1975-10-24 1982-01-11 Elsag Multielaboratore elettronico associativo per elabobazioni multiple contemporanee di dati in tempo reale
US4177514A (en) * 1976-11-12 1979-12-04 General Electric Company Graph architecture information processing system
JPS5419626A (en) * 1977-07-15 1979-02-14 Hitachi Ltd Information exchanger
US4191997A (en) * 1978-04-10 1980-03-04 International Business Machines Corporation Circuits and methods for multiple control in data processing systems
US4355354A (en) * 1978-06-29 1982-10-19 Standard Oil Company (Indiana) Interface apparatus for coupling a minicomputer to a microcomputer for the transfer of data between them and method for using same
US4253146A (en) * 1978-12-21 1981-02-24 Burroughs Corporation Module for coupling computer-processors
US4290106A (en) * 1979-06-27 1981-09-15 Burroughs Corporation Microprocessor system with source address selection
US4315310A (en) * 1979-09-28 1982-02-09 Intel Corporation Input/output data processing system
US4317168A (en) * 1979-11-23 1982-02-23 International Business Machines Corporation Cache organization enabling concurrent line castout and line fetch transfers with main storage
US4409656A (en) * 1980-03-13 1983-10-11 Her Majesty The Queen, In Right Of Canada As Represented By The Minister Of National Defense Serial data bus communication system
US4332010A (en) * 1980-03-17 1982-05-25 International Business Machines Corporation Cache synonym detection and handling mechanism
US4451827A (en) * 1981-09-22 1984-05-29 The Johns Hopkins University Local area communication network
AU552312B2 (en) * 1982-02-08 1986-05-29 Racal-Milgo Limited Communication system
US4503497A (en) * 1982-05-27 1985-03-05 International Business Machines Corporation System for independent cache-to-cache transfer
US4561090A (en) * 1983-05-18 1985-12-24 At&T Bell Laboratories Integrated self-checking packet switch node
US4751697A (en) * 1986-09-05 1988-06-14 American Telephone And Telegraph Company, At&T Bell Laboratories Distributed packet switching sytem
US4783730A (en) * 1986-09-19 1988-11-08 Datapoint Corporation Input/output control technique utilizing multilevel memory structure for processor and I/O communication

Also Published As

Publication number Publication date
CA1231458A (en) 1988-01-12
ES8609772A1 (es) 1986-07-16
US4852021A (en) 1989-07-25
ES544688A0 (es) 1986-07-16
EP0167454A2 (en) 1986-01-08
DE3585338D1 (de) 1992-03-19
KR860000599A (ko) 1986-01-29
EP0167454A3 (en) 1988-06-22
EP0167454B1 (en) 1992-02-05
JPS6115263A (ja) 1986-01-23
BR8503112A (pt) 1986-03-18
KR900000479B1 (ko) 1990-01-30

Similar Documents

Publication Publication Date Title
JPH0670787B2 (ja) 処理装置間指令転送制御システム
KR900018794A (ko) 데이타 처리 시스템 및 그 처리방법
JPH114279A (ja) 先進的システム間送信方法および機構
WO1999022307A1 (fr) Interface de donnees et systeme de communication haute vitesse utilisant cette interface
JPS62105594A (ja) 複数機器グル−プ制御システム
JP2626127B2 (ja) 予備系ルート試験方式
JPS6126706B2 (ja)
JPS59208632A (ja) 処理装置間の情報転送方式
JPH08191319A (ja) データ通信システム
JPH10320345A (ja) バスコントローラ
JPH10289196A (ja) コンピュータおよびコンピュータにおける周辺デバイス制御データの転送方法
JPH0879225A (ja) データ通信システム及びデータ通信方法
JPH01261766A (ja) データ通信方式
JPS61246863A (ja) デ−タ転送方式
JPS63127326A (ja) 印刷処理装置
JPS6280750A (ja) システムバスのデ−タ転送装置
EP0055763A1 (en) INPUT / OUTPUT PROCESSOR AND TRANSFER METHOD FOR A DATA PROCESSING SYSTEM.
JPH05236559A (ja) 遠隔監視制御システムのデータ処理方式
KR19990074420A (ko) 특정 신호를 이용하여 이중화 방식을 구현하기 위한 메모리제어 방법
JPS5958995A (ja) 交換システムの情報伝送方式
JPH05250224A (ja) 監視制御方式
JPH06284470A (ja) 時分割多重伝送システム
JPS6142058A (ja) 二重系システム
JPH0535648A (ja) 時分割多重割込通知システム
JPH0445870B2 (ja)