JPH0670762B2 - プログラム装置を用いて制御プログラムから論理図形を自動的に作成する方法 - Google Patents

プログラム装置を用いて制御プログラムから論理図形を自動的に作成する方法

Info

Publication number
JPH0670762B2
JPH0670762B2 JP50363086A JP50363086A JPH0670762B2 JP H0670762 B2 JPH0670762 B2 JP H0670762B2 JP 50363086 A JP50363086 A JP 50363086A JP 50363086 A JP50363086 A JP 50363086A JP H0670762 B2 JPH0670762 B2 JP H0670762B2
Authority
JP
Japan
Prior art keywords
input
output
functional block
positioning
straight line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP50363086A
Other languages
English (en)
Other versions
JPH01500229A (ja
Inventor
シュルト・ウーウエ
Original Assignee
ベー・ベー・ツェー・ブラウン・ボベリ・アクチェンゲゼルシャフト
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ベー・ベー・ツェー・ブラウン・ボベリ・アクチェンゲゼルシャフト filed Critical ベー・ベー・ツェー・ブラウン・ボベリ・アクチェンゲゼルシャフト
Publication of JPH01500229A publication Critical patent/JPH01500229A/ja
Publication of JPH0670762B2 publication Critical patent/JPH0670762B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Programme-control systems
    • G05B19/02Programme-control systems electric
    • G05B19/04Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • G05B19/056Programming the PLC

Description

【発明の詳細な説明】 技術分野 この発明は、記憶器の中に特に自社製ソフトウェアであ
るソフトウェア手段を保管し、この記憶器の中で制御プ
ログラムを解析してそれぞれが一つまたはそれ以上の入
出力端を保有する順列した数の機能ブロックを求めるこ
とができ、前記記憶器で記憶プログラム可能な制御を行
うプログラム装置を用いて前記制御プログラムから論理
図形を自動的に作成する方法に関する。
従来の技術 上記タイプのソフトウェア手段は、プログラム装置中で
記憶プログラム可能な制御に必要である。記憶プログラ
ム可能な制御用のプログラム装置とは、最近の制御技術
により、小さくて、コンパクトに形成でき、それ故、持
ち運びの容易なデータ演算処理装置が知られている。こ
の装置は規格化されたインタフェースを介して異なった
多数の制御部に接続できる。このプログラム装置では、
記憶プログラム可能な制御の制御プログラムを作成し
て、しかも面倒をみるため必要とする全ての機能が組み
込まれている。それ故、対応する機能を制御部自体に設
置する必要はない。
制御技術者のプログラム作業を低減するため、扱い易い
プログラム装置によって論理図面上に、即ち制御技術者
に特に親しみ易い表示にして直接プログラムできる。こ
れには、各制御の論理図をプログラム装置の図形表示装
置上に表示し、利用者が簡単な指令により論理図面を用
いて変更または補正を行える。論理図に付属する制御プ
ログラムは利用者の関与なしにプログラム装置によって
自動的に生じる。逆に、プログラム装置は機械読取可能
に既に記憶されている既存の制御プログラムから付属す
る論理図を表示装置上で自動的に作成する。プログラム
装置の内部では、この装置が、例えば所謂自社製ソフト
ウェアとしてプログラム装置中に装備されている、ここ
で考えるソフトウェアにより形成される。
この種のプログラム装置では、制御プログラムを一般に
モジュール構造にして作成する。これ等のプログラムは
機能呼出部を介して呼出される個々の機能を有する。こ
の機能呼出部は、機能の入出力パラメータのリストを有
する。論理図には機能が一般的に矩形状の機能ブロック
で示されている。これ等の機能ブロックの入出力は制御
プログラム中で機能の入出力パラメータに対応する。そ
れ等の相互依存性は論理図中で接続線によって表示され
る。
論理図形を作成するには、プログラム装置中のソフトウ
ェア手段が制御プログラムをプログラム中の機能に応じ
て分析する必要がある。制御プログラムは通常プログラ
ム装置の記憶器に保管されている。制御プログラム中の
機能はソフトウェア手段によりその機能呼出に基づき識
別される。機能呼出が制御プログラム中に生じる同じ順
序で、従って制御プログラムによって予め指定される一
部の順序で呼出した機能を論理図中に表示するために必
要となる機能ブロックのリストがソフトウェア手段によ
り個々の記憶領域中に保管される。機能ブロック自体の
外に、このリスト中でそれ等の機能ブロックの入出力も
保管される。これ等は、説明するように、機能の入出力
パラメータに相当する。このリスト中にある一部に配列
された機能ブロックは所望の論理図形を作成するために
必要な全ての情報を保有する。
説明した種類のプログラム装置は、例えば米国特許第4,
445,169号明細書により周知である。この周知のプログ
ラム装置でも、使用者は記憶プログラム可能な制御に対
する制御プログラムを直接論理図中に設定できる。しか
しながら、この周知のプログラム装置は非常に制限され
た一般性の論理図表示で動作する。個々の機能ブロック
はただ一つの接続出力端を有する。これ等のブロック
は、もっぱら厳密に階層的に相互接続している。それ
故、論理図には信号の分岐や交差が生じない。例えば、
しばしば生じることであるが、機能ブロックの同じ出力
信号が入力信号として他の二つの機能ブロックで必要で
あれば、この周知のプログラム装置では論理図の信号分
岐をを避けるため、表示装置上に別々に二つの部分論理
図を発生させる。このことは、見通の良さに非常に負担
となり、何よりも表示する画像の情報密度に負担を与え
る。表示画像の見通しの良さと情報密度はプログラム装
置の取扱と操作性に重要な要素となる。プログラム設定
およびプログラム監視の経済性、従って自動化問題の合
理的な解決は簡単な取扱と高度な操作性に大部分関係し
ているので、論理図の表示を高い情報密度で強制的に発
生させることが望しい。接続可能な多数の他の出力端を
有する機能ブロックを論理図中に表示し、それに応じて
多くの出力パラメータを有する機能を制御プログラム中
に使用することも当然可能である。
情報密度の高い複雑な論理図を自動的に作成する時の問
題は、更にプログラム装置により高価な費用となる点に
ある。しかし、コンパクトで、持ち運びできるプログラ
ム装置中で利用できる計算容量には制限があり、容易に
拡張できるものではない。
発明の開示 この発明の課題は、望ましい情報密度の論理図および接
続可能な多数の出力端を有する機能ブロックを作成で
き、現今の通常の計算容量を有するコンパクトで、持ち
運びのできるプログラム装置にも装備できるように合理
的に動作する、冒頭に述べた類のプログラム装置を用い
て制御プログラムから論理図形を自動的に作成する方法
を提供することにある。
上記の課題は、この発明によれば、冒頭に述べた類のプ
ログラム装置を用いて制御プログラムから論理図形を自
動的に作成する方法にあって、請求の範囲に規定する構
成により解決されている。
図面の簡単な説明 この発明の他の構成と利点は、以下の詳細な説明によ
り、特に添付した図面を考慮して明らかになる。
第1図は、この発明によるソフトウェア手段で自動的に
作成でき、高情報密度と他に接続する多数の出力端を備
えた機能ブロックのある論理図、 第2図、第1図の機能ブロックF1を列にして配列する繰
り返し法の模式図、 第3〜5図、第1図の論理図の直線部分を作成する間そ
れ等の直線部分を段階的に位置決めすることを示す3つ
の図表。
発明を説明する最良の方法 今後は、図面に関連して説明する。第1図の論理図は、
以下に部分的に配列された多数の機能ブロックを根拠と
している。これ等の機能ブロックにより既に記載したよ
うに記憶プログラム可能な制御に対する制御プログラム
を分析して前記機能ブロックを求めることを前提として
いる。即ち、 F1(11,12;13,14,15) F2(14;16,17,18) F3(18;19,110) F4(15,19,111,112) F5(16,18;113) F6(17,113,16;114) これ等の集合では図面にも示してあるように、Fi(i=
1〜6)が機能ブロックを示す。1j(j=1〜14)はセ
ミコロンの前にある限り入力端を、またセミコロンの後
にある限り出力端を表す。図面には、記号1jが対応する
出力端から出るか、あるいは対応する入力端に入る直線
に付けてある。入力端と出力端に同じ1jが付けてある限
り、それ等は論理図形中で当該1jを付けた接続線で相互
接続されている。
以下では、この発明によるソフトウェア手段により機能
ブロックの上位にある集合から第1図に示す論理図をど
のように作成できるのかを詳しく説明する。
このソフトウェア手段により、機能ブロックFiは先ず部
分的に配列された集合の階層次数に従って区分に分割さ
れる。これ等の区分には機能ブロックを次数の増加と共
に左から右にグラフィック表示装置上にも論理図にして
表示する。
機能ブロックの階層次数は、そのブロックの出力端を他
の機能ブロックの入力端に接続することを反復検査して
突き止められる。機能ブロックの階層次数は接続の反復
検査で得られた所謂最大の反復深さに相当する。この区
分への配列過程は、他の機能ブロックが関連していない
機能ブロックを最も右側の区分に配列するようにも説明
できる。他の機能ブロックが関連している機能ブロック
はこのブロックに関連していて、最も左側の区分に配設
されている機能ブロックより更に左側の区分に配設され
る。
第2図には、機能ブロックF1に対して第一出力端13から
出る可能な反復路が示してある。この反復路には、更に
残りの全ての機能ブロックに対する残りの反復路が含ま
れている。この反復路は図示する矢印で指定されてい
る。これ等の矢印には「1j」(ここでは、機能ブロック
Fiの出力端の記号として理解すべきである)が付けてあ
る。「R」に通じている矢印は対応する出力端が他の機
能ブロックの入力端に接続せず、論理図の機能ブロック
から出る直線が論理図の右端に通じていることを意味す
る。これは、例えばF1の第一出力端13の場合と同じであ
る。F1の第二出力端14は機能ブロックF2に通じている。
F1の第三出力端15を調べる前に(第2図の真下)、反復
方法に応じて機能ブロックF2を用いる配列過程が行わ
れ、これが機能ブロックF5等に当てはまる。第2図から
分かるように、機能ブロックF1の例では、例えば以下の
関連性を介して、最大反復深さ3が生じる。特にF2はF1
に関連し、特にF5はF2に関連し、F6はF5に関連してい
る。他の機能ブロックはF4にもF6にも関連しない。この
他の機能ブロックを最も右側の区分、例えば区分Iに配
置すれば、機能ブロックF1は3区分ほど更に左に、従っ
て区分IVに配置する必要がある。残りの機能ブロックの
区分配置は、同じように行われる。全体として、次の表
の区分配置となる。
これ等の区分の内では、機能ブロックの位置をソフトウ
ェア手段により入出力端を垂直に位置決めして決める。
その場合、先ず入力端を、次いで出力端を位置決めす
る。入出力端の位置決めでは、同時に入力端に入る接続
線や出力端から出る接続線の経路をなるべく長く設定す
る。或る機能ブロックの入力端が他の機能ブロックの出
力端に関連すれば、先ずこの他の機能ブロックの全ての
入出力端を付属する接続線と共に前記の出力端まで位置
決めする。この過程も再び反復される。これ等の接続線
は水平な直線で表わされる。一つの出力端と異なる高さ
に位置決めされる一つまたはそれ以上の入力端との間の
接続線にしか、垂直な部分が含まれていない。このよう
な個別の場合の各々では、ソフトウェア手段により機能
ブロックの一つを垂直方向に延長して、接続線中の垂直
部分を避ける。
前記のことを選択された例に基づき再び詳しく説明す
る。これには、先ず第1図をもう一度参照する。
例えば(区分I中の)機能ブロックF6から始めると、ソ
フトウェア手段により先ずこの機能ブロックの第一入力
端17を位置決めすることを調べる。しかし、この入力端
は(区分IIIの)機能ブロックF2の同名の出力端に関連
している。従って、F6の入力端17を位置決めする前に、
先ず機能ブロックF2を出力端17を含めてこのブロックの
入出力端と共に位置決めする必要がある。F2の第一の
(ただ一つの)入力端14の検査は、この出力端も(区分
IV中の)機能ブロックF1の同名の出力端に関連している
ことになる。従って、F2の第一入力端14の位置決めもF1
の全ての入出力端がF1の出力端14に至るまで戻る必要が
ある。こうして、F1の第一入力端11に移行する。機能ブ
ロックF1は最も左側の区分IVに属するので、F1の全ての
入力端のように、入力端11は他の機能ブロックに無関係
である。従って、11を第一入力端として事実上位置決め
できる。
位置決めするためには、以下の事項を確認する必要があ
る。
−機能ブロックの形状、特に区分の幅に対するこのブロ
ックの幅、 −接続線の相互の最短間隔および機能ブロックに対する
垂直方向の最短間隔、 −場合によって、最上位の入力端または最下位の出力端
の上に機能ブロックを突出させる、 −機能ブロック間の相互の最短間隔、 −機能ブロックの出力端を入力端に対して配置する、 −接続線中の垂直部分を必要な限り広く配置する。
第1図の論理図には、種々の機能ブロックが一単位の幅
であるが長さの異なる長方形にして示してある。前記の
幅は区分の幅の1/3に相当する。これ等の機能ブロック
は第1図の上部に矢印で示す区分の中央に配設されてい
る。機能ブロックの長さは入出力端の数と配置に関連し
ている。接続線相互の最短間隔、接続線から機能ブロッ
クまでの最短間隔に対して、また最上位入力端または最
下位出力端の上への機能ブロックの突出部に対して、一
定の単位間隔を選定する。上下に配設された機能ブロッ
クも同じように最短間隔と同じ単位間隔を有する。機能
ブロックの第一、つまり最上位出力端は、後者、つまり
最下位入力端と同じ高さに位置決めされる。接続線の垂
直部分は区分の境界に沿って延びる。区分IIと区分III
の間では第1図は更に詳しく説明する特殊性を示す。こ
の種の表示はただ例示的なもであることが判る。他の間
隔や突出部も同じように設定できる。
今度はF1の入力端11に戻る。この入力端はF1の第一つま
り最上位の入力端である。従って11はF1の上端より1単
位間隔深く位置決めされる。F1自体は区分IVに属する。
この位置決めに基づきF1の入力端11,この入力端に通じ
る直線および機能ブロックF1の「頭」が決まる。今度
は、第3図を参照する。第3図は、点線で表してあり、
例として選んだ論理図を表示するのに必要な4つの区分
I〜IVを示す。第3図には、位置決めされた第一の前記
要素が引用記号1と2を付けた直線部分で示されてい
る。これ等の直線部分および更に論ずる残りの全ての直
線部分は、第3図に見通しを良くするため切り離して示
してある。
次に、F1の入力端12を、つまり13の1単位間隔下の位置
に決めることができる。従って、第3図で引用記号3と
4を付けた直線部分が決まる。12はF1の最後の入力端で
ある。従って、今度は13がF1の第一出力端として位置決
めされ、12と同じ高さにされる。13は他の入力端に接続
されていない。この13から水平な直線、第3図の直線5
が全区分を通り抜けて区分Iの右端まで延びている。
今度はF1の出力端14を位置決めする。しかし14は更にF2
の同名の第一(ただ一つ)の入力端に接続する必要があ
る。この入力端はまだ位置決めされていない。出力端14
とこの出力端から出る接続線をただ暫定的に、接続線に
関するが、一部のみ位置決めできる。出力端14は暫定的
に出力端13の1単位間隔下に位置決めされる。機能ブロ
ックF2は隣の区分IIIに付属するので、14から出る直線
は区分IVと区分IIIの間の区分境界まで確定する(第3
図の線分の切断部6を参照)。F1を直線部分7ほど補う
ことができる。直線部分6は暫定的に設定するため破線
で示してある。
説明した出力端14のただ暫定的な位置決めを使用する
と、最初に見合わせたF2の位置決めの前提条件が提供さ
れる。F1の同名の出力端に接続すべき入力端14はF2の第
一あるいは最上位の入力端である。即ち、F2は14の1単
位間隔上に突出している必要がある。F2の出力端13から
出る直線(第3図の直線5)によって区分II中で既に場
所が使用されている。これを今度は考慮する必要があ
る。F2の上端は前記の直線から少なくとも1単位間隔の
距離を有する必要がある。こうして、F2から入力端F4
行く直線および頭F2に対して、第3図に引用記号8と9
を付けた直線部分がそれぞれ生じる。
今度はF1の出力端14をF2の入力端14に接続する。しか
し、第3図から分かるように、出力端14と入力端14は異
なった高さで位置決めされている。両者を直接接続する
には垂直部分となる。しかし、説明したようにF1の出力
端14の位置決めは暫定的であるに過ぎない。今度は、F1
を延長して垂直な直線が回避できるか否かを調べる。こ
れはここでは回避できる場合になる。何故なら、F1は下
に閉じていなく、上記の延長が影響を与える与える14
下にある出力端15が未だ位置決めされていないからであ
る。第3図の直線部分6′と10はこの延長によって生じ
る。直線部分6′は直線部分6に置き換わる。
14はF2のただ一つの入力端であるから、この機能ブロッ
クの第一出力端16を直ちに考えることができる。16は更
にF5とF6の同名の入力端に接続する必要がある。従っ
て、16をF2の第一(しかも最後)の入力端と同じ高さに
ただ暫定的に位置決めする。16から出る直線をただ区分
IIIと区分IIの間の境界まで決めることができる。何故
なら、機能ブロックF5は区分IIに所属するからである。
第3図で直線部分11が生じる。
次に、出力端17に移る。この出力端を経由して機能ブロ
ックF2への考察、つまりF6の同名の入力端の位置決めを
調べることに関する考察を行う。F2の出力端17はこの機
能ブロック6に更に接続する必要がある。17は今度は再
びただ暫定的に16の1単位間隔下に位置決めされる。そ
れから出る接続線は区分Iと区分IIの間の境界まで決ま
る。何故ならF6は区分Iに属するからである。第3図に
引用記号12と13を付けた直線部分が生じる。
今度は、最初に調べること、つまりF6の入力端17を位置
決めすることを説明する。F6はこの入力端とF2の同名の
出力端との間の接続線中に垂直部分を作らないため、F2
の出力端と同じ垂直高さに位置決めされる。これに対応
する場所は区分Iの中にあり、このことも最上位の入力
端の上に機能ブロック6の上部突出部に関連する。第3
図の直線部分14と15が生じる。
位置決めをF6の第二入力端113に関して継続する。113
F5の同名の出力端に関連する。即ち、先ずF5をその出力
端113まで位置決めする必要がある。再びF5の第一入力
端16から始める。この入力端はF2の同名の出力端に関連
する。しかし、F2の出力端16は既に位置決めされている
(第3図の直線部分11を参照)。従って、F5の入力端16
の位置を直接決定できる。F5は区分IIに属する。先ず、
F5の入力端16をF2の出力端16と同じ高さに位置決めする
ことを調べる。しかし、直線部分12に対応する接続線に
より区分IIで場所を既に使用しているため、この位置決
めは不可能である。F5の入力端16を上記の接続線の2単
位間隔ほど下に位置決めする必要がある。従って、機能
ブロックF5の頭または上部突出部が場所を占めるよう
に、2単位間隔が必要である。第3図に引用記号16と17
を付けた直線部分が生じる。
こうして、互いに接続すべきF2の出力端16とF5の同名の
入力端は異なった高さで位置決めされる。従って、機能
ブロックの一つを延長して必要な垂直な接続線を回避で
きるか否かを再び検査する必要がある。ここで、機能ブ
ロックF2しか問題にならない。しかし、このブロックの
延長は不可能である。何故なら、その出力端16の下に出
力端17が既に位置決めされていて、更に接続されている
からでもある。これ等の位置決めと接続には手が付けて
いないままである。つまり、ここでは垂直な接続線が不
可欠である。第3図に直線部分18が生じる。
次にF5の入力端18を考える。この入力端はF2の同名の出
力端に関連している。F2の出力端18は未だ位置決めされ
ていない。18を位置決めする前に、全ての入力端と18
前に配列されているF2の全ての出力端を位置決めする必
要がある。しかし、これは、この場合、既に行われてい
る。従って、18を直接位置決めできる。18を暫定的に17
の1単位間隔下に位置決めする。第3図には、破線にし
た直線部分19と直線部分20が生じる。18はF2の後者の出
力端であるから、F2は(暫定的に)下部突出部24で下に
閉ざされている。
F2の出力端18を位置決めしてF2を離れ、F5の入力端18
戻る。F5の入力端18は入力端16の1単位間隔下に位置決
めされる。第3図で直線部分21と22が生じる。
今度は、F5の入力端18をF2の同名の出力端に接続する必
要がある。両者は異なる高さに位置決めされるので、こ
こでも再び垂直な接続線が必要になる。しかし、この場
合、機能ブロックF2を延ばしてそのような接続線を再び
避けることができる。こうして、第3図中に直線部分2
3、19′と24′が生じる。直線部分19′は直線部分19に
置き換わる。直線部分24′は直線部分24に置き換わる。
18はF2の最後の出力端である。F2を延長した後、18が最
終的に位置決めされる。
位置決めをF5の出力端113に関して継続する。この出力
端を入力端18と同じ高さに暫定的に配置する(第3図の
直線部分25を参照)。従って、F6の第二入力端113を予
め後回しにした位置決めの前提条件が提供される。この
入力端はF5の出力端113と同じ高さに簡単に位置決めさ
れ、この出力端に直線接続できる。第3図には直線部分
26と27が生じる。F5の出力端113の暫定的な位置決めは
このようにして確定される。113はF5の最後の出力端で
あるから、F5は下を閉ざし、第3図の直線部分28が生じ
る。
今までに使用した様式に厳密に従い更にF6の第三入力端
16に関して継続する。この入力端はF2の同名の出力端に
関連しているが、この出力端は既に確定していて、何よ
りもF5に更に接続されている。従って、F6の入力端16
直ちに位置決めされる。この場合、注意すべきことは、
この入力端に通じる接続線が区分IIをF5の下端の少なく
とも1単位間隔ほど下で通過する必要がある点にある。
その理由はこの下端によって区分IIに既に使用した場所
が決まるからである。第3図に引用記号29と30を付けた
直線部分が生じる。最後に、F2の出力端16への接続を行
うことが必要である。これは再び垂直な直線を与える。
F2の出力端16の下で出力端11が既に位置決めされ、他に
接続されているので、垂直な接続線を避ける延長は最早
考えられない。第3図に垂直な直線部分18の延長とし
て、あるいはそれに加えて区分IIと区分IIIとの間の境
界に垂直な直線部分31が生じる。
16はF6の最後の出力端である。従って、今度は最初でた
だ一つの出力端114を考える。この出力端を入力端16
同じ高さに位置決めする。114から出る接続線は論理図
形の左端に通じ、つまり他の機能ブロックの他の入力端
に行かないので、114の位置決めが確定する。このた
め、機能ブロックF6も同じように下に閉じる。第3図で
直線部分32と33が生じる。
機能ブロックF6を完全に処理すると、最も左側の区分の
隣の機能ブロック、即ち機能ブロックF4に関して前記の
手順を継続する。
F4の第一入力端15はF1の同名の出力端に関連している。
この出力端も位置決めする必要がある。この入力端を暫
定的に出力端14の1単位間隔下に位置決めする(第3図
で直線部分34と破線にした直線部分35を参照)。
次いで、F4の入力端15を位置決めする。二つの機能ブロ
ックの相互の最短間隔、およびそれ等の最上位の入力端
の上にある機能ブロックの突出部を考慮すると、第3図
で直線部分36と37が生じる。直線部分37は二つの区分II
IとIIで場所の問題が生じないような距離で「下」を通
過する。当然、このことは、場合によって、考慮する必
要がある。機能ブロックF1を延長して、F4の入力端15
F1の同名の出力端に接続する試みで、最終的に再び垂直
な接続線を回避する。第3図に直線部分38と35′が生じ
る。直線部分35′が破線で示した直線部分35に置き換わ
る。
出力端15はF1の最後の出力端であり、今度は決まってい
る。従って、F1は下に閉じ、第3図で直線部分39を与え
る。
更に、F4の第二入力端19に関して継続する。この入力端
はF3の同名の入力端に関連している。F3に関しては未だ
位置決めされていない。従って、これを先ず着手する必
要がある。F3の第一入力端18から始める。この入力端は
再びF2の同名の出力端に関連している。しかし、F2の出
力端18は既に位置決めされているので、F3の入力端18
同じように決定できる。接続線から機能ブロックまでの
最短間隔および最上位の入力端の上にある機能ブロック
の突出部を考察すると、第3図で区分IIの直線部分40と
41が生じる。
こうして、F3の入力端18はF2の同名の出力端よりも低く
位置決めされる。ここでは、機能ブロックF2の延長は不
可能である。何故なら、出力端18の位置決めはF5の同名
の入力端に接続されているため、既に確定しているから
である。従って、F3の入力端18をF2の出力端18に接続す
るため、垂直な接続線が必要になる。しかし、この接続
線に関しては、今度は区分IIと区分IIIの間の境界上で
決めるべき前記の垂直な接続線の一部に既に垂直な接続
線(第3図の直線部分31)が使用されていると言う問題
が生じる。垂直な二つの接続線の重なりを避けるため、
基本的に当然種々の可能性がある。第4図に示すよう
に、区分IIとIIIを、例えば互いに引き離すと有利であ
る。こうすると、垂直な2つの接続線が互いに平行に延
びる2つの区分境界A,Bが生じる。区分境界A上には第
4図で新しい直線部分42が生じる。予め確定している直
線部分18と31が区分境界Bに沿って延びる。一度に3本
あるいはそれ以上の垂直な直線が重なるなら、それに応
じて隣接する両方の区分をもっと引き離して、垂直な直
線の全てに対する場所を提供するとよい。
以下、第4図に基づき位置決め手順の説明を続ける。第
3図はその限りでは未完成である。
次に、F3の第一出力端19を考える。この出力端はF4の同
名の入力端に接続しているので、この出力端19を入力端
18と同じ高さにただ暫定的に位置決めする。前記の同名
の入力端も同じように同じ高さに位置決めする。結果と
して、第4図に直線部分43〜45が生じる。
F4の第三入力端111は他の機能ブロックに無関係であ
る。これはF4に入る直線が区分IV、IIIとIIを通過しな
ければならないことを意味する。区分IIでは一つの問題
が生じる。ここでは、前記の直線が下に開た、つまり、
閉じていない機能ブロックF3の下に沿って通過しなけれ
ばならない。未だ位置決めされていない出力端に関し
て、機能ブロックF3を新たに先を見越して考えると、更
にもう一つの出力端(出力端110)が存在するが、この
出力端は他のどの機能ブロックにも接続しないことが分
かる。従って、F3から出る直線は、今までの位置決めに
基づき、同様に未だ下に閉じていない機能ブロックF4
下を通って図形の左端まで達する。従って、第4図の下
に破線で示すように、引用記号Cを印した位置でこれ等
の直線の交差状況が発生する。その様な状況は望ましく
ない。
発生するこの問題を解決するため新しい位置決めを行
う。この新しい位置決めに関連しているのは、確定して
いる全ての接続線を含めて、問題の生じる二つの機能ブ
ロック(ここではF3とF4)の入力端と出力端である。第
3図と第4図には、これ等が直線部分36以降の全ての直
線部分であり、直線部分35′も含む。
新しい位置決めでは、当該機能ブロックを逆順にして考
える。最初にF4の第一入力端15から始め、F4の第二入力
端19を位置決めする検討をして初めてF3を考えると、F4
の何らかの部分を位置決めする前に、F3から始めること
になる。この方法は、基本的には発生するどんな問題に
も、あるいは前記のタイプの矛盾がある場合に使用され
る(互いに入り組んでいても)。
F3の第一入力端18から始める位置決めに関しては、上で
説明していない過程や問題がないので、個々のステップ
の説明を省く。
第5図には、新しい位置決めによって生じる新しい直線
部分が示してある。それ等は直線部分36′〜53であり、
35′を含む。それ等の直線部分は新しい位置決めを行う
前に既に位置決めされていた直線部分に置き換えてある
限り、それ等にダッシュが付けてある。
第5図から分かるように、新しい位置決めによって、先
に生じた問題を解決できる。第5図の直線部分53によっ
て論理図の要素の全てが位置決めされる。第5図は第1
図に対応していることが理解できる。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】記憶器の中にソフトウェア手段を保管し、
    この記憶器の中で制御プログラムを解析してそれぞれが
    一つまたはそれ以上の入出力端(11-114)を保有する順
    列した数の機能ブロック(F1-F6)を求めることがで
    き、前記記憶器で記憶プログラム可能な制御を行うプロ
    グラム装置を用いて制御プログラムから論理図形を自動
    的に作成する方法において、前記ソフトウェア手段によ
    り、 −垂直な区分に分解できる図形表示装置の区分(I−I
    V)上に前記機能ブロック(F1-F6)をその次数に応じて
    右から左に配分するステップ、 −これ等の区分(I−IV)内で前記機能ブロックをその
    順序に応じて上から下に位置決めするステップ、 −機能ブロックの入出力端を位置決めして前記機能ブロ
    ック(F1-F6)の垂直な延びを決め、その場合、先ず入
    力端を、次いで出力端を位置決めるステップ、 −これ等の入出力端を位置決めするとき、同時に入力端
    に入り出力端から出る接続線をできる限り長くとるステ
    ップ、 −前記接続線を水平な直線で表し、その場合、一つの出
    力端と異なった高さに位置決めされている一つまたはそ
    れ以上の入力端との間の接続線のみが付加的な垂直部分
    を有するステップ、 −既に位置決めされている入出力端の位置に当たらない
    限り、接続線の垂直な部分がないように、前記機能ブロ
    ックを垂直方向に延長するステップ、 −接続線の垂直部分が互いに重なる場合、垂直部分を平
    行に通す場所が生じるように、論理図形を水平方向に拡
    げるステップ、 −一方の機能ブロックの入力端が他方の機能ブロックの
    出力端に関連している場合、先ず前記他方の機能ブロッ
    クの全ての入出力端を位置決めするステップ、 −或る機能ブロックの出力端から出る直線が他の機能ブ
    ロックの一つまたはそれ以上の入力端に接続したり、或
    る機能ブロックの入力端に入る直線が他の機能ブロック
    の出力端から接続したりすることがないにもかかわら
    ず、水平に表せないような不都合が、一方の機能ブロッ
    クの出力端と他方の機能ブロックの入力端の間に生じる
    場合、当該機能ブロックを逆順にして全ての入出力端の
    新しい位置決めを行うステップ、 で前記機能ブロックを処理することを特徴とするプログ
    ラム装置を用いて制御プログラムから論理図形を自動的
    に作成する方法。
JP50363086A 1986-07-07 1986-07-07 プログラム装置を用いて制御プログラムから論理図形を自動的に作成する方法 Expired - Lifetime JPH0670762B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CH1986/000094 WO1987003974A1 (en) 1986-07-07 1986-07-07 Software tool for automatic production of a logical function diagram

Publications (2)

Publication Number Publication Date
JPH01500229A JPH01500229A (ja) 1989-01-26
JPH0670762B2 true JPH0670762B2 (ja) 1994-09-07

Family

ID=4543035

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50363086A Expired - Lifetime JPH0670762B2 (ja) 1986-07-07 1986-07-07 プログラム装置を用いて制御プログラムから論理図形を自動的に作成する方法

Country Status (4)

Country Link
EP (1) EP0284605B1 (ja)
JP (1) JPH0670762B2 (ja)
DE (1) DE3674806D1 (ja)
WO (1) WO1987003974A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10108962A1 (de) 2001-02-20 2002-09-12 Pilz Gmbh & Co Verfahren und Vorrichtung zum Programmieren einer Sicherheitssteuerung
US8635597B2 (en) 2005-07-01 2014-01-21 Siemens Aktiengesellschaft Method for determining the processing order of modules in a function plan and electronic data processing system for carrying out the method

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS575111A (en) * 1980-06-13 1982-01-11 Tokyo Electric Power Co Inc:The Sequence display device
JPS58223863A (ja) * 1982-06-23 1983-12-26 Toshiba Corp 樹木構造図作成表示システム
JPS6037004A (ja) * 1983-08-09 1985-02-26 Mitsubishi Electric Corp プログラミング装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4326207A (en) * 1977-11-18 1982-04-20 Hitachi, Ltd. Programmable sequence controller
US4445169A (en) * 1980-06-13 1984-04-24 The Tokyo Electric Co., Inc. Sequence display apparatus and method
NO171240C (no) * 1985-04-25 1993-02-10 Bbc Brown Boveri & Cie Programmeringsanordning for en lagerprogrammerbar styring

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS575111A (en) * 1980-06-13 1982-01-11 Tokyo Electric Power Co Inc:The Sequence display device
JPS58223863A (ja) * 1982-06-23 1983-12-26 Toshiba Corp 樹木構造図作成表示システム
JPS6037004A (ja) * 1983-08-09 1985-02-26 Mitsubishi Electric Corp プログラミング装置

Also Published As

Publication number Publication date
DE3674806D1 (de) 1990-11-08
JPH01500229A (ja) 1989-01-26
EP0284605B1 (de) 1990-10-03
EP0284605A1 (de) 1988-10-05
WO1987003974A1 (en) 1987-07-02

Similar Documents

Publication Publication Date Title
US5034899A (en) Software tool for automatically generating a functional-diagram graphic
US4831525A (en) Method of generating a source program from inputted schematic information
US6889370B1 (en) Method and apparatus for selecting and aligning cells using a placement tool
JPH02293903A (ja) Cad/cam装置
US5367468A (en) Design aid method and design aid apparatus for integrated circuits
US5754442A (en) Path analyzing displaying apparatus for designing logic circuit
JPH0670762B2 (ja) プログラム装置を用いて制御プログラムから論理図形を自動的に作成する方法
JP3848685B2 (ja) 半導体集積回路の配置支援方法
JP2002278666A (ja) 設備制御用操作盤
JPH02236779A (ja) スキャンパス接続方式
CN114064120A (zh) 信息处理装置和方法、阶梯程序生成装置和方法、制造产品的方法、以及记录介质
JP4774376B2 (ja) 設計支援装置,設計支援プログラム及び同プログラムを記録したコンピュータ読取可能な記録媒体
US20030009478A1 (en) Logic drawing entry apparatus
JP2001075790A (ja) エディタ装置およびエディタプログラムを記録した記録媒体
JPH08194725A (ja) 論理分割装置
CN110554658A (zh) 辅助装置
JP3170154B2 (ja) Sfcプログラム開発装置
JP2003223204A (ja) プログラマブルコントローラのプログラミング方法およびその装置並びに記憶媒体
JPH08278987A (ja) 論理集積回路用設計装置
EP0014047A1 (en) Programmable dual stack relay ladder line solver and programming panel therefor
KR20010079305A (ko) 반도체 리드 프레임을 설계하는 캐드 시스템
JPH07129080A (ja) Sfc入力方式
JP3195322B2 (ja) エディタ装置およびエディタプログラムを記録した記録媒体
JPH01220073A (ja) 設計支援方法及び設計支援装置
CN117136342A (zh) 开发支持装置、开发支持装置的控制方法、信息处理程序以及记录介质