JPH0670460A - 電源装置における基準電圧発生回路 - Google Patents
電源装置における基準電圧発生回路Info
- Publication number
- JPH0670460A JPH0670460A JP4219411A JP21941192A JPH0670460A JP H0670460 A JPH0670460 A JP H0670460A JP 4219411 A JP4219411 A JP 4219411A JP 21941192 A JP21941192 A JP 21941192A JP H0670460 A JPH0670460 A JP H0670460A
- Authority
- JP
- Japan
- Prior art keywords
- reference voltage
- voltage
- vref
- variable element
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Direct Current Feeding And Distribution (AREA)
Abstract
(57)【要約】
【目的】本発明は電源装置における基準電圧発生回路に
関し、標準出力電圧の値によらず、同一の比率まで同一
回路で基準電圧の可変を可能にし、異なる電圧の電源装
置での、共通化、集積化を容易にすることを目的とす
る。 【構成】基準電圧Ｖrefを出力する基準電圧源１と、基
準電圧Ｖrefを元に、基準電圧Ｖrefに比例した必要ステ
ップの可変要素電圧を出力する可変要素電圧発生回路２
と、基準電圧Ｖrefと可変要素電圧とを加減算する加減
算回路３とを有し、任意の基準電圧Ｖrefに対して必要
ステップで比例する可変要素電圧を増減させた電圧を出
力するように構成する。
関し、標準出力電圧の値によらず、同一の比率まで同一
回路で基準電圧の可変を可能にし、異なる電圧の電源装
置での、共通化、集積化を容易にすることを目的とす
る。 【構成】基準電圧Ｖrefを出力する基準電圧源１と、基
準電圧Ｖrefを元に、基準電圧Ｖrefに比例した必要ステ
ップの可変要素電圧を出力する可変要素電圧発生回路２
と、基準電圧Ｖrefと可変要素電圧とを加減算する加減
算回路３とを有し、任意の基準電圧Ｖrefに対して必要
ステップで比例する可変要素電圧を増減させた電圧を出
力するように構成する。
Description
【０００１】
【産業上の利用分野】本発明は、電源装置に関するもの
である。
である。
【０００２】
【従来の技術】マージン試験の必要性等から、標準出力
電圧に比例した電圧変化を可能とした電源装置の従来例
を図３、図４に示す。図３に示した従来例において、電
源装置は、環境によって影響を受けにくい、精度の良好
な基準電圧Ｖrefを発生させるための基準電圧発生回路
Ａと、電力増幅回路Ｂと、上記基準電圧発生回路Ａの出
力電圧と電力増幅回路Ｂの出力からのセンス電圧の誤差
を検出し、センス点の電圧を一定に保つように電力増幅
回路Ｂへの電圧を制御する制御回路Ｃとから構成され
る。
電圧に比例した電圧変化を可能とした電源装置の従来例
を図３、図４に示す。図３に示した従来例において、電
源装置は、環境によって影響を受けにくい、精度の良好
な基準電圧Ｖrefを発生させるための基準電圧発生回路
Ａと、電力増幅回路Ｂと、上記基準電圧発生回路Ａの出
力電圧と電力増幅回路Ｂの出力からのセンス電圧の誤差
を検出し、センス点の電圧を一定に保つように電力増幅
回路Ｂへの電圧を制御する制御回路Ｃとから構成され
る。
【０００３】基準電圧発生回路Ａは、可変範囲の最大の
電圧を基準電圧源１で発生させておき、標準電圧発生を
要求される場合は、基準電圧源１の電圧を抵抗分割して
制御回路Ｃに出力する。
電圧を基準電圧源１で発生させておき、標準電圧発生を
要求される場合は、基準電圧源１の電圧を抵抗分割して
制御回路Ｃに出力する。
【０００４】図４に示す従来例は、基準電圧発生回路Ａ
から基準電圧源１の出力をそのまま制御回路Ｃに出力
し、センス電圧を分圧可変することにより、電源装置の
出力電圧を可変とするように構成される。
から基準電圧源１の出力をそのまま制御回路Ｃに出力
し、センス電圧を分圧可変することにより、電源装置の
出力電圧を可変とするように構成される。
【０００５】
【発明が解決しようとする課題】しかし、図３に示す従
来例は、電源装置が標準電圧を出力する際、基準電圧源
１を抵抗分割する必要があるために、抵抗誤差等に基づ
く誤差が増えるという欠点を有し、図４に示す従来例
は、標準電圧出力時の分圧比に相当する増幅器を制御回
路Ｃの出力に必要とし、誤差が増えるとともに、制御回
路Ｃは、電源装置の出力電圧により構成が変わるため、
標準化が難しく、集積化に向かないという欠点を有する
ものであった。
来例は、電源装置が標準電圧を出力する際、基準電圧源
１を抵抗分割する必要があるために、抵抗誤差等に基づ
く誤差が増えるという欠点を有し、図４に示す従来例
は、標準電圧出力時の分圧比に相当する増幅器を制御回
路Ｃの出力に必要とし、誤差が増えるとともに、制御回
路Ｃは、電源装置の出力電圧により構成が変わるため、
標準化が難しく、集積化に向かないという欠点を有する
ものであった。
【０００６】本発明は、以上の欠点を解消すべくなされ
たものであって、標準出力電圧の値によらず、同一の比
率まで同一回路で基準電圧Ｖrefの可変を可能にし、異
なる電圧の電源装置においても、共通化、集積化を容易
にするとともに、標準電圧出力時の誤差要素をなくする
ことのできる電源装置における基準電圧発生回路を提供
することを目的とする。
たものであって、標準出力電圧の値によらず、同一の比
率まで同一回路で基準電圧Ｖrefの可変を可能にし、異
なる電圧の電源装置においても、共通化、集積化を容易
にするとともに、標準電圧出力時の誤差要素をなくする
ことのできる電源装置における基準電圧発生回路を提供
することを目的とする。
【０００７】
【課題を解決するための手段】図１に本発明の原理ブロ
ック図を示す。電源装置は、基準電圧発生回路Ａ、制御
回路Ｃ、電力増幅回路Ｂから構成される。
ック図を示す。電源装置は、基準電圧発生回路Ａ、制御
回路Ｃ、電力増幅回路Ｂから構成される。
【０００８】基準電圧発生回路Ａは、基準電圧源１と、
可変要素電圧発生回路２と、加減算回路３とからなり、
基準電圧源１の出力は、可変要素電圧発生回路２と、加
減算回路３に印加され、可変要素電圧発生回路２の出力
は、加減算回路３に与えられる。
可変要素電圧発生回路２と、加減算回路３とからなり、
基準電圧源１の出力は、可変要素電圧発生回路２と、加
減算回路３に印加され、可変要素電圧発生回路２の出力
は、加減算回路３に与えられる。
【０００９】
【作用】可変要素電圧発生回路２は、基準電圧源１の出
力を元に、基準電圧Ｖrefに比例した必要ステップの可
変要素電圧を出力し、加減算回路３に与えられる。加減
算回路３は、基準電圧Ｖrefと可変要素電圧とを加算し
た結果を制御回路Ｃに出力する。
力を元に、基準電圧Ｖrefに比例した必要ステップの可
変要素電圧を出力し、加減算回路３に与えられる。加減
算回路３は、基準電圧Ｖrefと可変要素電圧とを加算し
た結果を制御回路Ｃに出力する。
【００１０】この結果、可変要素電圧が０の場合は基準
電圧源１の電圧がそのまま出力に現れ、電源装置が発生
する標準電圧の精度を維持できる。また、可変要素電圧
は、基準電圧源１から作られているために、基準電圧源
１を変更した場合においても、全く同じ回路で基準電圧
Ｖrefに対する一定の比率の可変要素電圧が出力される
こととなり、電源装置全体として見た場合、出力電圧に
無関係に、同じ比率の可変範囲を実現できる。
電圧源１の電圧がそのまま出力に現れ、電源装置が発生
する標準電圧の精度を維持できる。また、可変要素電圧
は、基準電圧源１から作られているために、基準電圧源
１を変更した場合においても、全く同じ回路で基準電圧
Ｖrefに対する一定の比率の可変要素電圧が出力される
こととなり、電源装置全体として見た場合、出力電圧に
無関係に、同じ比率の可変範囲を実現できる。
【００１１】
【実施例】以下、本発明の望ましい実施例を添付図面に
基づいて詳細に説明する。図２は本発明の実施例の回路
図であり、基準電圧発生回路Ａは、基準電圧源１と、こ
の基準電圧源１を元に、可変要素電圧を生成する可変要
素電圧発生回路２と、加減算回路３とから構成される。
基づいて詳細に説明する。図２は本発明の実施例の回路
図であり、基準電圧発生回路Ａは、基準電圧源１と、こ
の基準電圧源１を元に、可変要素電圧を生成する可変要
素電圧発生回路２と、加減算回路３とから構成される。
【００１２】可変要素電圧発生回路２は、単電源の電流
モードで動作させたマルチプライング型のＤＡコンバー
タ４と、電流−電圧変換用の第１オペアンプ５から構成
される。基準電圧源１の出力Ｖrefは、ＤＡコンバータ
４のアナロググランド端子ＡＧＮＤと、第１オペアンプ
５の非反転入力端子に入力され、アナロググランド端子
とＲＥＦ端子間の電位差をフルスケールとした変換が行
われ、第１オペアンプ５の出力に基準電圧Ｖrefを基準
とする電圧を出力する。
モードで動作させたマルチプライング型のＤＡコンバー
タ４と、電流−電圧変換用の第１オペアンプ５から構成
される。基準電圧源１の出力Ｖrefは、ＤＡコンバータ
４のアナロググランド端子ＡＧＮＤと、第１オペアンプ
５の非反転入力端子に入力され、アナロググランド端子
とＲＥＦ端子間の電位差をフルスケールとした変換が行
われ、第１オペアンプ５の出力に基準電圧Ｖrefを基準
とする電圧を出力する。
【００１３】また、この実施例は、図示しない制御部か
らの８ビットの制御信号で可変要素電圧発生回路２の出
力を制御するように構成され、最上位ビットを後述する
可変部極性反転回路６に対する極性選択信号Ｓsとして
使用するために、８ビット入力のＤＡコンバータ４にお
ける最上位ビット対応のデジタル入力端子は、グランド
に接続されている。
らの８ビットの制御信号で可変要素電圧発生回路２の出
力を制御するように構成され、最上位ビットを後述する
可変部極性反転回路６に対する極性選択信号Ｓsとして
使用するために、８ビット入力のＤＡコンバータ４にお
ける最上位ビット対応のデジタル入力端子は、グランド
に接続されている。
【００１４】したがって、この実施例において、ＤＡコ
ンバータ４の制御入力によって、オペアンプ５は、 Ｖref＋Ｖref × （Ｎ／２５６） （但し、０＜Ｎ＜１
２７） の電圧値を出力し、１２７／２５６≒１／２、すなわ
ち、基準電圧Ｖrefの略５０％まで変動する可変要素電
圧が生成される。
ンバータ４の制御入力によって、オペアンプ５は、 Ｖref＋Ｖref × （Ｎ／２５６） （但し、０＜Ｎ＜１
２７） の電圧値を出力し、１２７／２５６≒１／２、すなわ
ち、基準電圧Ｖrefの略５０％まで変動する可変要素電
圧が生成される。
【００１５】一方、加減算回路３は、可変部極性反転回
路６と、選択回路７と、加算回路８とから構成される。
可変部極性反転回路６は、増幅度１倍の反転増幅器を構
成する第２オペアンプ９から構成され、第２オペアンプ
９の非反転入力端子には、基準電圧源１からの電圧Ｖre
fが印加される。
路６と、選択回路７と、加算回路８とから構成される。
可変部極性反転回路６は、増幅度１倍の反転増幅器を構
成する第２オペアンプ９から構成され、第２オペアンプ
９の非反転入力端子には、基準電圧源１からの電圧Ｖre
fが印加される。
【００１６】この結果、反転端子側に、Ｖref＋Ｖref
× （Ｎ／２５６）の電圧が印加される第２オペアンプ
９の出力には、Ｖref−Ｖref × （Ｎ／２５６）の電
位、すなわち、基準電圧Ｖrefに対する可変電圧部分の
みが極性反転された電圧が出力される。
× （Ｎ／２５６）の電圧が印加される第２オペアンプ
９の出力には、Ｖref−Ｖref × （Ｎ／２５６）の電
位、すなわち、基準電圧Ｖrefに対する可変電圧部分の
みが極性反転された電圧が出力される。
【００１７】選択回路７は、上述した制御信号の内、最
上位ビットにより制御されるスイッチ回路であり、ビッ
ト”１”が選択された際には、可変部極性反転回路６の
出力、すなわち、Ｖref−Ｖref × （Ｎ／２５６）の電
位が出力端子から出力され、ビット”０”が選択された
場合には、バイパスを介して可変要素電圧発生回路２の
出力、すなわち、Ｖref＋Ｖref × （Ｎ／２５６）の電
位が出力される。
上位ビットにより制御されるスイッチ回路であり、ビッ
ト”１”が選択された際には、可変部極性反転回路６の
出力、すなわち、Ｖref−Ｖref × （Ｎ／２５６）の電
位が出力端子から出力され、ビット”０”が選択された
場合には、バイパスを介して可変要素電圧発生回路２の
出力、すなわち、Ｖref＋Ｖref × （Ｎ／２５６）の電
位が出力される。
【００１８】加算回路８は、上記選択回路７の出力に反
転入力端子が、非反転入力端子が基準電圧源１に接続さ
れる第３オペアンプ１０により構成される。第３オペア
ンプ１０は、基準電圧Ｖrefを中心として動作する反転
回路であり、その利得は、最終的に必要とする可変範囲
に合わせて設定され、例えば略１０％の範囲の可変部分
を必要とする場合には、図示のように、利得を１／５に
すればよく、この場合、基準電圧発生回路Ａの出力とし
て、 制御信号が”０”の時、Ｖref−Ｖref × （Ｎ／２５
６）×（１／５） 制御信号が”１”の時、Ｖref＋Ｖref × （Ｎ／２５
６）×（１／５）が得られる。
転入力端子が、非反転入力端子が基準電圧源１に接続さ
れる第３オペアンプ１０により構成される。第３オペア
ンプ１０は、基準電圧Ｖrefを中心として動作する反転
回路であり、その利得は、最終的に必要とする可変範囲
に合わせて設定され、例えば略１０％の範囲の可変部分
を必要とする場合には、図示のように、利得を１／５に
すればよく、この場合、基準電圧発生回路Ａの出力とし
て、 制御信号が”０”の時、Ｖref−Ｖref × （Ｎ／２５
６）×（１／５） 制御信号が”１”の時、Ｖref＋Ｖref × （Ｎ／２５
６）×（１／５）が得られる。
【００１９】
【発明の効果】以上の説明から明らかなように、本発明
の電源装置における基準電圧発生回路によれば、標準出
力電圧の値によらず、同一の比率まで、同一の回路で基
準電圧を可変させることができるために、異なる電圧の
電源装置においても基準電圧発生回路の共通化を図るこ
とができ、かつ、集積化を容易にすることができる。
の電源装置における基準電圧発生回路によれば、標準出
力電圧の値によらず、同一の比率まで、同一の回路で基
準電圧を可変させることができるために、異なる電圧の
電源装置においても基準電圧発生回路の共通化を図るこ
とができ、かつ、集積化を容易にすることができる。
【図１】本発明の原理ブロック図である。
【図２】本発明の実施例を示す回路図である。
【図３】従来例を示すブロック図である。
【図４】他の従来例を示すブロック図である。
１ 基準電圧源 ２ 可変要素電圧発生回路 ３ 加減算回路
Claims (2)
- 【請求項１】基準電圧(Ｖref)を出力する基準電圧源
(１)と、 基準電圧(Ｖref)を元に、基準電圧(Ｖref)に比例した必
要ステップの可変要素電圧を出力する可変要素電圧発生
回路(２)と、 基準電圧(Ｖref)と可変要素電圧とを加減算する加減算
回路(３)とを有し、 任意の基準電圧(Ｖref)に対して必要ステップで比例す
る可変要素電圧を増減させた電圧を出力する電源装置に
おける基準電圧発生回路。 - 【請求項２】可変要素電圧発生回路(２)は、基準電圧
(Ｖref)に対し、可及的に大きな割合で必要ステップに
分割される可変要素電圧を出力し、 加減算回路(３)は、前記可変要素電圧発生回路(２)から
出力される可変要素電圧を、要求される可変範囲に見合
った比率に減衰させて基準電圧(Ｖref)に加減算する請
求項１記載の電源装置における基準電圧発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4219411A JPH0670460A (ja) | 1992-08-18 | 1992-08-18 | 電源装置における基準電圧発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4219411A JPH0670460A (ja) | 1992-08-18 | 1992-08-18 | 電源装置における基準電圧発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0670460A true JPH0670460A (ja) | 1994-03-11 |
Family
ID=16734985
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4219411A Withdrawn JPH0670460A (ja) | 1992-08-18 | 1992-08-18 | 電源装置における基準電圧発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0670460A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7985025B2 (en) | 2002-09-26 | 2011-07-26 | Ntn Corporation | Hydrodynamic bearing device |
-
1992
- 1992-08-18 JP JP4219411A patent/JPH0670460A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7985025B2 (en) | 2002-09-26 | 2011-07-26 | Ntn Corporation | Hydrodynamic bearing device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5585795A (en) | D/A converter including output buffer having a controllable offset voltage | |
| US5633637A (en) | Digital-to-analog converter circuit | |
| EP0448328A2 (en) | Digital-to-analog converter having a circuit for compensating for variation in output dependent on temperature change | |
| JPH0265514A (ja) | 差動増幅回路 | |
| US6707333B2 (en) | Bias circuit | |
| JPH0670460A (ja) | 電源装置における基準電圧発生回路 | |
| US4494107A (en) | Digital to analog converter | |
| US4864304A (en) | Analog voltage signal comparator circuit | |
| US5552784A (en) | Distortion reduction circuit for analog to digital converter system | |
| JPH09148930A (ja) | オペアンプのオフセット電圧補正回路 | |
| JPH088747A (ja) | アナログ／デジタル変換回路 | |
| US4644193A (en) | Analog circuit for simulating a digitally controlled rheostat | |
| JPH08307273A (ja) | Ｄ／ａコンバータ回路 | |
| JPH031709A (ja) | 可変抵抗回路および可変利得増幅器 | |
| JP3690583B2 (ja) | 測定装置 | |
| JP2794050B2 (ja) | Ａｄ変換器試験装置 | |
| JPS62120723A (ja) | Ａ／ｄ変換器用バイアス回路 | |
| JP2576222B2 (ja) | ディジタルーアナログ変換器 | |
| JP2662955B2 (ja) | デジタル・アナログ変換回路 | |
| KR930005170Y1 (ko) | A/d 변환기 칩 누설전류 보상회로 | |
| JP2965409B2 (ja) | 制御電圧作成回路 | |
| SU729841A1 (ru) | Логарифмический аналогоцифровой преобразователь | |
| SU721834A1 (ru) | Диодный функциональный преобразователь | |
| JP2589318B2 (ja) | アナログ・デジタル変換回路 | |
| RU2024917C1 (ru) | Стабилизатор постоянного тока |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991102 |