JP2965409B2 - 制御電圧作成回路 - Google Patents
制御電圧作成回路Info
- Publication number
- JP2965409B2 JP2965409B2 JP31436891A JP31436891A JP2965409B2 JP 2965409 B2 JP2965409 B2 JP 2965409B2 JP 31436891 A JP31436891 A JP 31436891A JP 31436891 A JP31436891 A JP 31436891A JP 2965409 B2 JP2965409 B2 JP 2965409B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage level
- signal
- circuit
- output
- control voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Control Of Voltage And Current In General (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、Ｓ字状の入出力特性を
有する被制御回路において出力電圧レベルの制御に用い
られる制御電圧信号を該被制御回路に対して与えるため
の、Ｄ／Ａコンバータを利用した制御電圧作成回路に関
するものである。
有する被制御回路において出力電圧レベルの制御に用い
られる制御電圧信号を該被制御回路に対して与えるため
の、Ｄ／Ａコンバータを利用した制御電圧作成回路に関
するものである。
【０００２】
【従来の技術】図５は、従来の制御電圧作成回路の構成
と、該制御電圧作成回路からの制御電圧信号により出力
電圧レベルが制御される被制御回路とを示すブロック図
である。同図中の制御電圧作成回路１０において、１は
ディジタル入力ａのためのＤ０からＤn-1 までのｎビッ
トのディジタル入力端子、２はｎビットのディジタル入
力ａが表わすデータに比例した電圧レベルのアナログ出
力ｂを生成するためのｎビットのＤ／Ａコンバータ、３
はＤ／Ａコンバータ２からのアナログ出力ｂの電圧レベ
ルを被制御回路５に適した電圧レベルに変換してこれを
制御電圧信号ｃとして出力するための電圧変換回路、４
は制御電圧信号ｃを被制御回路５に与えるための制御信
号ラインである。また、６は制御入力信号ｄを被制御回
路５に与えるための制御信号入力端子、７は被制御出力
電圧信号ｅを被制御回路５から取り出すための被制御電
圧信号出力端子である。
と、該制御電圧作成回路からの制御電圧信号により出力
電圧レベルが制御される被制御回路とを示すブロック図
である。同図中の制御電圧作成回路１０において、１は
ディジタル入力ａのためのＤ０からＤn-1 までのｎビッ
トのディジタル入力端子、２はｎビットのディジタル入
力ａが表わすデータに比例した電圧レベルのアナログ出
力ｂを生成するためのｎビットのＤ／Ａコンバータ、３
はＤ／Ａコンバータ２からのアナログ出力ｂの電圧レベ
ルを被制御回路５に適した電圧レベルに変換してこれを
制御電圧信号ｃとして出力するための電圧変換回路、４
は制御電圧信号ｃを被制御回路５に与えるための制御信
号ラインである。また、６は制御入力信号ｄを被制御回
路５に与えるための制御信号入力端子、７は被制御出力
電圧信号ｅを被制御回路５から取り出すための被制御電
圧信号出力端子である。
【０００３】被制御回路５は、被制御出力電圧信号ｅの
電圧レベルが制御電圧信号ｃの電圧レベルと制御入力信
号ｄとにより制御されるものであって、制御電圧信号ｃ
が所定の制御可能範囲内すなわち上限値ＶＣ（ＭＡＸ）
と下限値ＶＣ（ＭＩＮ）との間の電圧レベルを有する場
合には該制御電圧信号ｃの電圧レベルの変化に応じて被
制御出力電圧信号ｅの電圧レベルを変化させ、かつ制御
電圧信号ｃが該制御可能範囲外の電圧レベルを有する場
合には制御電圧信号ｃの電圧レベルにかかわらず被制御
出力電圧信号ｅの電圧レベルを最大出力レベルＶＯ（Ｍ
ＡＸ）又は最小出力レベルＶＯ（ＭＩＮ）に保持する入
出力特性を有する。ただし、被制御出力電圧信号ｅの最
大出力レベルＶＯ（ＭＡＸ）と最小出力レベルＶＯ（Ｍ
ＩＮ）とは、制御入力信号ｄにより変更可能である。
電圧レベルが制御電圧信号ｃの電圧レベルと制御入力信
号ｄとにより制御されるものであって、制御電圧信号ｃ
が所定の制御可能範囲内すなわち上限値ＶＣ（ＭＡＸ）
と下限値ＶＣ（ＭＩＮ）との間の電圧レベルを有する場
合には該制御電圧信号ｃの電圧レベルの変化に応じて被
制御出力電圧信号ｅの電圧レベルを変化させ、かつ制御
電圧信号ｃが該制御可能範囲外の電圧レベルを有する場
合には制御電圧信号ｃの電圧レベルにかかわらず被制御
出力電圧信号ｅの電圧レベルを最大出力レベルＶＯ（Ｍ
ＡＸ）又は最小出力レベルＶＯ（ＭＩＮ）に保持する入
出力特性を有する。ただし、被制御出力電圧信号ｅの最
大出力レベルＶＯ（ＭＡＸ）と最小出力レベルＶＯ（Ｍ
ＩＮ）とは、制御入力信号ｄにより変更可能である。
【０００４】次に、上記の構成を有する従来の制御電圧
作成回路１０の動作を、図６及び図７を用いて説明す
る。
作成回路１０の動作を、図６及び図７を用いて説明す
る。
【０００５】図６は、上記制御電圧作成回路１０におけ
るディジタル入力ａのデータと制御電圧信号ｃの電圧レ
ベルとの関係を示す入出力特性図である。Ｄ／Ａコンバ
ータ２には、ディジタル入力ａとして、ディジタル入力
端子１を通してｎビットの任意のデータが与えられる。
例えば、この任意のデータのうちの最大値はディジタル
入力端子１の全てのビットＤ０〜Ｄn-1 が“１”（すな
わち“Ｈ”レベル）となった場合である。つまり、最大
値データは２n −１である。また、最小値はディジタル
入力端子１の全てのビットＤ０〜Ｄn-1 が“０”（すな
わち“Ｌ”レベル）となった場合であり、最小値データ
は０である。Ｄ／Ａコンバータ２は以上の最大値及び最
小値を有するｎビットのディジタル入力ａが表わすデー
タに比例した電圧レベルのアナログ出力ｂを生成し、電
圧変換回路３は該Ｄ／Ａコンバータ２からのアナログ出
力ｂの電圧レベルに比例した電圧レベルを有する制御電
圧信号ｃを出力するのである。図６中のＶＣ（２n −
１）はディジタル入力ａの最大値データ２n −１に対応
する制御電圧信号ｃの電圧レベルを表わし、ＶＣ（０）
はディジタル入力ａの最小値データ０に対応する制御電
圧信号ｃの電圧レベルを表わす。電圧変換回路３から出
力される制御電圧信号ｃの電圧レベルは、ディジタル入
力ａの変化に応じて、最大値ＶＣ（２n −１）と最小値
ＶＣ（０）との間でリニアに変化する。
るディジタル入力ａのデータと制御電圧信号ｃの電圧レ
ベルとの関係を示す入出力特性図である。Ｄ／Ａコンバ
ータ２には、ディジタル入力ａとして、ディジタル入力
端子１を通してｎビットの任意のデータが与えられる。
例えば、この任意のデータのうちの最大値はディジタル
入力端子１の全てのビットＤ０〜Ｄn-1 が“１”（すな
わち“Ｈ”レベル）となった場合である。つまり、最大
値データは２n −１である。また、最小値はディジタル
入力端子１の全てのビットＤ０〜Ｄn-1 が“０”（すな
わち“Ｌ”レベル）となった場合であり、最小値データ
は０である。Ｄ／Ａコンバータ２は以上の最大値及び最
小値を有するｎビットのディジタル入力ａが表わすデー
タに比例した電圧レベルのアナログ出力ｂを生成し、電
圧変換回路３は該Ｄ／Ａコンバータ２からのアナログ出
力ｂの電圧レベルに比例した電圧レベルを有する制御電
圧信号ｃを出力するのである。図６中のＶＣ（２n −
１）はディジタル入力ａの最大値データ２n −１に対応
する制御電圧信号ｃの電圧レベルを表わし、ＶＣ（０）
はディジタル入力ａの最小値データ０に対応する制御電
圧信号ｃの電圧レベルを表わす。電圧変換回路３から出
力される制御電圧信号ｃの電圧レベルは、ディジタル入
力ａの変化に応じて、最大値ＶＣ（２n −１）と最小値
ＶＣ（０）との間でリニアに変化する。
【０００６】ただし、ディジタル入力ａとしてｎビット
のＤ／Ａコンバータ２に与えられるデータは離散的であ
るので、該Ｄ／Ａコンバータ２のアナログ出力ｂ、ひい
ては電圧変換回路３から出力される制御電圧信号ｃは、
いずれも連続的なアナログ信号とはならず、２n 通りの
電圧レベルを有することとなる。つまり、制御電圧信号
ｃの最小変化幅△Ｖは、 △Ｖ＝（ＶＣ（２n −１）−ＶＣ（０））／（２n −１） ……（１） となる。
のＤ／Ａコンバータ２に与えられるデータは離散的であ
るので、該Ｄ／Ａコンバータ２のアナログ出力ｂ、ひい
ては電圧変換回路３から出力される制御電圧信号ｃは、
いずれも連続的なアナログ信号とはならず、２n 通りの
電圧レベルを有することとなる。つまり、制御電圧信号
ｃの最小変化幅△Ｖは、 △Ｖ＝（ＶＣ（２n −１）−ＶＣ（０））／（２n −１） ……（１） となる。
【０００７】一方、図７は前記被制御回路５の入出力特
性を図示したものである。同図に示すように、被制御回
路５の入出力特性はＳ字形であって、制御電圧信号ｃが
上限値ＶＣ（ＭＡＸ）と下限値ＶＣ（ＭＩＮ）との間の
電圧レベルを有する場合には該制御電圧信号ｃの電圧レ
ベルの変化に比例して被制御出力電圧信号ｅの電圧レベ
ルが変化し、かつ制御電圧信号ｃが上限値ＶＣ（ＭＡ
Ｘ）を上回る電圧レベルを有する場合には被制御出力電
圧信号ｅの電圧レベルが最大出力レベルＶＯ（ＭＡＸ）
に保持され、制御電圧信号ｃが下限値ＶＣ（ＭＩＮ）を
下回る電圧レベルを有する場合には被制御出力電圧信号
ｅの電圧レベルが最小出力レベルＶＯ（ＭＩＮ）に保持
されるものである。つまり、上限値ＶＣ（ＭＡＸ）より
大きい電圧レベルの制御電圧信号ｃが入力されても、ま
た下限値ＶＣ（ＭＩＮ）より小さい電圧レベルの制御電
圧信号ｃが入力されても、いずれの場合も被制御出力電
圧信号ｅの電圧レベルは変化しない。
性を図示したものである。同図に示すように、被制御回
路５の入出力特性はＳ字形であって、制御電圧信号ｃが
上限値ＶＣ（ＭＡＸ）と下限値ＶＣ（ＭＩＮ）との間の
電圧レベルを有する場合には該制御電圧信号ｃの電圧レ
ベルの変化に比例して被制御出力電圧信号ｅの電圧レベ
ルが変化し、かつ制御電圧信号ｃが上限値ＶＣ（ＭＡ
Ｘ）を上回る電圧レベルを有する場合には被制御出力電
圧信号ｅの電圧レベルが最大出力レベルＶＯ（ＭＡＸ）
に保持され、制御電圧信号ｃが下限値ＶＣ（ＭＩＮ）を
下回る電圧レベルを有する場合には被制御出力電圧信号
ｅの電圧レベルが最小出力レベルＶＯ（ＭＩＮ）に保持
されるものである。つまり、上限値ＶＣ（ＭＡＸ）より
大きい電圧レベルの制御電圧信号ｃが入力されても、ま
た下限値ＶＣ（ＭＩＮ）より小さい電圧レベルの制御電
圧信号ｃが入力されても、いずれの場合も被制御出力電
圧信号ｅの電圧レベルは変化しない。
【０００８】したがって、図７に示した入出力特性を有
する被制御回路５の被制御出力電圧信号ｅの電圧レベル
を、図６に示した入出力特性を有する制御電圧作成回路
１０の制御電圧信号ｃの電圧レベルにより、Ｄ／Ａコン
バータ２の分解能を十分に生かしながら極力精密に、か
つ最大出力レベルＶＯ（ＭＡＸ）から最小出力レベルＶ
Ｏ（ＭＩＮ）まで有効に制御しようとすると、 ＶＣ（ＭＡＸ）＝ＶＣ（２n −１） ……（２） かつ ＶＣ（ＭＩＮ）＝ＶＣ（０） ……（３） と設定する必要がある。
する被制御回路５の被制御出力電圧信号ｅの電圧レベル
を、図６に示した入出力特性を有する制御電圧作成回路
１０の制御電圧信号ｃの電圧レベルにより、Ｄ／Ａコン
バータ２の分解能を十分に生かしながら極力精密に、か
つ最大出力レベルＶＯ（ＭＡＸ）から最小出力レベルＶ
Ｏ（ＭＩＮ）まで有効に制御しようとすると、 ＶＣ（ＭＡＸ）＝ＶＣ（２n −１） ……（２） かつ ＶＣ（ＭＩＮ）＝ＶＣ（０） ……（３） と設定する必要がある。
【０００９】このように設定すれば、ｎビットのディジ
タル入力端子１を通して制御電圧作成回路１０にディジ
タル入力ａを与えるだけで、理論上は、被制御回路５に
おける被制御出力電圧信号ｅの電圧レベルがディジタル
入力ａに応じて精密かつ有効に制御される。
タル入力端子１を通して制御電圧作成回路１０にディジ
タル入力ａを与えるだけで、理論上は、被制御回路５に
おける被制御出力電圧信号ｅの電圧レベルがディジタル
入力ａに応じて精密かつ有効に制御される。
【００１０】
【発明が解決しようとする課題】上記従来の制御信号作
成回路１０は、Ｄ／Ａコンバータ２のアナログ出力ｂの
電圧レベルに常に比例した電圧レベルを有する制御電圧
信号ｃを電圧変換回路３から出力する構成であって、図
６に示すように電圧変換回路３から出力される制御電圧
信号ｃの電圧レベルが最大値ＶＣ（２n −１）から最小
値ＶＣ（０）に至るまでリニアであったために上記の式
（２）及び（３）の設定を必要としていたので、実際に
は次のような理由から被制御回路５における被制御出力
電圧信号ｅの電圧レベルが最大出力レベルＶＯ（ＭＡ
Ｘ）まで達しない場合や、最小出力レベルＶＯ（ＭＩ
Ｎ）まで達しない場合があった。
成回路１０は、Ｄ／Ａコンバータ２のアナログ出力ｂの
電圧レベルに常に比例した電圧レベルを有する制御電圧
信号ｃを電圧変換回路３から出力する構成であって、図
６に示すように電圧変換回路３から出力される制御電圧
信号ｃの電圧レベルが最大値ＶＣ（２n −１）から最小
値ＶＣ（０）に至るまでリニアであったために上記の式
（２）及び（３）の設定を必要としていたので、実際に
は次のような理由から被制御回路５における被制御出力
電圧信号ｅの電圧レベルが最大出力レベルＶＯ（ＭＡ
Ｘ）まで達しない場合や、最小出力レベルＶＯ（ＭＩ
Ｎ）まで達しない場合があった。
【００１１】第１の理由は、実際の被制御回路５の入出
力特性は図７に示した理想的な特性とは違っており、制
御電圧信号ｃの電圧レベルが上限値ＶＣ（ＭＡＸ）又は
下限値ＶＣ（ＭＩＮ）に近付くと被制御出力電圧信号ｅ
の電圧レベル変化が小さくなり出すことにある。したが
って、ＶＣ（ＭＡＸ）やＶＣ（ＭＩＮ）の値を正確には
特定できず、上記の式（２）及び（３）の設定が困難と
なる。
力特性は図７に示した理想的な特性とは違っており、制
御電圧信号ｃの電圧レベルが上限値ＶＣ（ＭＡＸ）又は
下限値ＶＣ（ＭＩＮ）に近付くと被制御出力電圧信号ｅ
の電圧レベル変化が小さくなり出すことにある。したが
って、ＶＣ（ＭＡＸ）やＶＣ（ＭＩＮ）の値を正確には
特定できず、上記の式（２）及び（３）の設定が困難と
なる。
【００１２】第２の理由は、Ｄ／Ａコンバータ２と電圧
変換回路３との各々の内部構成素子のばらつきにある。
これらの素子のばらつきのために、制御信号作成回路１
０から出力される制御電圧信号ｃの電圧レベルの最大値
ＶＣ（２n−１）又は最小値ＶＣ（０）が変動する。し
たがって、上記式（２）及び（３）の正確な設定が困難
となる。
変換回路３との各々の内部構成素子のばらつきにある。
これらの素子のばらつきのために、制御信号作成回路１
０から出力される制御電圧信号ｃの電圧レベルの最大値
ＶＣ（２n−１）又は最小値ＶＣ（０）が変動する。し
たがって、上記式（２）及び（３）の正確な設定が困難
となる。
【００１３】第３の理由は、被制御回路５の内部構成素
子のばらつきにある。このばらつきのために、該被制御
回路５の入力としての制御電圧信号ｃの上限値ＶＣ（Ｍ
ＡＸ）又は下限値ＶＣ（ＭＩＮ）が変動するのである。
したがって、この理由からしても上記の式（２）及び
（３）の正確な設定はやはり困難となる。
子のばらつきにある。このばらつきのために、該被制御
回路５の入力としての制御電圧信号ｃの上限値ＶＣ（Ｍ
ＡＸ）又は下限値ＶＣ（ＭＩＮ）が変動するのである。
したがって、この理由からしても上記の式（２）及び
（３）の正確な設定はやはり困難となる。
【００１４】以上の理由から、被制御出力電圧信号ｅの
電圧レベルを最大出力レベルＶＯ（ＭＡＸ）から最小出
力レベルＶＯ（ＭＩＮ）まで有効に変化させ得ない場合
があったのである。そうかといって、最大出力レベルＶ
Ｏ（ＭＡＸ）から最小出力レベルＶＯ（ＭＩＮ）までの
電圧レベルを実現するために、 ＶＣ（ＭＡＸ）＜ＶＣ（２n −１） ……（４） 又は ＶＣ（０）＜ＶＣ（ＭＩＮ） ……（５） と設定する場合には、ＶＣ（２n −１）とＶＣ（２n −
２）との間隔等が狭いためにＶＣ（ＭＡＸ）＜ＶＣ（２
n −２），ＶＣ（ＭＡＸ）＜ＶＣ（２n −３）や、ＶＣ
（１）＜ＶＣ（ＭＩＮ），ＶＣ（２）＜ＶＣ（ＭＩＮ）
となりやすく、Ｄ／Ａコンバータ２の分解能を十分に生
かすことができない問題が生じる。
電圧レベルを最大出力レベルＶＯ（ＭＡＸ）から最小出
力レベルＶＯ（ＭＩＮ）まで有効に変化させ得ない場合
があったのである。そうかといって、最大出力レベルＶ
Ｏ（ＭＡＸ）から最小出力レベルＶＯ（ＭＩＮ）までの
電圧レベルを実現するために、 ＶＣ（ＭＡＸ）＜ＶＣ（２n −１） ……（４） 又は ＶＣ（０）＜ＶＣ（ＭＩＮ） ……（５） と設定する場合には、ＶＣ（２n −１）とＶＣ（２n −
２）との間隔等が狭いためにＶＣ（ＭＡＸ）＜ＶＣ（２
n −２），ＶＣ（ＭＡＸ）＜ＶＣ（２n −３）や、ＶＣ
（１）＜ＶＣ（ＭＩＮ），ＶＣ（２）＜ＶＣ（ＭＩＮ）
となりやすく、Ｄ／Ａコンバータ２の分解能を十分に生
かすことができない問題が生じる。
【００１５】本発明は、以上の点に鑑みてなされたもの
であって、Ｄ／Ａコンバータの分解能を十分に生かしな
がら被制御回路における被制御出力電圧信号の電圧レベ
ルを常に精密に制御し、かつ該被制御出力電圧信号の最
大出力レベルから最小出力レベルまでの有効な出力を常
に実現するように、該被制御回路に対して制御電圧信号
を与えることができる制御電圧作成回路を提供すること
を目的とする。
であって、Ｄ／Ａコンバータの分解能を十分に生かしな
がら被制御回路における被制御出力電圧信号の電圧レベ
ルを常に精密に制御し、かつ該被制御出力電圧信号の最
大出力レベルから最小出力レベルまでの有効な出力を常
に実現するように、該被制御回路に対して制御電圧信号
を与えることができる制御電圧作成回路を提供すること
を目的とする。
【００１６】
【課題を解決するための手段】上記目的を達成するため
に本発明は、制御電圧作成回路の入出力特性をディジタ
ル入力のうちの最大値データと最小値データとに関する
２点（前記の例ではＶＣ（２n −１），ＶＣ（０））に
ついて非リニアとしたものである。
に本発明は、制御電圧作成回路の入出力特性をディジタ
ル入力のうちの最大値データと最小値データとに関する
２点（前記の例ではＶＣ（２n −１），ＶＣ（０））に
ついて非リニアとしたものである。
【００１７】具体的には、請求項１の発明は、前記従来
例における式（２）の設定すなわちＶＣ（ＭＡＸ）とＶ
Ｃ（２n −１）とを一致させる設定が困難である場合に
対応したものであって、図１に示すように、与えられた
制御電圧信号ｃが所定の制御可能範囲（ＶＣ（ＭＡＸ）
〜ＶＣ（ＭＩＮ））内の電圧レベルを有する場合には該
制御電圧信号ｃの電圧レベルの変化に応じて被制御出力
電圧信号ｅの電圧レベルを変化させ、かつ前記与えられ
た制御電圧信号ｃが前記制御可能範囲を上回る電圧レベ
ルを有する場合には該制御電圧信号ｃの電圧レベルにか
かわらず前記被制御出力電圧信号ｅの電圧レベルを一定
の電圧レベルに保持する入出力特性を有する被制御回路
５を制御対象とし、該被制御回路５に対して前記制御電
圧信号ｃを与えるための制御電圧作成回路１０におい
て、次のようなＤ／Ａコンバータ２、最大値検出回路８
及び電圧変換回路３を備えた構成を採用したものであ
る。
例における式（２）の設定すなわちＶＣ（ＭＡＸ）とＶ
Ｃ（２n −１）とを一致させる設定が困難である場合に
対応したものであって、図１に示すように、与えられた
制御電圧信号ｃが所定の制御可能範囲（ＶＣ（ＭＡＸ）
〜ＶＣ（ＭＩＮ））内の電圧レベルを有する場合には該
制御電圧信号ｃの電圧レベルの変化に応じて被制御出力
電圧信号ｅの電圧レベルを変化させ、かつ前記与えられ
た制御電圧信号ｃが前記制御可能範囲を上回る電圧レベ
ルを有する場合には該制御電圧信号ｃの電圧レベルにか
かわらず前記被制御出力電圧信号ｅの電圧レベルを一定
の電圧レベルに保持する入出力特性を有する被制御回路
５を制御対象とし、該被制御回路５に対して前記制御電
圧信号ｃを与えるための制御電圧作成回路１０におい
て、次のようなＤ／Ａコンバータ２、最大値検出回路８
及び電圧変換回路３を備えた構成を採用したものであ
る。
【００１８】すなわち、Ｄ／Ａコンバータ２は、最大値
と最小値との間の任意のデータを表わした複数ビットの
ディジタル入力ａが与えられ、かつ該与えられたディジ
タル入力ａを該ディジタル入力ａが表わすデータに比例
した電圧レベルのアナログ出力ｂに変換するものであ
る。最大値検出回路８は、前記Ｄ／Ａコンバータ２に与
えられた複数ビットのディジタル入力ａを検査し、該デ
ィジタル入力ａが最大値データを表わしたものである場
合には最大値信号ｆを出力するものである。また、電圧
変換回路３は、前記Ｄ／Ａコンバータ２からのアナログ
出力ｂの電圧レベルを前記被制御回路５に適した電圧レ
ベルに変換し、かつ該変換の結果を該被制御回路５への
制御電圧信号ｃとして出力するものであって、前記最大
値検出回路８からの最大値信号ｆを受け取っていない場
合には前記Ｄ／Ａコンバータ２からのアナログ出力ｂの
電圧レベルに比例しかつ前記制御可能範囲に入る電圧レ
ベルを有する制御電圧信号ｃを出力する一方、前記最大
値検出回路８からの最大値信号ｆを受け取った場合には
前記Ｄ／Ａコンバータ２からのアナログ出力ｂの電圧レ
ベルにかかわらず前記制御可能範囲を上回る電圧レベル
を有する制御電圧信号ｃを出力する機能を有することと
したものである。
と最小値との間の任意のデータを表わした複数ビットの
ディジタル入力ａが与えられ、かつ該与えられたディジ
タル入力ａを該ディジタル入力ａが表わすデータに比例
した電圧レベルのアナログ出力ｂに変換するものであ
る。最大値検出回路８は、前記Ｄ／Ａコンバータ２に与
えられた複数ビットのディジタル入力ａを検査し、該デ
ィジタル入力ａが最大値データを表わしたものである場
合には最大値信号ｆを出力するものである。また、電圧
変換回路３は、前記Ｄ／Ａコンバータ２からのアナログ
出力ｂの電圧レベルを前記被制御回路５に適した電圧レ
ベルに変換し、かつ該変換の結果を該被制御回路５への
制御電圧信号ｃとして出力するものであって、前記最大
値検出回路８からの最大値信号ｆを受け取っていない場
合には前記Ｄ／Ａコンバータ２からのアナログ出力ｂの
電圧レベルに比例しかつ前記制御可能範囲に入る電圧レ
ベルを有する制御電圧信号ｃを出力する一方、前記最大
値検出回路８からの最大値信号ｆを受け取った場合には
前記Ｄ／Ａコンバータ２からのアナログ出力ｂの電圧レ
ベルにかかわらず前記制御可能範囲を上回る電圧レベル
を有する制御電圧信号ｃを出力する機能を有することと
したものである。
【００１９】また、請求項２の発明は、前記従来例にお
ける式（３）の設定すなわちＶＣ（ＭＩＮ）とＶＣ
（０）とを一致させる設定が困難である場合に対応した
ものであって、同じく図１に示すように、与えられた制
御電圧信号ｃが所定の制御可能範囲（ＶＣ（ＭＡＸ）〜
ＶＣ（ＭＩＮ））内の電圧レベルを有する場合には該制
御電圧信号ｃの電圧レベルの変化に応じて被制御出力電
圧信号ｅの電圧レベルを変化させ、かつ前記与えられた
制御電圧信号ｃが前記制御可能範囲を下回る電圧レベル
を有する場合には該制御電圧信号ｃの電圧レベルにかか
わらず前記被制御出力電圧信号ｅの電圧レベルを一定の
電圧レベルに保持する入出力特性を有する被制御回路５
を制御対象とし、該被制御回路５に対して前記制御電圧
信号ｃを与えるための制御電圧作成回路１０において、
次のようなＤ／Ａコンバータ２、最小値検出回路９及び
電圧変換回路３を備えた構成を採用したものである。
ける式（３）の設定すなわちＶＣ（ＭＩＮ）とＶＣ
（０）とを一致させる設定が困難である場合に対応した
ものであって、同じく図１に示すように、与えられた制
御電圧信号ｃが所定の制御可能範囲（ＶＣ（ＭＡＸ）〜
ＶＣ（ＭＩＮ））内の電圧レベルを有する場合には該制
御電圧信号ｃの電圧レベルの変化に応じて被制御出力電
圧信号ｅの電圧レベルを変化させ、かつ前記与えられた
制御電圧信号ｃが前記制御可能範囲を下回る電圧レベル
を有する場合には該制御電圧信号ｃの電圧レベルにかか
わらず前記被制御出力電圧信号ｅの電圧レベルを一定の
電圧レベルに保持する入出力特性を有する被制御回路５
を制御対象とし、該被制御回路５に対して前記制御電圧
信号ｃを与えるための制御電圧作成回路１０において、
次のようなＤ／Ａコンバータ２、最小値検出回路９及び
電圧変換回路３を備えた構成を採用したものである。
【００２０】すなわち、Ｄ／Ａコンバータ２は、最大値
と最小値との間の任意のデータを表わした複数ビットの
ディジタル入力ａが与えられ、かつ該与えられたディジ
タル入力ａを該ディジタル入力ａが表わすデータに比例
した電圧レベルのアナログ出力ｂに変換するものであ
る。最小値検出回路９は、前記Ｄ／Ａコンバータ２に与
えられた複数ビットのディジタル入力ａを検査し、該デ
ィジタル入力ａが最小値データを表わしたものである場
合には最小値信号ｇを出力するものである。また、電圧
変換回路３は、前記Ｄ／Ａコンバータ２からのアナログ
出力ｂの電圧レベルを前記被制御回路５に適した電圧レ
ベルに変換し、かつ該変換の結果を該被制御回路５への
制御電圧信号ｃとして出力するものであって、前記最小
値検出回路９からの最小値信号ｇを受け取っていない場
合には前記Ｄ／Ａコンバータ２からのアナログ出力ｂの
電圧レベルに比例しかつ前記制御可能範囲に入る電圧レ
ベルを有する制御電圧信号ｃを出力する一方、前記最小
値検出回路９からの最小値信号ｇを受け取った場合には
前記Ｄ／Ａコンバータ２からのアナログ出力ｂの電圧レ
ベルにかかわらず前記制御可能範囲を下回る電圧レベル
を有する制御電圧信号ｃを出力する機能を有することと
したものである。
と最小値との間の任意のデータを表わした複数ビットの
ディジタル入力ａが与えられ、かつ該与えられたディジ
タル入力ａを該ディジタル入力ａが表わすデータに比例
した電圧レベルのアナログ出力ｂに変換するものであ
る。最小値検出回路９は、前記Ｄ／Ａコンバータ２に与
えられた複数ビットのディジタル入力ａを検査し、該デ
ィジタル入力ａが最小値データを表わしたものである場
合には最小値信号ｇを出力するものである。また、電圧
変換回路３は、前記Ｄ／Ａコンバータ２からのアナログ
出力ｂの電圧レベルを前記被制御回路５に適した電圧レ
ベルに変換し、かつ該変換の結果を該被制御回路５への
制御電圧信号ｃとして出力するものであって、前記最小
値検出回路９からの最小値信号ｇを受け取っていない場
合には前記Ｄ／Ａコンバータ２からのアナログ出力ｂの
電圧レベルに比例しかつ前記制御可能範囲に入る電圧レ
ベルを有する制御電圧信号ｃを出力する一方、前記最小
値検出回路９からの最小値信号ｇを受け取った場合には
前記Ｄ／Ａコンバータ２からのアナログ出力ｂの電圧レ
ベルにかかわらず前記制御可能範囲を下回る電圧レベル
を有する制御電圧信号ｃを出力する機能を有することと
したものである。
【００２１】また、請求項３の発明は、前記従来例にお
ける式（２）の設定すなわちＶＣ（ＭＡＸ）とＶＣ（２
n −１）とを一致させる設定と式（３）の設定すなわち
ＶＣ（ＭＩＮ）とＶＣ（０）とを一致させる設定との双
方が困難である場合に対応したものであって、同じく図
１に示すように、与えられた制御電圧信号ｃが所定の制
御可能範囲（ＶＣ（ＭＡＸ）〜ＶＣ（ＭＩＮ））内の電
圧レベルを有する場合には該制御電圧信号ｃの電圧レベ
ルの変化に応じて被制御出力電圧信号ｅの電圧レベルを
変化させ、かつ前記与えられた制御電圧信号ｃが前記制
御可能範囲外の電圧レベルを有する場合には該制御電圧
信号ｃの電圧レベルにかかわらず前記被制御出力電圧信
号ｅの電圧レベルを最大出力レベルＶＯ（ＭＡＸ）又は
最小出力レベルＶＯ（ＭＩＮ）に保持する入出力特性を
有する被制御回路５を制御対象とし、該被制御回路５に
対して前記制御電圧信号ｃを与えるための制御電圧作成
回路１０において、次のようなＤ／Ａコンバータ２、最
大値検出回路８、最小値検出回路９及び電圧変換回路３
を備えた構成を採用したものである。
ける式（２）の設定すなわちＶＣ（ＭＡＸ）とＶＣ（２
n −１）とを一致させる設定と式（３）の設定すなわち
ＶＣ（ＭＩＮ）とＶＣ（０）とを一致させる設定との双
方が困難である場合に対応したものであって、同じく図
１に示すように、与えられた制御電圧信号ｃが所定の制
御可能範囲（ＶＣ（ＭＡＸ）〜ＶＣ（ＭＩＮ））内の電
圧レベルを有する場合には該制御電圧信号ｃの電圧レベ
ルの変化に応じて被制御出力電圧信号ｅの電圧レベルを
変化させ、かつ前記与えられた制御電圧信号ｃが前記制
御可能範囲外の電圧レベルを有する場合には該制御電圧
信号ｃの電圧レベルにかかわらず前記被制御出力電圧信
号ｅの電圧レベルを最大出力レベルＶＯ（ＭＡＸ）又は
最小出力レベルＶＯ（ＭＩＮ）に保持する入出力特性を
有する被制御回路５を制御対象とし、該被制御回路５に
対して前記制御電圧信号ｃを与えるための制御電圧作成
回路１０において、次のようなＤ／Ａコンバータ２、最
大値検出回路８、最小値検出回路９及び電圧変換回路３
を備えた構成を採用したものである。
【００２２】すなわち、Ｄ／Ａコンバータ２、最大値検
出回路８及び最小値検出回路９は、上記請求項１又は２
の発明の場合と同一の構成である。ただし、電圧変換回
路３は、前記Ｄ／Ａコンバータ２からのアナログ出力ｂ
の電圧レベルを前記被制御回路５に適した電圧レベルに
変換し、かつ該変換の結果を該被制御回路５への制御電
圧信号ｃとして出力するものであって、前記最大値検出
回路８からの最大値信号ｆと前記最小値検出回路９から
の最小値信号ｇとのいずれをも受け取っていない場合に
は前記Ｄ／Ａコンバータ２からのアナログ出力ｂの電圧
レベルに比例しかつ前記制御可能範囲に入る電圧レベル
を有する制御電圧信号ｃを出力する一方、前記最大値検
出回路８からの最大値信号ｆを受け取った場合には前記
Ｄ／Ａコンバータ２からのアナログ出力ｂの電圧レベル
にかかわらず前記制御可能範囲を上回る電圧レベルを有
する制御電圧信号ｃを出力し、かつ前記最小値検出回路
９からの最小値信号ｇを受け取った場合には前記Ｄ／Ａ
コンバータ２からのアナログ出力ｂの電圧レベルにかか
わらず前記制御可能範囲を下回る電圧レベルを有する制
御電圧信号ｃを出力する機能を有することとしたもので
ある。
出回路８及び最小値検出回路９は、上記請求項１又は２
の発明の場合と同一の構成である。ただし、電圧変換回
路３は、前記Ｄ／Ａコンバータ２からのアナログ出力ｂ
の電圧レベルを前記被制御回路５に適した電圧レベルに
変換し、かつ該変換の結果を該被制御回路５への制御電
圧信号ｃとして出力するものであって、前記最大値検出
回路８からの最大値信号ｆと前記最小値検出回路９から
の最小値信号ｇとのいずれをも受け取っていない場合に
は前記Ｄ／Ａコンバータ２からのアナログ出力ｂの電圧
レベルに比例しかつ前記制御可能範囲に入る電圧レベル
を有する制御電圧信号ｃを出力する一方、前記最大値検
出回路８からの最大値信号ｆを受け取った場合には前記
Ｄ／Ａコンバータ２からのアナログ出力ｂの電圧レベル
にかかわらず前記制御可能範囲を上回る電圧レベルを有
する制御電圧信号ｃを出力し、かつ前記最小値検出回路
９からの最小値信号ｇを受け取った場合には前記Ｄ／Ａ
コンバータ２からのアナログ出力ｂの電圧レベルにかか
わらず前記制御可能範囲を下回る電圧レベルを有する制
御電圧信号ｃを出力する機能を有することとしたもので
ある。
【００２３】
【作用】請求項１の発明によれば、電圧変換回路３の入
出力特性は、図２に例示するように、ディジタル入力ａ
のうちの最大値データ２n −１に対する制御電圧信号ｃ
の電圧レベルＶＣ（２n −１）が他のデータの場合の変
化の連続性から外れて跳躍する。電圧変換回路３は、最
大値検出回路８からの最大値信号ｆを受け取った場合に
は、Ｄ／Ａコンバータ２からのアナログ出力ｂの電圧レ
ベルにとらわれずに大きい電圧レベルを有する制御電圧
信号ｃを出力するのである。この結果、ＶＣ（２n −
１）とＶＣ（２n −２）との間隔は、Ｄ／Ａコンバータ
２の分解能に対応したＶＣ（２n −２）とＶＣ（２n −
３）との間隔等より広くなっている。しかも、図３に例
示した被制御回路５の入出力特性図中に示すように、最
大値データ２n −１に対する制御電圧信号ｃの電圧レベ
ルＶＣ（２n −１）は被制御回路５における制御電圧信
号ｃの制御可能範囲の上限値ＶＣ（ＭＡＸ）を上回るよ
うに設定され、データ２n −２に対する制御電圧信号ｃ
の電圧レベルＶＣ（２n −２）は該上限値ＶＣ（ＭＡ
Ｘ）を下回るように設定される。この際、前記のとおり
ＶＣ（２n −１）とＶＣ（２n −２）との間隔が従来よ
り広くなっているので、このような設定を容易に実現す
ることができる。
出力特性は、図２に例示するように、ディジタル入力ａ
のうちの最大値データ２n −１に対する制御電圧信号ｃ
の電圧レベルＶＣ（２n −１）が他のデータの場合の変
化の連続性から外れて跳躍する。電圧変換回路３は、最
大値検出回路８からの最大値信号ｆを受け取った場合に
は、Ｄ／Ａコンバータ２からのアナログ出力ｂの電圧レ
ベルにとらわれずに大きい電圧レベルを有する制御電圧
信号ｃを出力するのである。この結果、ＶＣ（２n −
１）とＶＣ（２n −２）との間隔は、Ｄ／Ａコンバータ
２の分解能に対応したＶＣ（２n −２）とＶＣ（２n −
３）との間隔等より広くなっている。しかも、図３に例
示した被制御回路５の入出力特性図中に示すように、最
大値データ２n −１に対する制御電圧信号ｃの電圧レベ
ルＶＣ（２n −１）は被制御回路５における制御電圧信
号ｃの制御可能範囲の上限値ＶＣ（ＭＡＸ）を上回るよ
うに設定され、データ２n −２に対する制御電圧信号ｃ
の電圧レベルＶＣ（２n −２）は該上限値ＶＣ（ＭＡ
Ｘ）を下回るように設定される。この際、前記のとおり
ＶＣ（２n −１）とＶＣ（２n −２）との間隔が従来よ
り広くなっているので、このような設定を容易に実現す
ることができる。
【００２４】つまり、請求項１の発明によれば、従来と
は違ってＶＣ（２n −１）を上限値ＶＣ（ＭＡＸ）に一
致させる必要はなく、被制御回路５の入出力特性におけ
る理想特性からのずれや、Ｄ／Ａコンバータ２と電圧変
換回路３と被制御回路５との各々の内部構成素子のばら
つきがあっても、Ｄ／Ａコンバータ２の分解能を十分に
生かしながら被制御回路５の被制御出力電圧信号ｅの電
圧レベルを精密に制御することができ、かつ図３に示し
た被制御回路５の入出力特性例の場合には被制御出力電
圧信号ｅの最大出力レベルＶＯ（ＭＡＸ）までの出力が
実現できる。このようにして前記式（２）の設定が困難
な場合に対処できるのである。
は違ってＶＣ（２n −１）を上限値ＶＣ（ＭＡＸ）に一
致させる必要はなく、被制御回路５の入出力特性におけ
る理想特性からのずれや、Ｄ／Ａコンバータ２と電圧変
換回路３と被制御回路５との各々の内部構成素子のばら
つきがあっても、Ｄ／Ａコンバータ２の分解能を十分に
生かしながら被制御回路５の被制御出力電圧信号ｅの電
圧レベルを精密に制御することができ、かつ図３に示し
た被制御回路５の入出力特性例の場合には被制御出力電
圧信号ｅの最大出力レベルＶＯ（ＭＡＸ）までの出力が
実現できる。このようにして前記式（２）の設定が困難
な場合に対処できるのである。
【００２５】また、請求項２の発明によれば、電圧変換
回路３の入出力特性は、図２に例示するように、ディジ
タル入力ａのうちの最小値データ０に対する制御電圧信
号ｃの電圧レベルＶＣ（０）が他のデータの場合の変化
の連続性から外れて跳躍する。電圧変換回路３は、最小
値検出回路９からの最小値信号ｇを受け取った場合に
は、Ｄ／Ａコンバータ２からのアナログ出力ｂの電圧レ
ベルにとらわれずに小さい電圧レベルを有する制御電圧
信号ｃを出力するのである。この結果、ＶＣ（０）とＶ
Ｃ（１）との間隔は、Ｄ／Ａコンバータ２の分解能に対
応したＶＣ（１）とＶＣ（２）との間隔等より広くなっ
ている。しかも、図３に例示した被制御回路５の入出力
特性図中に示すように、最小値データ０に対する制御電
圧信号ｃの電圧レベルＶＣ（０）は被制御回路５におけ
る制御電圧信号ｃの制御可能範囲の下限値ＶＣ（ＭＩ
Ｎ）を下回るように設定され、データ１に対する制御電
圧信号ｃの電圧レベルＶＣ（１）は該下限値ＶＣ（ＭＩ
Ｎ）を上回るように設定される。この際、前記のとおり
ＶＣ（０）とＶＣ（１）との間隔が従来より広くなって
いるので、このような設定を容易に実現することができ
る。
回路３の入出力特性は、図２に例示するように、ディジ
タル入力ａのうちの最小値データ０に対する制御電圧信
号ｃの電圧レベルＶＣ（０）が他のデータの場合の変化
の連続性から外れて跳躍する。電圧変換回路３は、最小
値検出回路９からの最小値信号ｇを受け取った場合に
は、Ｄ／Ａコンバータ２からのアナログ出力ｂの電圧レ
ベルにとらわれずに小さい電圧レベルを有する制御電圧
信号ｃを出力するのである。この結果、ＶＣ（０）とＶ
Ｃ（１）との間隔は、Ｄ／Ａコンバータ２の分解能に対
応したＶＣ（１）とＶＣ（２）との間隔等より広くなっ
ている。しかも、図３に例示した被制御回路５の入出力
特性図中に示すように、最小値データ０に対する制御電
圧信号ｃの電圧レベルＶＣ（０）は被制御回路５におけ
る制御電圧信号ｃの制御可能範囲の下限値ＶＣ（ＭＩ
Ｎ）を下回るように設定され、データ１に対する制御電
圧信号ｃの電圧レベルＶＣ（１）は該下限値ＶＣ（ＭＩ
Ｎ）を上回るように設定される。この際、前記のとおり
ＶＣ（０）とＶＣ（１）との間隔が従来より広くなって
いるので、このような設定を容易に実現することができ
る。
【００２６】つまり、請求項２の発明によれば、従来と
は違ってＶＣ（０）を下限値ＶＣ（ＭＩＮ）に一致させ
る必要はなく、被制御回路５の入出力特性における理想
特性からのずれや、Ｄ／Ａコンバータ２と電圧変換回路
３と被制御回路５との各々の内部構成素子のばらつきが
あっても、Ｄ／Ａコンバータ２の分解能を十分に生かし
ながら被制御回路５の被制御出力電圧信号ｅの電圧レベ
ルを精密に制御することができ、かつ図３に示した被制
御回路５の入出力特性例の場合には被制御出力電圧信号
ｅの最小出力レベルＶＯ（ＭＩＮ）までの出力が実現で
きる。このようにして前記式（３）の設定が困難な場合
に対処できるのである。
は違ってＶＣ（０）を下限値ＶＣ（ＭＩＮ）に一致させ
る必要はなく、被制御回路５の入出力特性における理想
特性からのずれや、Ｄ／Ａコンバータ２と電圧変換回路
３と被制御回路５との各々の内部構成素子のばらつきが
あっても、Ｄ／Ａコンバータ２の分解能を十分に生かし
ながら被制御回路５の被制御出力電圧信号ｅの電圧レベ
ルを精密に制御することができ、かつ図３に示した被制
御回路５の入出力特性例の場合には被制御出力電圧信号
ｅの最小出力レベルＶＯ（ＭＩＮ）までの出力が実現で
きる。このようにして前記式（３）の設定が困難な場合
に対処できるのである。
【００２７】また、請求項３の発明によれば、電圧変換
回路３の入出力特性は、図２に例示するように、ディジ
タル入力ａのうちの最大値データ２n −１に対する制御
電圧信号ｃの電圧レベルＶＣ（２n −１）が他のデータ
の場合の変化の連続性から外れて跳躍し、かつ最小値デ
ータ０に対する制御電圧信号ｃの電圧レベルＶＣ（０）
がやはり変化の連続性から外れて跳躍する。しかも、図
３に例示した被制御回路５の入出力特性図中に示すよう
に、最大値データ２n −１に対する制御電圧信号ｃの電
圧レベルＶＣ（２n −１）は被制御回路５における制御
電圧信号ｃの制御可能範囲の上限値ＶＣ（ＭＡＸ）を上
回るように設定され、データ２n −２に対する制御電圧
信号ｃの電圧レベルＶＣ（２n −２）は該上限値ＶＣ
（ＭＡＸ）を下回るように設定され、かつ最小値データ
０に対する制御電圧信号ｃの電圧レベルＶＣ（０）は被
制御回路５における制御電圧信号ｃの制御可能範囲の下
限値ＶＣ（ＭＩＮ）を下回るように設定され、データ１
に対する制御電圧信号ｃの電圧レベルＶＣ（１）は該下
限値ＶＣ（ＭＩＮ）を上回るように設定される。
回路３の入出力特性は、図２に例示するように、ディジ
タル入力ａのうちの最大値データ２n −１に対する制御
電圧信号ｃの電圧レベルＶＣ（２n −１）が他のデータ
の場合の変化の連続性から外れて跳躍し、かつ最小値デ
ータ０に対する制御電圧信号ｃの電圧レベルＶＣ（０）
がやはり変化の連続性から外れて跳躍する。しかも、図
３に例示した被制御回路５の入出力特性図中に示すよう
に、最大値データ２n −１に対する制御電圧信号ｃの電
圧レベルＶＣ（２n −１）は被制御回路５における制御
電圧信号ｃの制御可能範囲の上限値ＶＣ（ＭＡＸ）を上
回るように設定され、データ２n −２に対する制御電圧
信号ｃの電圧レベルＶＣ（２n −２）は該上限値ＶＣ
（ＭＡＸ）を下回るように設定され、かつ最小値データ
０に対する制御電圧信号ｃの電圧レベルＶＣ（０）は被
制御回路５における制御電圧信号ｃの制御可能範囲の下
限値ＶＣ（ＭＩＮ）を下回るように設定され、データ１
に対する制御電圧信号ｃの電圧レベルＶＣ（１）は該下
限値ＶＣ（ＭＩＮ）を上回るように設定される。
【００２８】つまり、請求項３の発明によれば、従来と
は違ってＶＣ（２n −１）を上限値ＶＣ（ＭＡＸ）に一
致させる必要も、ＶＣ（０）を下限値ＶＣ（ＭＩＮ）に
一致させる必要もなく、被制御回路５の入出力特性にお
ける理想特性からのずれや、Ｄ／Ａコンバータ２と電圧
変換回路３と被制御回路５との各々の内部構成素子のば
らつきがあっても、Ｄ／Ａコンバータ２の分解能を十分
に生かしながら被制御回路５の被制御出力電圧信号ｅの
電圧レベルを精密に制御することができ、かつ被制御回
路５による被制御出力電圧信号ｅの最大出力レベルＶＯ
（ＭＡＸ）から最小出力レベルＶＯ（ＭＩＮ）までの有
効な出力が実現できる。このようにして前記式（２）及
び（３）の双方の設定が困難な場合に対処できるのであ
る。
は違ってＶＣ（２n −１）を上限値ＶＣ（ＭＡＸ）に一
致させる必要も、ＶＣ（０）を下限値ＶＣ（ＭＩＮ）に
一致させる必要もなく、被制御回路５の入出力特性にお
ける理想特性からのずれや、Ｄ／Ａコンバータ２と電圧
変換回路３と被制御回路５との各々の内部構成素子のば
らつきがあっても、Ｄ／Ａコンバータ２の分解能を十分
に生かしながら被制御回路５の被制御出力電圧信号ｅの
電圧レベルを精密に制御することができ、かつ被制御回
路５による被制御出力電圧信号ｅの最大出力レベルＶＯ
（ＭＡＸ）から最小出力レベルＶＯ（ＭＩＮ）までの有
効な出力が実現できる。このようにして前記式（２）及
び（３）の双方の設定が困難な場合に対処できるのであ
る。
【００２９】
【実施例】図１は、本発明の一実施例に係る制御電圧作
成回路の構成と、該制御電圧作成回路からの制御電圧信
号により出力電圧レベルが制御される被制御回路とを示
すブロック図である。ただし、同図中の被制御回路５
は、図５の場合と同一の入出力端子を有し、かつ同一の
入出力特性を有するものとする。
成回路の構成と、該制御電圧作成回路からの制御電圧信
号により出力電圧レベルが制御される被制御回路とを示
すブロック図である。ただし、同図中の被制御回路５
は、図５の場合と同一の入出力端子を有し、かつ同一の
入出力特性を有するものとする。
【００３０】図１中の制御電圧作成回路１０において、
Ｄ０からＤn-1 までのｎビットのディジタル入力端子１
と、ディジタル入力ａからアナログ出力ｂを生成するた
めのｎビットのＤ／Ａコンバータ２とは、図５に示した
従来のものと同一である。本実施例に係る図１の制御電
圧作成回路１０は、最大値検出回路８と最小値検出回路
９とを備える。最大値検出回路８は、Ｄ／Ａコンバータ
２に与えられたｎビットのディジタル入力ａを検査し、
該ディジタル入力ａが最大値データ２n −１を表わした
ものである場合に最大値信号ｆを出力するものである。
最小値検出回路９は、同じくＤ／Ａコンバータ２に与え
られたｎビットのディジタル入力ａを検査し、該ディジ
タル入力ａが最小値データ０を表わしたものである場合
に最小値信号ｇを出力するものである。
Ｄ０からＤn-1 までのｎビットのディジタル入力端子１
と、ディジタル入力ａからアナログ出力ｂを生成するた
めのｎビットのＤ／Ａコンバータ２とは、図５に示した
従来のものと同一である。本実施例に係る図１の制御電
圧作成回路１０は、最大値検出回路８と最小値検出回路
９とを備える。最大値検出回路８は、Ｄ／Ａコンバータ
２に与えられたｎビットのディジタル入力ａを検査し、
該ディジタル入力ａが最大値データ２n −１を表わした
ものである場合に最大値信号ｆを出力するものである。
最小値検出回路９は、同じくＤ／Ａコンバータ２に与え
られたｎビットのディジタル入力ａを検査し、該ディジ
タル入力ａが最小値データ０を表わしたものである場合
に最小値信号ｇを出力するものである。
【００３１】また、この制御電圧作成回路１０中の電圧
変換回路３は、従来と同様にＤ／Ａコンバータ２からの
アナログ出力ｂの電圧レベルを被制御回路５に適した電
圧レベルに変換し、これを制御電圧信号ｃとして制御信
号ライン４上に出力するものである。ただし、本実施例
の電圧変換回路３は、最大値検出回路８からの最大値信
号ｆと最小値検出回路９からの最小値信号ｇとのいずれ
をも受け取っていない場合には、Ｄ／Ａコンバータ２か
らのアナログ出力ｂの電圧レベルに比例しかつ被制御回
路５の制御可能範囲（ＶＣ（ＭＡＸ）〜ＶＣ（ＭＩ
Ｎ））に入る電圧レベルを有する制御電圧信号ｃを出力
するものである。しかも、この電圧変換回路３は、最大
値検出回路８からの最大値信号ｆを受け取った場合には
Ｄ／Ａコンバータ２からのアナログ出力ｂの電圧レベル
にかかわらず上限値ＶＣ（ＭＡＸ）を上回る電圧レベル
を有する制御電圧信号ｃを出力し、最小値検出回路９か
らの最小値信号ｇを受け取った場合にはＤ／Ａコンバー
タ２からのアナログ出力ｂの電圧レベルにかかわらず下
限値ＶＣ（ＭＩＮ）を下回る電圧レベルを有する制御電
圧信号ｃを出力するものである。
変換回路３は、従来と同様にＤ／Ａコンバータ２からの
アナログ出力ｂの電圧レベルを被制御回路５に適した電
圧レベルに変換し、これを制御電圧信号ｃとして制御信
号ライン４上に出力するものである。ただし、本実施例
の電圧変換回路３は、最大値検出回路８からの最大値信
号ｆと最小値検出回路９からの最小値信号ｇとのいずれ
をも受け取っていない場合には、Ｄ／Ａコンバータ２か
らのアナログ出力ｂの電圧レベルに比例しかつ被制御回
路５の制御可能範囲（ＶＣ（ＭＡＸ）〜ＶＣ（ＭＩ
Ｎ））に入る電圧レベルを有する制御電圧信号ｃを出力
するものである。しかも、この電圧変換回路３は、最大
値検出回路８からの最大値信号ｆを受け取った場合には
Ｄ／Ａコンバータ２からのアナログ出力ｂの電圧レベル
にかかわらず上限値ＶＣ（ＭＡＸ）を上回る電圧レベル
を有する制御電圧信号ｃを出力し、最小値検出回路９か
らの最小値信号ｇを受け取った場合にはＤ／Ａコンバー
タ２からのアナログ出力ｂの電圧レベルにかかわらず下
限値ＶＣ（ＭＩＮ）を下回る電圧レベルを有する制御電
圧信号ｃを出力するものである。
【００３２】次に、以上の構成を有する本実施例に係る
制御電圧作成回路１０の動作を、図２及び図３を用いて
説明する。
制御電圧作成回路１０の動作を、図２及び図３を用いて
説明する。
【００３３】ディジタル入力端子１を通して与えられた
ディジタル入力ａをＤ／Ａコンバータ２がアナログ出力
ｂに変換し、このアナログ出力ｂに基づいて電圧変換回
路３が被制御回路５に適した電圧レベルの制御電圧信号
ｃを該被制御回路５に与えることにより被制御出力電圧
信号ｅの電圧レベルを制御するという一連の動作は、従
来と同様である。ただし、制御電圧作成回路１０の入出
力特性は、従来とは異なっている。
ディジタル入力ａをＤ／Ａコンバータ２がアナログ出力
ｂに変換し、このアナログ出力ｂに基づいて電圧変換回
路３が被制御回路５に適した電圧レベルの制御電圧信号
ｃを該被制御回路５に与えることにより被制御出力電圧
信号ｅの電圧レベルを制御するという一連の動作は、従
来と同様である。ただし、制御電圧作成回路１０の入出
力特性は、従来とは異なっている。
【００３４】図２は、本実施例の制御電圧作成回路１０
におけるディジタル入力ａのデータと制御電圧信号ｃの
電圧レベルとの関係を示す入出力特性図である。Ｄ／Ａ
コンバータ２に与えられるディジタル入力ａが最大値デ
ータ２n −１でも最小値データ０でもない１〜２n −２
の範囲のデータである場合には、最大値信号ｆと最小値
信号ｇとのいずれも出力されることはない。この場合に
は、電圧変換回路３は、Ｄ／Ａコンバータ２からのアナ
ログ出力ｂの電圧レベルに比例した電圧レベルを有する
制御電圧信号ｃを出力する。つまり、図２に示すよう
に、制御電圧信号ｃの電圧レベルは、ディジタル入力ａ
の変化に応じてＶＣ（２n −２）とＶＣ（１）との間で
リニアに変化する。
におけるディジタル入力ａのデータと制御電圧信号ｃの
電圧レベルとの関係を示す入出力特性図である。Ｄ／Ａ
コンバータ２に与えられるディジタル入力ａが最大値デ
ータ２n −１でも最小値データ０でもない１〜２n −２
の範囲のデータである場合には、最大値信号ｆと最小値
信号ｇとのいずれも出力されることはない。この場合に
は、電圧変換回路３は、Ｄ／Ａコンバータ２からのアナ
ログ出力ｂの電圧レベルに比例した電圧レベルを有する
制御電圧信号ｃを出力する。つまり、図２に示すよう
に、制御電圧信号ｃの電圧レベルは、ディジタル入力ａ
の変化に応じてＶＣ（２n −２）とＶＣ（１）との間で
リニアに変化する。
【００３５】ところが、ディジタル入力端子１の全ての
ビットＤ０〜Ｄn-1 が“１”（すなわち“Ｈ”レベル）
となった場合すなわちディジタル入力ａが最大値データ
２n −１を表わす場合には、ディジタル入力ａの全ビッ
トが“１”に揃ったことを検知した最大値検出回路８が
最大値信号ｆを出力する。この最大値検出回路８からの
最大値信号ｆを受け取った電圧変換回路３は、Ｄ／Ａコ
ンバータ２からのアナログ出力ｂの電圧レベルにかかわ
りなく、図２に示すように、ＶＣ（２n −２）とＶＣ
（１）との間のリニアな入出力特性から上方向に大きく
飛躍した電圧レベルＶＣ（２n −１）を有する制御電圧
信号ｃを出力する。
ビットＤ０〜Ｄn-1 が“１”（すなわち“Ｈ”レベル）
となった場合すなわちディジタル入力ａが最大値データ
２n −１を表わす場合には、ディジタル入力ａの全ビッ
トが“１”に揃ったことを検知した最大値検出回路８が
最大値信号ｆを出力する。この最大値検出回路８からの
最大値信号ｆを受け取った電圧変換回路３は、Ｄ／Ａコ
ンバータ２からのアナログ出力ｂの電圧レベルにかかわ
りなく、図２に示すように、ＶＣ（２n −２）とＶＣ
（１）との間のリニアな入出力特性から上方向に大きく
飛躍した電圧レベルＶＣ（２n −１）を有する制御電圧
信号ｃを出力する。
【００３６】また、ディジタル入力端子１の全てのビッ
トＤ０〜Ｄn-1 が“０”（すなわち“Ｌ”レベル）とな
った場合すなわちディジタル入力ａが最小値データ０を
表わす場合には、ディジタル入力ａの全ビットが“０”
に揃ったことを検知した最小値検出回路９が最小値信号
ｇを出力する。この最小値検出回路９からの最小値信号
ｇを受け取った電圧変換回路３は、Ｄ／Ａコンバータ２
からのアナログ出力ｂの電圧レベルにかかわりなく、図
２に示すように、ＶＣ（２n −２）とＶＣ（１）との間
のリニアな入出力特性から下方向に大きく飛躍した電圧
レベルＶＣ（０）を有する制御電圧信号ｃを出力する。
トＤ０〜Ｄn-1 が“０”（すなわち“Ｌ”レベル）とな
った場合すなわちディジタル入力ａが最小値データ０を
表わす場合には、ディジタル入力ａの全ビットが“０”
に揃ったことを検知した最小値検出回路９が最小値信号
ｇを出力する。この最小値検出回路９からの最小値信号
ｇを受け取った電圧変換回路３は、Ｄ／Ａコンバータ２
からのアナログ出力ｂの電圧レベルにかかわりなく、図
２に示すように、ＶＣ（２n −２）とＶＣ（１）との間
のリニアな入出力特性から下方向に大きく飛躍した電圧
レベルＶＣ（０）を有する制御電圧信号ｃを出力する。
【００３７】以上のとおり、本実施例の制御電圧作成回
路１０の入出力特性は、ディジタル入力ａのうちの最大
値データ２n −１と最小値データ０とに関する２点（Ｖ
Ｃ（２n −１），ＶＣ（０））のみが非リニアとなって
いる。ただし、ＶＣ（２n −１）及びＶＣ（０）の各々
における電圧レベルの飛躍量は、被制御回路５の特性に
応じて決定される。
路１０の入出力特性は、ディジタル入力ａのうちの最大
値データ２n −１と最小値データ０とに関する２点（Ｖ
Ｃ（２n −１），ＶＣ（０））のみが非リニアとなって
いる。ただし、ＶＣ（２n −１）及びＶＣ（０）の各々
における電圧レベルの飛躍量は、被制御回路５の特性に
応じて決定される。
【００３８】一方、図３は、図７に示したものと同一の
被制御回路５の入出力特性を図示したものである。ただ
し、図３中には、被制御回路５の入力としての制御電圧
信号ｃの制御可能範囲を定義付ける上限値ＶＣ（ＭＡ
Ｘ）及び下限値ＶＣ（ＭＩＮ）と、本実施例の制御電圧
作成回路１０の出力としての制御電圧信号ｃの各電圧レ
ベルＶＣ（２n −１），ＶＣ（２ｎ−２），ＶＣ（２ｎ
−３），…，ＶＣ（２），ＶＣ（１），ＶＣ（０）との
大小関係を図示してある。
被制御回路５の入出力特性を図示したものである。ただ
し、図３中には、被制御回路５の入力としての制御電圧
信号ｃの制御可能範囲を定義付ける上限値ＶＣ（ＭＡ
Ｘ）及び下限値ＶＣ（ＭＩＮ）と、本実施例の制御電圧
作成回路１０の出力としての制御電圧信号ｃの各電圧レ
ベルＶＣ（２n −１），ＶＣ（２ｎ−２），ＶＣ（２ｎ
−３），…，ＶＣ（２），ＶＣ（１），ＶＣ（０）との
大小関係を図示してある。
【００３９】図３に示すように、ＶＣ（２n −１）は制
御可能範囲の上限値ＶＣ（ＭＡＸ）より十分に大きく、
かつＶＣ（２ｎ−２）は該上限値ＶＣ（ＭＡＸ）を下回
るように設定される。すなわち、 ＶＣ（ＭＡＸ）＜ＶＣ（２n −１） ……（６） かつ ＶＣ（２n −２）＜ＶＣ（ＭＡＸ） ……（７） を上限値ＶＣ（ＭＡＸ）に係る設定条件とする。ＶＣ
（２n −１）とＶＣ（２n −２）との間隔は従来に比べ
て大きくなっているので、このような設定を容易に実現
することができる。
御可能範囲の上限値ＶＣ（ＭＡＸ）より十分に大きく、
かつＶＣ（２ｎ−２）は該上限値ＶＣ（ＭＡＸ）を下回
るように設定される。すなわち、 ＶＣ（ＭＡＸ）＜ＶＣ（２n −１） ……（６） かつ ＶＣ（２n −２）＜ＶＣ（ＭＡＸ） ……（７） を上限値ＶＣ（ＭＡＸ）に係る設定条件とする。ＶＣ
（２n −１）とＶＣ（２n −２）との間隔は従来に比べ
て大きくなっているので、このような設定を容易に実現
することができる。
【００４０】また、ＶＣ（０）は下限値ＶＣ（ＭＩＮ）
より十分に小さく、かつＶＣ（１）は該下限値ＶＣ（Ｍ
ＩＮ）を上回るように設定される。すなわち、 ＶＣ（０）＜ＶＣ（ＭＩＮ） ……（８） かつ ＶＣ（ＭＩＮ）＜ＶＣ（１） ……（９） を下限値ＶＣ（ＭＩＮ）に係る設定条件とする。ＶＣ
（０）とＶＣ（１）との間隔は従来に比べて大きくなっ
ているので、このような設定も容易である。
より十分に小さく、かつＶＣ（１）は該下限値ＶＣ（Ｍ
ＩＮ）を上回るように設定される。すなわち、 ＶＣ（０）＜ＶＣ（ＭＩＮ） ……（８） かつ ＶＣ（ＭＩＮ）＜ＶＣ（１） ……（９） を下限値ＶＣ（ＭＩＮ）に係る設定条件とする。ＶＣ
（０）とＶＣ（１）との間隔は従来に比べて大きくなっ
ているので、このような設定も容易である。
【００４１】以上のように、式（６）〜（９）を満足す
るように上限値ＶＣ（ＭＡＸ）及び下限値ＶＣ（ＭＩ
Ｎ）に対するＶＣ（２n −１）〜ＶＣ（０）の設定を行
えば、図３から分かるように、Ｄ／Ａコンバータ２の分
解能を十分に生かしながら被制御回路５の被制御出力電
圧信号ｅの電圧レベルを精密に制御することができ、か
つ被制御回路５による被制御出力電圧信号ｅの最大出力
レベルＶＯ（ＭＡＸ）から最小出力レベルＶＯ（ＭＩ
Ｎ）までの有効な出力が実現できる。
るように上限値ＶＣ（ＭＡＸ）及び下限値ＶＣ（ＭＩ
Ｎ）に対するＶＣ（２n −１）〜ＶＣ（０）の設定を行
えば、図３から分かるように、Ｄ／Ａコンバータ２の分
解能を十分に生かしながら被制御回路５の被制御出力電
圧信号ｅの電圧レベルを精密に制御することができ、か
つ被制御回路５による被制御出力電圧信号ｅの最大出力
レベルＶＯ（ＭＡＸ）から最小出力レベルＶＯ（ＭＩ
Ｎ）までの有効な出力が実現できる。
【００４２】しかも、従来の等号を含む式（２）及び
（３）の設定に比べて本実施例の場合の不等号を含んだ
式（６）〜（９）の設定にはある程度の余裕があるの
で、被制御回路５の入出力特性における理想特性からの
ずれに起因して上限値ＶＣ（ＭＡＸ）や下限値ＶＣ（Ｍ
ＩＮ）の値を正確には特定できない場合や、Ｄ／Ａコン
バータ２と電圧変換回路３との各々の内部構成素子のば
らつきに起因して制御電圧作成回路１０の出力としての
制御電圧信号ｃの電圧レベルＶＣ（２n −１）〜ＶＣ
（０）が変動する場合や、被制御回路５の内部構成素子
のばらつきに起因して該被制御回路５のＶＣ（ＭＡＸ）
やＶＣ（ＭＩＮ）が変動する場合でも、式（６）〜
（９）を常に満足させることができる。したがって、Ｄ
／Ａコンバータ２の分解能を十分に生かした被制御出力
電圧信号ｅの電圧レベルの精密な制御を常に実現しなが
ら、該被制御出力電圧信号ｅの最大出力レベルＶＯ（Ｍ
ＡＸ）から最小出力レベルＶＯ（ＭＩＮ）までの有効な
出力を常に実現することができる。
（３）の設定に比べて本実施例の場合の不等号を含んだ
式（６）〜（９）の設定にはある程度の余裕があるの
で、被制御回路５の入出力特性における理想特性からの
ずれに起因して上限値ＶＣ（ＭＡＸ）や下限値ＶＣ（Ｍ
ＩＮ）の値を正確には特定できない場合や、Ｄ／Ａコン
バータ２と電圧変換回路３との各々の内部構成素子のば
らつきに起因して制御電圧作成回路１０の出力としての
制御電圧信号ｃの電圧レベルＶＣ（２n −１）〜ＶＣ
（０）が変動する場合や、被制御回路５の内部構成素子
のばらつきに起因して該被制御回路５のＶＣ（ＭＡＸ）
やＶＣ（ＭＩＮ）が変動する場合でも、式（６）〜
（９）を常に満足させることができる。したがって、Ｄ
／Ａコンバータ２の分解能を十分に生かした被制御出力
電圧信号ｅの電圧レベルの精密な制御を常に実現しなが
ら、該被制御出力電圧信号ｅの最大出力レベルＶＯ（Ｍ
ＡＸ）から最小出力レベルＶＯ（ＭＩＮ）までの有効な
出力を常に実現することができる。
【００４３】さて、図４は、前記電圧変換回路３、最大
値検出回路８及び最小値検出回路９の各々の具体的な回
路構成を示した回路図である。同図において、電圧変換
回路３は、トランジスタＱ１〜Ｑ７、ダイオードＤ１〜
Ｄ２、抵抗Ｒ１〜Ｒ８、定電流源Ｉ１〜Ｉ２及びバイア
ス電源Ｖbiasで構成されている。このうち、トランジス
タＱ２〜Ｑ３及び抵抗Ｒ２〜Ｒ３はカレントミラー回路
を構成するものであり、トランジスタＱ５〜Ｑ６、ダイ
オードＤ１〜Ｄ２及び抵抗Ｒ７〜Ｒ８は差動アンプを構
成するものである。また、最大値検出回路８は、ｎビッ
トのディジタル入力ａが入力側に与えられるｎ入力のア
ンド回路ＡＮＤ１で構成される。最小値検出回路９は、
ｎ個のインバータＩＮＶ０〜ＩＮＶn-1とｎ入力のアン
ド回路ＡＮＤ２とで構成されている。
値検出回路８及び最小値検出回路９の各々の具体的な回
路構成を示した回路図である。同図において、電圧変換
回路３は、トランジスタＱ１〜Ｑ７、ダイオードＤ１〜
Ｄ２、抵抗Ｒ１〜Ｒ８、定電流源Ｉ１〜Ｉ２及びバイア
ス電源Ｖbiasで構成されている。このうち、トランジス
タＱ２〜Ｑ３及び抵抗Ｒ２〜Ｒ３はカレントミラー回路
を構成するものであり、トランジスタＱ５〜Ｑ６、ダイ
オードＤ１〜Ｄ２及び抵抗Ｒ７〜Ｒ８は差動アンプを構
成するものである。また、最大値検出回路８は、ｎビッ
トのディジタル入力ａが入力側に与えられるｎ入力のア
ンド回路ＡＮＤ１で構成される。最小値検出回路９は、
ｎ個のインバータＩＮＶ０〜ＩＮＶn-1とｎ入力のアン
ド回路ＡＮＤ２とで構成されている。
【００４４】最大値検出回路８を構成するアンド回路Ａ
ＮＤ１は、ディジタル入力ａの全ビットが“１”（すな
わち“Ｈ”レベル）に揃ったときに、電圧変換回路３の
トランジスタＱ１をＯＮさせる。このようにしてトラン
ジスタＱ１がＯＮすると、トランジスタＱ２〜Ｑ３及び
抵抗Ｒ２〜Ｒ３からなるカレントミラー回路の作用によ
り、抵抗Ｒ１で決定される電流がＤ／Ａコンバータ２の
アナログ出力ｂに加算される。また、最小値検出回路９
を構成するインバータＩＮＶ０〜ＩＮＶn-1 とアンド回
路ＡＮＤ２とは、ディジタル入力ａの全ビットが“０”
（すなわち“Ｌ”レベル）に揃ったときに、電圧変換回
路３のトランジスタＱ４をＯＮさせる。このようにして
トランジスタＱ４がＯＮすると、抵抗Ｒ４で決定される
電流がＤ／Ａコンバータ２のアナログ出力ｂから差し引
かれる。以上の結果、トランジスタＱ５のベース電流
は、ディジタル入力ａが最大値データ２n −１と最小値
データ０とを表わす場合にのみ大きく変化させられる。
そして、このトランジスタＱ５のベース電流は、トラン
ジスタＱ５〜Ｑ６、ダイオードＤ１〜Ｄ２及び抵抗Ｒ７
〜Ｒ８からなる差動アンプによって電圧に変換され、制
御電圧信号ｃとして制御ライン４上に出力される。
ＮＤ１は、ディジタル入力ａの全ビットが“１”（すな
わち“Ｈ”レベル）に揃ったときに、電圧変換回路３の
トランジスタＱ１をＯＮさせる。このようにしてトラン
ジスタＱ１がＯＮすると、トランジスタＱ２〜Ｑ３及び
抵抗Ｒ２〜Ｒ３からなるカレントミラー回路の作用によ
り、抵抗Ｒ１で決定される電流がＤ／Ａコンバータ２の
アナログ出力ｂに加算される。また、最小値検出回路９
を構成するインバータＩＮＶ０〜ＩＮＶn-1 とアンド回
路ＡＮＤ２とは、ディジタル入力ａの全ビットが“０”
（すなわち“Ｌ”レベル）に揃ったときに、電圧変換回
路３のトランジスタＱ４をＯＮさせる。このようにして
トランジスタＱ４がＯＮすると、抵抗Ｒ４で決定される
電流がＤ／Ａコンバータ２のアナログ出力ｂから差し引
かれる。以上の結果、トランジスタＱ５のベース電流
は、ディジタル入力ａが最大値データ２n −１と最小値
データ０とを表わす場合にのみ大きく変化させられる。
そして、このトランジスタＱ５のベース電流は、トラン
ジスタＱ５〜Ｑ６、ダイオードＤ１〜Ｄ２及び抵抗Ｒ７
〜Ｒ８からなる差動アンプによって電圧に変換され、制
御電圧信号ｃとして制御ライン４上に出力される。
【００４５】なお、被制御回路５が例えばチョッパ型の
回路で構成されている場合には、最大値信号ｆ及び最小
値信号ｇのうちの少なくとも一方の信号に基づいて被制
御回路５の動作をＯＮ／ＯＦＦさせる構成を採用するこ
ともできる。
回路で構成されている場合には、最大値信号ｆ及び最小
値信号ｇのうちの少なくとも一方の信号に基づいて被制
御回路５の動作をＯＮ／ＯＦＦさせる構成を採用するこ
ともできる。
【００４６】
【発明の効果】以上説明してきたとおり、請求項１の発
明によれば、Ｄ／Ａコンバータ２へのディジタル入力ａ
が最大値データを表わしたものであるか否かを検出する
ための最大値検出回路８を設け、最大値データ以外のデ
ータについてはＤ／Ａコンバータ２からのアナログ出力
ｂの電圧レベルに比例しかつ被制御回路５の制御可能範
囲（ＶＣ（ＭＡＸ）〜ＶＣ（ＭＩＮ））に入る電圧レベ
ルを有する制御電圧信号ｃを電圧変換回路３から出力す
る一方、最大値データについてはＤ／Ａコンバータ２か
らのアナログ出力ｂの電圧レベルにかかわらず該制御可
能範囲を上回る電圧レベルを有する制御電圧信号ｃを電
圧変換回路３から出力する構成を採用したので、被制御
回路５の入出力特性における理想特性からのずれや、Ｄ
／Ａコンバータ２と電圧変換回路３と被制御回路５との
各々の内部構成素子のばらつきがあっても、Ｄ／Ａコン
バータ２の分解能を十分に生かしながら被制御回路５の
被制御出力電圧信号ｅの電圧レベルを精密に制御するこ
とができ、かつ図３に示した被制御回路５の入出力特性
例の場合には被制御出力電圧信号ｅの最大出力レベルＶ
Ｏ（ＭＡＸ）までの出力が実現できる。
明によれば、Ｄ／Ａコンバータ２へのディジタル入力ａ
が最大値データを表わしたものであるか否かを検出する
ための最大値検出回路８を設け、最大値データ以外のデ
ータについてはＤ／Ａコンバータ２からのアナログ出力
ｂの電圧レベルに比例しかつ被制御回路５の制御可能範
囲（ＶＣ（ＭＡＸ）〜ＶＣ（ＭＩＮ））に入る電圧レベ
ルを有する制御電圧信号ｃを電圧変換回路３から出力す
る一方、最大値データについてはＤ／Ａコンバータ２か
らのアナログ出力ｂの電圧レベルにかかわらず該制御可
能範囲を上回る電圧レベルを有する制御電圧信号ｃを電
圧変換回路３から出力する構成を採用したので、被制御
回路５の入出力特性における理想特性からのずれや、Ｄ
／Ａコンバータ２と電圧変換回路３と被制御回路５との
各々の内部構成素子のばらつきがあっても、Ｄ／Ａコン
バータ２の分解能を十分に生かしながら被制御回路５の
被制御出力電圧信号ｅの電圧レベルを精密に制御するこ
とができ、かつ図３に示した被制御回路５の入出力特性
例の場合には被制御出力電圧信号ｅの最大出力レベルＶ
Ｏ（ＭＡＸ）までの出力が実現できる。
【００４７】また、請求項２の発明によれば、Ｄ／Ａコ
ンバータ２へのディジタル入力ａが最小値データを表わ
したものであるか否かを検出するための最小値検出回路
９を設け、最小値データ以外のデータについてはＤ／Ａ
コンバータ２からのアナログ出力ｂの電圧レベルに比例
しかつ被制御回路５の制御可能範囲（ＶＣ（ＭＡＸ）〜
ＶＣ（ＭＩＮ））に入る電圧レベルを有する制御電圧信
号ｃを電圧変換回路３から出力する一方、最小値データ
についてはＤ／Ａコンバータ２からのアナログ出力ｂの
電圧レベルにかかわらず該制御可能範囲を下回る電圧レ
ベルを有する制御電圧信号ｃを電圧変換回路３から出力
する構成を採用したので、被制御回路５の入出力特性に
おける理想特性からのずれや、Ｄ／Ａコンバータ２と電
圧変換回路３と被制御回路５との各々の内部構成素子の
ばらつきがあっても、Ｄ／Ａコンバータ２の分解能を十
分に生かしながら被制御回路５の被制御出力電圧信号ｅ
の電圧レベルを精密に制御することができ、かつ図３に
示した被制御回路５の入出力特性例の場合には被制御出
力電圧信号ｅの最小出力レベルＶＯ（ＭＩＮ）までの出
力が実現できる。
ンバータ２へのディジタル入力ａが最小値データを表わ
したものであるか否かを検出するための最小値検出回路
９を設け、最小値データ以外のデータについてはＤ／Ａ
コンバータ２からのアナログ出力ｂの電圧レベルに比例
しかつ被制御回路５の制御可能範囲（ＶＣ（ＭＡＸ）〜
ＶＣ（ＭＩＮ））に入る電圧レベルを有する制御電圧信
号ｃを電圧変換回路３から出力する一方、最小値データ
についてはＤ／Ａコンバータ２からのアナログ出力ｂの
電圧レベルにかかわらず該制御可能範囲を下回る電圧レ
ベルを有する制御電圧信号ｃを電圧変換回路３から出力
する構成を採用したので、被制御回路５の入出力特性に
おける理想特性からのずれや、Ｄ／Ａコンバータ２と電
圧変換回路３と被制御回路５との各々の内部構成素子の
ばらつきがあっても、Ｄ／Ａコンバータ２の分解能を十
分に生かしながら被制御回路５の被制御出力電圧信号ｅ
の電圧レベルを精密に制御することができ、かつ図３に
示した被制御回路５の入出力特性例の場合には被制御出
力電圧信号ｅの最小出力レベルＶＯ（ＭＩＮ）までの出
力が実現できる。
【００４８】また、請求項３の発明によれば、Ｄ／Ａコ
ンバータ２へのディジタル入力ａが最大値データを表わ
したものであるか否かを検出するための最大値検出回路
８と、該ディジタル入力ａが最小値データを表わしたも
のであるか否かを検出するための最小値検出回路９とを
設け、最大値データでも最小値データでもないデータに
ついてはＤ／Ａコンバータ２からのアナログ出力ｂの電
圧レベルに比例しかつ被制御回路５の制御可能範囲（Ｖ
Ｃ（ＭＡＸ）〜ＶＣ（ＭＩＮ））に入る電圧レベルを有
する制御電圧信号ｃを電圧変換回路３から出力する一
方、最大値データについてはＤ／Ａコンバータ２からの
アナログ出力ｂの電圧レベルにかかわらず該制御可能範
囲を上回る電圧レベルを有する制御電圧信号ｃを電圧変
換回路３から出力し、かつ最小値データについてはＤ／
Ａコンバータ２からのアナログ出力ｂの電圧レベルにか
かわらず該制御可能範囲を下回る電圧レベルを有する制
御電圧信号ｃを電圧変換回路３から出力する構成を採用
したので、被制御回路５の入出力特性における理想特性
からのずれや、Ｄ／Ａコンバータ２と電圧変換回路３と
被制御回路５との各々の内部構成素子のばらつきがあっ
ても、Ｄ／Ａコンバータ２の分解能を十分に生かしなが
ら被制御回路５の被制御出力電圧信号ｅの電圧レベルを
精密に制御することができ、かつ被制御回路５による被
制御出力電圧信号ｅの最大出力レベルＶＯ（ＭＡＸ）か
ら最小出力レベルＶＯ（ＭＩＮ）までの有効な出力が実
現できる。
ンバータ２へのディジタル入力ａが最大値データを表わ
したものであるか否かを検出するための最大値検出回路
８と、該ディジタル入力ａが最小値データを表わしたも
のであるか否かを検出するための最小値検出回路９とを
設け、最大値データでも最小値データでもないデータに
ついてはＤ／Ａコンバータ２からのアナログ出力ｂの電
圧レベルに比例しかつ被制御回路５の制御可能範囲（Ｖ
Ｃ（ＭＡＸ）〜ＶＣ（ＭＩＮ））に入る電圧レベルを有
する制御電圧信号ｃを電圧変換回路３から出力する一
方、最大値データについてはＤ／Ａコンバータ２からの
アナログ出力ｂの電圧レベルにかかわらず該制御可能範
囲を上回る電圧レベルを有する制御電圧信号ｃを電圧変
換回路３から出力し、かつ最小値データについてはＤ／
Ａコンバータ２からのアナログ出力ｂの電圧レベルにか
かわらず該制御可能範囲を下回る電圧レベルを有する制
御電圧信号ｃを電圧変換回路３から出力する構成を採用
したので、被制御回路５の入出力特性における理想特性
からのずれや、Ｄ／Ａコンバータ２と電圧変換回路３と
被制御回路５との各々の内部構成素子のばらつきがあっ
ても、Ｄ／Ａコンバータ２の分解能を十分に生かしなが
ら被制御回路５の被制御出力電圧信号ｅの電圧レベルを
精密に制御することができ、かつ被制御回路５による被
制御出力電圧信号ｅの最大出力レベルＶＯ（ＭＡＸ）か
ら最小出力レベルＶＯ（ＭＩＮ）までの有効な出力が実
現できる。
【図１】本発明の一実施例に係る制御電圧作成回路の構
成と、該制御電圧作成回路からの制御電圧信号により出
力電圧レベルが制御される被制御回路とを示すブロック
図である。
成と、該制御電圧作成回路からの制御電圧信号により出
力電圧レベルが制御される被制御回路とを示すブロック
図である。
【図２】図１中の制御電圧作成回路におけるディジタル
入力データと制御電圧信号の電圧レベルとの関係を示す
入出力特性図である。
入力データと制御電圧信号の電圧レベルとの関係を示す
入出力特性図である。
【図３】図１中の被制御回路における制御電圧信号の電
圧レベルと被制御出力電圧信号の電圧レベルとの関係を
示す入出力特性図である。
圧レベルと被制御出力電圧信号の電圧レベルとの関係を
示す入出力特性図である。
【図４】図１中の電圧変換回路、最大値検出回路及び最
小値検出回路の各々の具体的な回路構成を示した回路図
である。
小値検出回路の各々の具体的な回路構成を示した回路図
である。
【図５】従来の制御電圧作成回路の構成と、該制御電圧
作成回路からの制御電圧信号により出力電圧レベルが制
御される被制御回路とを示すブロック図である。
作成回路からの制御電圧信号により出力電圧レベルが制
御される被制御回路とを示すブロック図である。
【図６】図５中の制御電圧作成回路におけるディジタル
入力データと制御電圧信号の電圧レベルとの関係を示す
入出力特性図である。
入力データと制御電圧信号の電圧レベルとの関係を示す
入出力特性図である。
【図７】図５中の被制御回路における制御電圧信号の電
圧レベルと被制御出力電圧信号の電圧レベルとの関係を
示す入出力特性図である。
圧レベルと被制御出力電圧信号の電圧レベルとの関係を
示す入出力特性図である。
２ Ｄ／Ａコンバータ ３ 電圧変換回路 ５ 被制御回路 ８ 最大値検出回路 ９ 最小値検出回路 １０ 制御電圧作成回路 ａ ディジタル入力 ｂ Ｄ／Ａコンバータのアナログ出力 ｃ 制御電圧信号 ｄ 制御入力信号 ｅ 被制御出力電圧信号 ｆ 最大値信号 ｇ 最小値信号
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−280532（ＪＰ，Ａ) 実開 平３−98534（ＪＰ，Ｕ) 実開 昭62−170611（ＪＰ，Ｕ) 実開 平２−6274（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.6，ＤＢ名) H03M 1/00 - 1/88 G05F 1/00 - 1/10
Claims (3)
- 【請求項１】 与えられた制御電圧信号が所定の制御可
能範囲内の電圧レベルを有する場合には該制御電圧信号
の電圧レベルの変化に応じて被制御出力電圧信号の電圧
レベルを変化させ、かつ前記与えられた制御電圧信号が
前記制御可能範囲を上回る電圧レベルを有する場合には
該制御電圧信号の電圧レベルにかかわらず前記被制御出
力電圧信号の電圧レベルを一定の電圧レベルに保持する
入出力特性を有する被制御回路を制御対象とし、該被制
御回路に対して前記制御電圧信号を与えるための制御電
圧作成回路であって、 最大値と最小値との間の任意のデータを表わした複数ビ
ットのディジタル入力が与えられ、かつ該与えられたデ
ィジタル入力を該ディジタル入力が表わすデータに比例
した電圧レベルのアナログ出力に変換するＤ／Ａコンバ
ータと、 前記Ｄ／Ａコンバータに与えられた複数ビットのディジ
タル入力を検査し、該ディジタル入力が最大値データを
表わしたものである場合には最大値信号を出力する最大
値検出回路と、 前記Ｄ／Ａコンバータからのアナログ出力の電圧レベル
を前記被制御回路に適した電圧レベルに変換し、かつ該
変換の結果を前記制御電圧信号として出力するための電
圧変換回路とを備え、 前記電圧変換回路は、前記最大値検出回路からの最大値
信号を受け取っていない場合には前記Ｄ／Ａコンバータ
からのアナログ出力の電圧レベルに比例しかつ前記制御
可能範囲に入る電圧レベルを有する制御電圧信号を出力
する一方、前記最大値検出回路からの最大値信号を受け
取った場合には前記Ｄ／Ａコンバータからのアナログ出
力の電圧レベルにかかわらず前記制御可能範囲を上回る
電圧レベルを有する制御電圧信号を出力する機能を有す
ることを特徴とする制御電圧作成回路。 - 【請求項２】 与えられた制御電圧信号が所定の制御可
能範囲内の電圧レベルを有する場合には該制御電圧信号
の電圧レベルの変化に応じて被制御出力電圧信号の電圧
レベルを変化させ、かつ前記与えられた制御電圧信号が
前記制御可能範囲を下回る電圧レベルを有する場合には
該制御電圧信号の電圧レベルにかかわらず前記被制御出
力電圧信号の電圧レベルを一定の電圧レベルに保持する
入出力特性を有する被制御回路を制御対象とし、該被制
御回路に対して前記制御電圧信号を与えるための制御電
圧作成回路であって、 最大値と最小値との間の任意のデータを表わした複数ビ
ットのディジタル入力が与えられ、かつ該与えられたデ
ィジタル入力を該ディジタル入力が表わすデータに比例
した電圧レベルのアナログ出力に変換するＤ／Ａコンバ
ータと、 前記Ｄ／Ａコンバータに与えられた複数ビットのディジ
タル入力を検査し、該ディジタル入力が最小値データを
表わしたものである場合には最小値信号を出力する最小
値検出回路と、 前記Ｄ／Ａコンバータからのアナログ出力の電圧レベル
を前記被制御回路に適した電圧レベルに変換し、かつ該
変換の結果を前記制御電圧信号として出力するための電
圧変換回路とを備え、 前記電圧変換回路は、前記最小値検出回路からの最小値
信号を受け取っていない場合には前記Ｄ／Ａコンバータ
からのアナログ出力の電圧レベルに比例しかつ前記制御
可能範囲に入る電圧レベルを有する制御電圧信号を出力
する一方、前記最小値検出回路からの最小値信号を受け
取った場合には前記Ｄ／Ａコンバータからのアナログ出
力の電圧レベルにかかわらず前記制御可能範囲を下回る
電圧レベルを有する制御電圧信号を出力する機能を有す
ることを特徴とする制御電圧作成回路。 - 【請求項３】 与えられた制御電圧信号が所定の制御可
能範囲内の電圧レベルを有する場合には該制御電圧信号
の電圧レベルの変化に応じて被制御出力電圧信号の電圧
レベルを変化させ、かつ前記与えられた制御電圧信号が
前記制御可能範囲外の電圧レベルを有する場合には該制
御電圧信号の電圧レベルにかかわらず前記被制御出力電
圧信号の電圧レベルを最大出力レベル又は最小出力レベ
ルに保持する入出力特性を有する被制御回路を制御対象
とし、該被制御回路に対して前記制御電圧信号を与える
ための制御電圧作成回路であって、 最大値と最小値との間の任意のデータを表わした複数ビ
ットのディジタル入力が与えられ、かつ該与えられたデ
ィジタル入力を該ディジタル入力が表わすデータに比例
した電圧レベルのアナログ出力に変換するＤ／Ａコンバ
ータと、 前記Ｄ／Ａコンバータに与えられた複数ビットのディジ
タル入力を検査し、該ディジタル入力が最大値データを
表わしたものである場合には最大値信号を出力する最大
値検出回路と、 前記Ｄ／Ａコンバータに与えられた複数ビットのディジ
タル入力を検査し、該ディジタル入力が最小値データを
表わしたものである場合には最小値信号を出力する最小
値検出回路と、 前記Ｄ／Ａコンバータからのアナログ出力の電圧レベル
を前記被制御回路に適した電圧レベルに変換し、かつ該
変換の結果を前記制御電圧信号として出力するための電
圧変換回路とを備え、 前記電圧変換回路は、前記最大値検出回路からの最大値
信号と前記最小値検出回路からの最小値信号とのいずれ
をも受け取っていない場合には前記Ｄ／Ａコンバータか
らのアナログ出力の電圧レベルに比例しかつ前記制御可
能範囲に入る電圧レベルを有する制御電圧信号を出力す
る一方、前記最大値検出回路からの最大値信号を受け取
った場合には前記Ｄ／Ａコンバータからのアナログ出力
の電圧レベルにかかわらず前記制御可能範囲を上回る電
圧レベルを有する制御電圧信号を出力し、かつ前記最小
値検出回路からの最小値信号を受け取った場合には前記
Ｄ／Ａコンバータからのアナログ出力の電圧レベルにか
かわらず前記制御可能範囲を下回る電圧レベルを有する
制御電圧信号を出力する機能を有することを特徴とする
制御電圧作成回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31436891A JP2965409B2 (ja) | 1991-11-28 | 1991-11-28 | 制御電圧作成回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31436891A JP2965409B2 (ja) | 1991-11-28 | 1991-11-28 | 制御電圧作成回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05152964A JPH05152964A (ja) | 1993-06-18 |
| JP2965409B2 true JP2965409B2 (ja) | 1999-10-18 |
Family
ID=18052497
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31436891A Expired - Fee Related JP2965409B2 (ja) | 1991-11-28 | 1991-11-28 | 制御電圧作成回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2965409B2 (ja) |
-
1991
- 1991-11-28 JP JP31436891A patent/JP2965409B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05152964A (ja) | 1993-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4356450A (en) | Offset compensating circuit for operational amplifier | |
| US4766328A (en) | Programmable pulse generator | |
| JPH03201818A (ja) | 比較回路 | |
| EP0255172B1 (en) | Switching circuit with hysteresis | |
| KR100581042B1 (ko) | 피 에프 엠 시스템의 스위칭 레귤레이터 제어회로 및 스위칭 레귤레이터 | |
| JPH0239720A (ja) | 可変遅延回路 | |
| US6154160A (en) | Circuit arrangement including digital-to-analog current converters | |
| US5682119A (en) | Variable gain circuit | |
| JP2965409B2 (ja) | 制御電圧作成回路 | |
| US4499386A (en) | Trigger circuit | |
| US4335356A (en) | Programmable two-quadrant transconductance amplifier | |
| US4549255A (en) | DC-To-DC conversion circuit with shared regulation of outputs | |
| US4008440A (en) | Amplitude-limiter | |
| JP2896029B2 (ja) | 電圧電流変換回路 | |
| JPH04330812A (ja) | Ｖｃａ回路 | |
| JP3291741B2 (ja) | ゲインコントロール装置 | |
| JP2946885B2 (ja) | 利得制御回路 | |
| KR0180464B1 (ko) | 인덱스 펄스 발생회로 | |
| JP3814222B2 (ja) | アナログ−デジタル変換器 | |
| JP2000339041A (ja) | 電流制限回路つき定電圧回路 | |
| JP3920530B2 (ja) | クリップ回路 | |
| US6297756B1 (en) | Analog-to-digital conversion device | |
| JP3398907B2 (ja) | バイアス電流制御装置 | |
| JP2896177B2 (ja) | 直流増幅回路のバイアス回路 | |
| JPH0792204A (ja) | コンパレータ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990727 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070813 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080813 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080813 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090813 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |