JPH0669755A - 可変減衰器 - Google Patents
可変減衰器Info
- Publication number
- JPH0669755A JPH0669755A JP22372792A JP22372792A JPH0669755A JP H0669755 A JPH0669755 A JP H0669755A JP 22372792 A JP22372792 A JP 22372792A JP 22372792 A JP22372792 A JP 22372792A JP H0669755 A JPH0669755 A JP H0669755A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- variable attenuator
- drain
- source
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Non-Reversible Transmitting Devices (AREA)
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】
【目的】ＦＥＴのゲートに制御電圧を加え、ソースドレ
インを信号ラインに対し直列接続してマイクロ波の可変
減衰量を得る可変減衰器において、インターセプトポイ
ントを高めた可変減衰器を提供する。 【構成】入力信号端子１にドレイン、出力信号端子２に
ソースを接続し、ソース側に接地されたチョークコイル
４を備え、ゲートに制御電圧を加える可変減衰器におい
て、ドレイン端子にチョークコイル６と電源端子７を備
え、電源端子７に−１／２ＶＧの電圧を印加してインタ
セプトポイントを高めることを特徴とする。
インを信号ラインに対し直列接続してマイクロ波の可変
減衰量を得る可変減衰器において、インターセプトポイ
ントを高めた可変減衰器を提供する。 【構成】入力信号端子１にドレイン、出力信号端子２に
ソースを接続し、ソース側に接地されたチョークコイル
４を備え、ゲートに制御電圧を加える可変減衰器におい
て、ドレイン端子にチョークコイル６と電源端子７を備
え、電源端子７に−１／２ＶＧの電圧を印加してインタ
セプトポイントを高めることを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明はマイクロ波半導体集積回
路に使用される可変減衰器に関する。
路に使用される可変減衰器に関する。
【０００２】
【従来の技術】従来、マイクロ波で使用される可変減衰
器を構成する場合には、電界効果トランジスタ（ＦＥ
Ｔ）又はＰＩＮダイオードによる回路が良く用いられ
る。ＰＩＮダイオードで構成される可変減衰器の場合に
は、広いダイナミックレンジと低歪性のためにハイブリ
ッド集積回路等では良く使用されてきた。しかし、モノ
リシックマイクロ波集積回路では、可変減衰器が増幅器
等と共に回路に組み込まれることが多いので、ＦＥＴの
製造プロセスだけで構成できる可変減衰器を用いること
が多い。図３は従来の可変減衰器であり、ＦＥＴ３のド
レインを入力信号端子１に接続し、ソースを出力信号端
子２に接続し、かつ、ソースに接地されたチョークコイ
ル４を備え、ゲート制御電圧を加える端子５を備えてい
る。次に動作原理を説明する。ＦＥＴ３がＧａＡｓＭＥ
ＳＦＥＴの場合では、ゲート端子電圧（ゲート・ソース
間電圧）を０Ｖからマイナス電圧に移行するにつれてソ
ース・ドレイン間抵抗値が増加する。出力負荷抵抗とＦ
ＥＴ３のドレイン・ソース間抵抗は直列接続なので、ド
レイン・ソース間抵抗値の変化によって入力信号の分圧
比が変わり、負荷への出力信号電力が変化するために、
通過減衰量をコントロールすることができる。
器を構成する場合には、電界効果トランジスタ（ＦＥ
Ｔ）又はＰＩＮダイオードによる回路が良く用いられ
る。ＰＩＮダイオードで構成される可変減衰器の場合に
は、広いダイナミックレンジと低歪性のためにハイブリ
ッド集積回路等では良く使用されてきた。しかし、モノ
リシックマイクロ波集積回路では、可変減衰器が増幅器
等と共に回路に組み込まれることが多いので、ＦＥＴの
製造プロセスだけで構成できる可変減衰器を用いること
が多い。図３は従来の可変減衰器であり、ＦＥＴ３のド
レインを入力信号端子１に接続し、ソースを出力信号端
子２に接続し、かつ、ソースに接地されたチョークコイ
ル４を備え、ゲート制御電圧を加える端子５を備えてい
る。次に動作原理を説明する。ＦＥＴ３がＧａＡｓＭＥ
ＳＦＥＴの場合では、ゲート端子電圧（ゲート・ソース
間電圧）を０Ｖからマイナス電圧に移行するにつれてソ
ース・ドレイン間抵抗値が増加する。出力負荷抵抗とＦ
ＥＴ３のドレイン・ソース間抵抗は直列接続なので、ド
レイン・ソース間抵抗値の変化によって入力信号の分圧
比が変わり、負荷への出力信号電力が変化するために、
通過減衰量をコントロールすることができる。
【０００３】
【発明が解決しようとする課題】しかしながら、従来の
ＦＥＴによる可変減衰器回路においては、減衰量を多く
するためにゲートバイアス電圧がスレショルド電圧値に
近い場合には、ＦＥＴ３の電流・電圧特性の非線形性の
ための相互変調歪特性が劣化し、インターセプトポイン
トが低下するという欠点があった。これは入力電力が高
いときＦＥＴの非直線性の歪を抑えるために、電力レベ
ルを制御する受信機のＡＧＣ回路等では、減衰器の発生
する歪のほうが大きくなったりするので、歪を問題にす
る装置では使用できないという欠点がある。
ＦＥＴによる可変減衰器回路においては、減衰量を多く
するためにゲートバイアス電圧がスレショルド電圧値に
近い場合には、ＦＥＴ３の電流・電圧特性の非線形性の
ための相互変調歪特性が劣化し、インターセプトポイン
トが低下するという欠点があった。これは入力電力が高
いときＦＥＴの非直線性の歪を抑えるために、電力レベ
ルを制御する受信機のＡＧＣ回路等では、減衰器の発生
する歪のほうが大きくなったりするので、歪を問題にす
る装置では使用できないという欠点がある。
【０００４】
【課題を解決するための手段】本発明の可変減衰器は入
力信号端子にドレインを接続し出力信号端子にソースを
接続し制御端子にゲートを接続し前記ソース側の端子に
接地されたチョークコイルを備えた電界効果トランジス
タにおいて、前記ドレイン側にチョークコイルを介して
電源端子に接続されている。
力信号端子にドレインを接続し出力信号端子にソースを
接続し制御端子にゲートを接続し前記ソース側の端子に
接地されたチョークコイルを備えた電界効果トランジス
タにおいて、前記ドレイン側にチョークコイルを介して
電源端子に接続されている。
【０００５】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の一実施例の回路図である。また、図
２は本実施例の動作説明図である。図１において、入力
信号端子１にＦＥＴ３のドレイン、出力信号端子２にＦ
ＥＴ３のソースと接地されたチョークコイル４が接続さ
れている。ＦＥＴ３のゲートには制御電圧端子５が接続
され、ドレインにはチョークコイル６を介し電源端子７
が接続されている。図２（ａ）は本実施例におけるドレ
イン電圧Ｖｄをパラメータにした減衰量と３次相互変調
積のインターセプトポインとの関係を示す。図２（ａ）
でＶｄ＝ＯＶの場合が従来例の場合に相当する。減衰量
を大きくすると、それにともないインターセプトポイン
とが低下する。このインターセプトの低下はＦＥＴのＩ
ＤＳ−ＶＤＳ特性において、ＩＤＳが飽和する電圧ＶＳ
がＶＧＳを深くすると低下していくために、ドレイン・
ソース間抵抗値の入力電圧による非線形性が強くなるこ
とによって生ずる。また図２（ａ）からＶｄを上げて行
くに従って通過ロスはふえるが同じ減衰量の時のインタ
ーセプトポイントは高くなることがわかる。この性質を
用いて、例えば電源端子７からマイナス電圧をドレイン
に印加してＶｄ＝−０．５×Ｖｇとして制御電圧と共に
Ｖｄを変化させると図２（ｂ）に示す様に通過ロスは最
小に保ったままインターセプトポインとを高くすること
が可能となる。なお、図１のＦＥＴ３の接続は入力端子
１，出力端子２にそれぞれソース，ドレインを接続して
使用することも可能である。
る。図１は本発明の一実施例の回路図である。また、図
２は本実施例の動作説明図である。図１において、入力
信号端子１にＦＥＴ３のドレイン、出力信号端子２にＦ
ＥＴ３のソースと接地されたチョークコイル４が接続さ
れている。ＦＥＴ３のゲートには制御電圧端子５が接続
され、ドレインにはチョークコイル６を介し電源端子７
が接続されている。図２（ａ）は本実施例におけるドレ
イン電圧Ｖｄをパラメータにした減衰量と３次相互変調
積のインターセプトポインとの関係を示す。図２（ａ）
でＶｄ＝ＯＶの場合が従来例の場合に相当する。減衰量
を大きくすると、それにともないインターセプトポイン
とが低下する。このインターセプトの低下はＦＥＴのＩ
ＤＳ−ＶＤＳ特性において、ＩＤＳが飽和する電圧ＶＳ
がＶＧＳを深くすると低下していくために、ドレイン・
ソース間抵抗値の入力電圧による非線形性が強くなるこ
とによって生ずる。また図２（ａ）からＶｄを上げて行
くに従って通過ロスはふえるが同じ減衰量の時のインタ
ーセプトポイントは高くなることがわかる。この性質を
用いて、例えば電源端子７からマイナス電圧をドレイン
に印加してＶｄ＝−０．５×Ｖｇとして制御電圧と共に
Ｖｄを変化させると図２（ｂ）に示す様に通過ロスは最
小に保ったままインターセプトポインとを高くすること
が可能となる。なお、図１のＦＥＴ３の接続は入力端子
１，出力端子２にそれぞれソース，ドレインを接続して
使用することも可能である。
【０００６】
【発明の効果】以上説明したように本発明によれば、Ｆ
ＥＴで構成された可変減衰器において、インターセプト
ポインとを約５ｄＢから１０ｄＢ程度改善することが可
能となる効果がある。特にモノリシックマイクロ波集積
回路のようにＰＩＮダイオードよりＦＥＴのほうが作り
やすい回路構成であるにもかかわらず、歪特性を重視す
る装置ではＦＥＴを用いた可変減衰器は使用できず、従
来は増幅器部分と減衰器部分を分割し、段間にＰＩＮダ
イオードの可変減衰器をはさんで製作する非効率的な回
路であったが、本発明によりモノリシックマイクロ波集
積回路上に１チップで減衰器が構成可能となったので、
装置の小型化をはかることができる効果がある。
ＥＴで構成された可変減衰器において、インターセプト
ポインとを約５ｄＢから１０ｄＢ程度改善することが可
能となる効果がある。特にモノリシックマイクロ波集積
回路のようにＰＩＮダイオードよりＦＥＴのほうが作り
やすい回路構成であるにもかかわらず、歪特性を重視す
る装置ではＦＥＴを用いた可変減衰器は使用できず、従
来は増幅器部分と減衰器部分を分割し、段間にＰＩＮダ
イオードの可変減衰器をはさんで製作する非効率的な回
路であったが、本発明によりモノリシックマイクロ波集
積回路上に１チップで減衰器が構成可能となったので、
装置の小型化をはかることができる効果がある。
【図１】本発明の一実施例の回路図である。
【図２】本実施例の減衰量対インターセプトポイントの
特性図である。
特性図である。
【図３】従来例の回路図である。
【符号の説明】 １ 入力端子 ２ 出力端子 ３ 電界効果トランジスタ（ＦＥＴ） ４，６ チョークコイル ５ 制御端子 ７ 電源端子
Claims (2)
- 【請求項１】 入力信号端子にドレインを接続し出力信
号端子にソースを接続し制御端子にゲートを接続し前記
ソース側の端子に接地されたチョークコイルを備えた電
界効果トランジスタにおいて、前記ドレイン側にチョー
クコイルを介して電源端子に接続されていることを特徴
とする可変減衰器。 - 【請求項２】 前記電界効果トランジスタのゲートの制
御電圧に対応してドレイン端子の電源電圧を可変とする
ことを特徴とする請求項１記載の可変減衰器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4223727A JP3000794B2 (ja) | 1992-08-24 | 1992-08-24 | 可変減衰器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4223727A JP3000794B2 (ja) | 1992-08-24 | 1992-08-24 | 可変減衰器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0669755A true JPH0669755A (ja) | 1994-03-11 |
| JP3000794B2 JP3000794B2 (ja) | 2000-01-17 |
Family
ID=16802742
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4223727A Expired - Lifetime JP3000794B2 (ja) | 1992-08-24 | 1992-08-24 | 可変減衰器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3000794B2 (ja) |
-
1992
- 1992-08-24 JP JP4223727A patent/JP3000794B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP3000794B2 (ja) | 2000-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7230494B1 (en) | Method and apparatus for an LNA with high linearity and improved gain control | |
| KR100614928B1 (ko) | 선형화를 위한 미분 중첩회로 | |
| US6492872B1 (en) | High frequency power amplifying module and wireless communication apparatus | |
| US9203368B2 (en) | Power amplifier | |
| US7733181B2 (en) | Amplifier circuit having dynamically biased configuration | |
| JP2004274108A (ja) | 利得可変型増幅器 | |
| JP3731358B2 (ja) | 高周波電力増幅回路 | |
| JPH06224647A (ja) | 増幅回路 | |
| US3388338A (en) | Gain controlled amplifier using field effect type transistor as the active element thereof | |
| KR101094359B1 (ko) | 초고주파 증폭기 및 그것을 위한 바이어스 회로 | |
| US5459428A (en) | Switch circuit for monolithic microwave integrated circuit device | |
| JP3000795B2 (ja) | 可変減衰器 | |
| JPH0669755A (ja) | 可変減衰器 | |
| US7253690B1 (en) | Method and apparatus for an LNA with high linearity and improved gain control | |
| US7190230B1 (en) | Method and apparatus for an LNA with high linearity and improved gain control | |
| EP0390494A3 (en) | Wideband amplifier using fet | |
| JPH0685558A (ja) | 半導体装置 | |
| CN112152575A (zh) | 一种高输入动态范围的低噪声放大器电路 | |
| US6774726B2 (en) | Amplifier with a MOS output stage | |
| GB2303752A (en) | Voltage follower bias circuit for GaAs FET | |
| JPS63149909A (ja) | 低雑音増幅回路 | |
| JPS5924196Y2 (ja) | Ｆｅｔスイツチ回路 | |
| CN115580233A (zh) | 一种低噪声放大器的动态偏置方法及系统和动态偏置电路 | |
| JPH0746051A (ja) | Ｆｅｔのバイアス回路 | |
| JP2006148424A (ja) | 電力増幅器、電力増幅装置及び歪補償回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19991012 |