JPH0667805A

JPH0667805A - 非同期ｄａｓｄ制御方法及び装置

Info

Publication number: JPH0667805A
Application number: JP3189603A
Authority: JP
Inventors: Brent C Beardsley; ブレント・キヤメロン・バーズレイ; Michael T Benhase; ミカエル・トーマス・ベンヘイズ
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1990-08-31
Filing date: 1991-07-04
Publication date: 1994-03-11
Anticipated expiration: 2013-05-28
Also published as: CA2046708C; CA2046708A1; JP2759920B2; KR920004992A; KR950004214B1; DE69122337T2; US5157770A; DE69122337D1; EP0473265A3; EP0473265B1; EP0473265A2

Abstract

(57)【要約】【目的】チヤンネルとは非同期的にＤＡＳＤを制御す
る。【構成】制御装置１２は、チャンネル１１との間のデ
ータ転送を制御するチャンネル・インターフェイス・プ
ロセッサ（ＣＨＩＰ）１９と、ＤＡＳＤ１３のアクセス
を制御する装置インターフェイス・プロセッサ（ＤＩ
Ｐ）２０と、制御記憶装置１４を有する。制御記憶装置
１４は、ＤＡＳＤ１３の論理トラックにアクセスするシ
ーケンスを定める初期設定バッファ１５と、ＤＩＰ２０
が物理トラックにアクセスすべきシーケンスを定める装
置トラック・インジケータ１７と、ＣＨＩＰ１９が物理
トラックのデータにアクセスすべきシーケンスを定める
チャンネル・トラック・インジケータ１６を有する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、データ処理システムに
関するものであり、とりわけ、非同期的なやり方で操作
するＤＡＳＤ周辺データ処理システムの制御に関するも
のである。

【０００２】

【従来の技術】データ処理システムには、ホスト・コン
ピュータの外部に、時には、かなりの距離をあけて配置
される直接アクセス記憶装置（ＤＡＳＤ）のような大規
模記憶装置の含まれることがよくある。ホスト・コンピ
ュータからＤＡＳＤへの通信は、ＤＡＳＤとその制御装
置の間に延び、それらをホスト・プロセッサに接続する
チャネルと呼ばれる信号ケーブルを介して行なわれる。

【０００３】現在の技術では、全て、同じスピンドルで
回転する、いくつかの独立したディスクを備えたＤＡＳ
Ｄ装置が得られる。これらのディスクまたはプラッタ
は、各ディスクの一方の表面にアクセス可能な変換ヘッ
ドを有するヘッド・ディスク・アセンブリによってアク
セスされる。例えば、そのうちの１つが正確なトラッキ
ング能力を維持するために用いられる、使用可能な１６
の表面を提供する、９つのプラッタがディスク・ドライ
ブ内に収容されている場合がある。こうした装置におい
ては、データのために使用可能な表面は１５あり、全て
のヘッドを位置決めすると、１５の物理的なレコード・
トラックのシリンダにアクセスすることになる可能性が
ある。

【０００４】ＤＡＳＤ装置は、トラックに書き込まれた
レコードに、カウント・フィールド（ＩＤ）、キー長フ
ィールド、及び、データ・フィールドが設けられる、カ
ウント・キー・データ・アーキテクチャを用いる場合が
よくある。レコード・トラックに沿ってこれらのフィー
ルドを書き込む際、各フィールドの間にはギャップが設
けられる。さらに、これらのギャップを利用して、ＤＡ
ＳＤ制御装置とホスト・チャネルが互いに通信を行なう
ことが可能な時間期間が設けられる。制御装置が、受信
した指令に応答して、チャネルに情報を送り返し、レコ
ードの探索、検索、または、書込みに関する次の操作を
開始するため、次の指令を受けるのが、このギャップ時
間である。このプロセスは、ギャップ同期と呼ばれる、
すなわち、ＤＡＳＤ装置が働いている特定のレコード
と、チャネルが仕事を要求したレコードが同じであり、
チャネルと装置が、両方とも、読取りか、書込みかは別
として、同じレコードについて働いているという意味
で、互いに同期している。

【０００５】システムが高速になればなるほど、ギャッ
プによって、あるいは、ギャップ期間内における機能の
発揮によって生じる遅延は、その機能がもはや十分に発
揮できなくなる程度まで短縮されるにちがいない。これ
は、データ・バースト速度が、銅のチャネルのバースト
速度の数倍にあたる光ファイバのチャネルには特にあて
はまることである。

【０００６】チャネルと装置が、互いに独立してデータ
転送を行なえるようにするため、非同期記憶サブシステ
ムが開発された。その実施のため、装置とチャネルの間
のデータ経路にバッファが挿入され、それぞれ、独立し
たプロセッサの制御を受ける、チャネルと装置のための
独立したデータ経路が形成された。該方法によって、チ
ャネル・プロセッサが、バッファの一部を利用している
間に、装置プロセッサが、バッファの別の部分のレコー
ドにアクセスすることが可能になる。チャネル・プログ
ラムは、１つの指令の実行を終了し、次の指令に進むの
に必要なチャネル及び記憶装置の制御活動が、２つの隣
接するフィールド間におけるレコード間ギャップで行な
われなくてもすむような形で実行することができる。

【０００７】

【発明が解決しようとする課題】同期システムの場合、
装置とチャネルは、同じレコードについて操作するの
で、装置によってバッファに転送されるデータは、チャ
ネルが所望するデータと同じである。一方、非同期シス
テムの場合、装置は、読取り操作の際、満足のゆく性能
を確保するため、チャネルよりかなり先行して操作を行
なう可能性があり、チャネルがどんなレコードを所望す
るかを予測して、トラックの終端に達すると、該装置が
スイッチして、おそらくチャネルが所望するであろう次
のトラックの読取りを行なえるようにするメカニズムを
設けることが望ましい。同様に、書込み操作の実施時に
は、チャネルが、装置に先行することがよくあり、装置
が、レコードを書き込んでいる全時間にわたってチャネ
ルとタイアップせずに、おそらく書き込みが行なわれた
であろうトラックがどれかについて、チャネル・プロセ
ッサに知らせるメカニズムが必要になる。

【０００８】本発明の目的は、装置が適正なシーケンス
でレコード・トラックのスイッチを行なえるようにする
メカニズムを提供することによって、性能を向上させる
ことにある。これは、非連続トラックを順次読み取るべ
き場合に、とりわけ重要である。

【０００９】もう１つの目的は、遅れ活動によって、先
行活動を指令に適合させるのに必要な変化について先行
活動に知らせることができるようにすることにある。

【００１０】もう１つの目的は、シリンダの終端または
エクステントの終端を効率よく検知して、シリンダをス
イッチしたり、あるいは、エラーを知らせたりすること
にある。

【００１１】

【課題を解決するための手段】非同期的に操作するた
め、第１のデータ転送指令の実行前に、チャネル・プロ
グラムがデータ転送の性質及び範囲を説明できるように
する拡張ＣＫＤアーキテクチャ（ＥＣＫＤ）が開発され
た。該方法の場合、記憶サブシステムには、実施すべき
データ転送のタイプ、操作すべき記録数、及び、データ
転送の開始前に、該装置を位置決めしなければならない
トラック・セクタ及びレコードＩＤが知らされる。本発
明の場合、重要なのは、このアーキテクチャによって、
論理トラックにアクセスすべきシーケンスが得られる
が、論理トラックは特定のＤＡＳＤの幾何学的形状とは
無関係であり、従って、必ずしも、物理的記録トラック
にアクセスすべきシーケンスを表わすものではないとい
うことである。本発明は、チャネルが物理的レコード・
トラックに関連したデータにアクセスすべきシーケンス
を指示するビット・マップ、及び、装置がレコード・ト
ラックにアクセスするシーケンスを指示する第２のビッ
ト・マップを構築するため、論理的トラック・シーケン
スを利用している。

【００１２】

【実施例】非同期操作の場合、チャネルと装置の操作が
時間的にどれだけ離れていなければならないかの規定は
なく、また、どれだけ離すことが可能かの制限もない。
読取り操作時、第１の読取り指令の実行前に、装置制御
装置は、数バイト、すなわち、フィールド、レコードま
たはいくつかのレコードさえバッファに読み取ることが
できる。書込み操作時、第１のフィールドが装置に書き
込まれる前に、チャネル制御装置は、１つ以上の書込み
指令を受信して、関連データをバッファに転送すること
ができる。

【００１３】ＥＣＫＤは、周知のＣＫＤ体系と同じトラ
ックアドレス指定体系を利用している。トラックは、装
置において直接アドレス可能な最小のスペースであり、
各トラックは、インデックスと呼ばれる任意の始点を備
えている。ただし、ＥＣＫＤは、ＥＣＫＤの１トラック
が装置の１回転に相当しないように、トラックに独特な
定義を施している。さらに、ＥＣＫＤは、トラックを任
意にグループ化したシリンダを定義している、すなわ
ち、同じシリンダ内のトラック間には幾何学的形状にお
ける関係はないかもしれない。従って、これらは、特定
のＤＡＳＤに対して幾何的形状の点で無関係な論理的シ
リンダにおける論理的トラックと呼ぶことにする。該方
法の場合、チャネル・プログラムは、変更を必要とせず
に、いくつかのＤＡＳＤに操作を施すことができる。チ
ャネル制御装置は、論理的トラックに対応する物理的ト
ラックを識別する責務を担っている。

【００１４】ＥＣＫＤにおけるトラックの形式は、ＣＫ
Ｄの場合と同じである。トラックにおける最初の領域
は、トラックを識別するホーム・アドレスであり、トラ
ックのアドレスを含むレコード・ゼロと呼ばれる特殊な
レコードがこれに続く。レコード・ゼロには、さらに、
ユーザ・レコードを含むデータ領域が後続する。

【００１５】データ転送が開始可能になる前に、装置制
御装置は、チャネル・プログラムが指定する正確なトラ
ックに位置決めされなければならない。それは、レコー
ド・ゼロ以外のカウント領域のインデックス・ポイント
または始端を検出することによって行なう。カウント領
域またはインデックスを検出すると、装置制御装置は、
トラックを進んで、チャネル・プログラムによって指令
された操作を実施することができる。効率良く操作する
ため、ＥＣＫＤチャネル・プログラムは、データ転送操
作のタイプ及び範囲を指定するレコード位置指定拡張指
令を規定する。レコード位置指定拡張指令パラメータ
は、装置が論理トラックにアクセスすべきシーケンスを
識別する。該方法によって、後続のデータ転送指令によ
って実施すべき読取りまたは書込み操作が、データの転
送領域が明示されたという意味において、完全に定義さ
れる。チャネル・プログラムは、また、エクステントの
始端に関するトラックとエクステントの終端に関するト
ラックを識別するエクステント定義命令も出す。レコー
ド位置決め拡張指令によって定義されたデータの転送領
域は、もちろん、エクステントの範囲内になければなら
ない。

【００１６】レコード位置指定拡張指令パラメータの妥
当性検査がすむと、制御装置は、装置に命じて、第１の
指定トラックをシークし、装置を指定されたセクタに位
置決めし、探索操作を開始して、さらに、第１のＲ／Ｗ
チャネル指令ワード（ＣＣＷ）が必要とするトラック上
の特定のレコード領域にそれ自体を位置決めする。

【００１７】図１には、本発明を含むデータ処理システ
ムの略ブロック図が示されている。ホスト・プロセッサ
１０が、チャネル１１によって制御装置１２に接続され
ている。制御装置１２及びＤＡＳＤ１３は、ＤＡＳＤに
対する記憶活動を管理する周辺データ処理サブシステム
を構成している。図１は、簡略化されている。実際に
は、いくつかのチャネル１１を制御装置１２に接続する
ことが可能である。現時点では、ある一般的な構成の場
合、１つの制御装置に１６のチャネルが接続される。結
果として、冗長性の要件により、一般に、ホスト・プロ
セッサの数は制限されるが、１つの制御装置に１６まで
のホスト・プロセッサが接続可能になる。同じ構成にお
いて、制御装置は、６４のＤＡＳＤに接続可能である。
ただし、本発明の目的からして、どれだけのチャネル、
あるいは、どれだけのＤＡＳＤが制御装置に接続される
かについては、ほとんど影響がなく、従って、図１に示
す略図で、本発明の説明には十分である。

【００１８】制御装置１２には、チャネルとＤＡＳＤ間
におけるデータ転送の管理に必要な電子回路、マイクロ
プロセッサ、及び、マイクロコードの全てが含まれてい
る。こうした装置は、周知のところであり、図１には、
制御装置１２内における回路の一部しか示されていな
い。図１には、初期設定バッファ１５、チャネル・トラ
ック・インジケータ１６、装置トラック・インジケータ
１７、及び、データ・バッファ１８を含む制御記憶装置
１４が示されている。制御記憶装置１４、及び、制御記
憶装置１４内の各種バッファ及びインジケータは、チャ
ネル・インターフェイス・プロセッサ（ＣＨＩＰ）１９
及び装置インターフェイス・プロセッサ（ＤＩＰ）２０
に接続され、その制御を受ける。ＣＨＩＰ１９とＤＩＰ
２０は、両方とも、データ・バッファ１８にアクセス
し、さらに、図１には不図示のキャッシュ記憶装置のよ
うな他の記憶領域にアクセスすることも可能である。留
意すべきは、ＣＨＩＰ１９及びＤＩＰ２０は、独立した
プロセッサとすることもできるし、あるいは、同じプロ
セッサ２１において操作する独立したプロセスとして実
現することも可能という点である。独立したプロセッサ
として実現するか、あるいは、同じプロセッサによる独
立したマイクロコード・モジュールとして実現するか
は、主として速度とコストを考慮して命じられる選択の
問題である。“装置インターフェイス・プロセッサ”及
び“装置インターフェイス・プロセス”という用語は、
チャネル・インターフェイス・プロセス及びチャネル・
インターフェイス・プロセッサという用語と同様、本書
では同義語として用いられている。

【００１９】図２には、初期設定バッファ１５が示され
ている。図２には、レコード位置指定拡張命令を用いて
チャネルから送られてくる、開始シリンダ及び開始トラ
ックの識別と共にダンプに読み取ることが所望される論
理トラックのビット・マップを含む情報によって構築さ
れた初期設定バッファが示されている。ただし、ＥＣＫ
Ｄアーキテクチャは、装置の幾何学的形状に依存するも
のではなく、従って、初期設定バッファのビット・マッ
プは、ＤＡＳＤ装置における物理的ヘッド及びトラック
とは関係がない。従って、図２に示す情報の解釈は、物
理的トラックにアクセスすべきシーケンスを示すビット
・マップを構築するために行なわれる。

【００２０】図３には、各シリンダ毎に１５のデータ・
トラックを備えたＤＡＳＤに対するチャネル・トラック
・インジケータ１６が示されている。インジケータ１６
が示すビットには、オンのものもあれば、オフのものも
ある。インジケータ１６には、ＤＡＳＤ１３に配置され
た物理的シリンダの各ヘッド毎に１つずつ、１５のビッ
トが含まれている。ビットがオンにセットされるトラッ
クは、操作時に、チャネル・プロセッサが、そこからの
データまたはそれに対するデータにアクセスするトラッ
クである。

【００２１】図４は、装置トラック・インジケータ１７
を示しており、ＤＡＳＤ１３の物理的シリンダに配置さ
れた各ヘッド毎に１５ビットを含んでいる。オンのビッ
トは、操作時に装置プロセッサがアクセスするトラック
を表わしている。

【００２２】図２のフィールド３０には、開始トラック
がトラック０の場合に用いられるトラックの特定のビッ
ト・マップが示されている。この場合、開始トラック
は、シリンダ境界に対してアライメントがとられ、従っ
て、フィールド３０に示すビット・マップの最初のビッ
トが、オンにセットされる。フィールド３０のビット・
マップの読取り時には、それは、所望の論理トラック
が、トラック０、２、６、及び、１０であることを示
す。図３（Ａ）及び図４（Ａ）に示すインジケータ１６
及び１７のビット・マップには、アクセスすべき最初の
トラック、すなわち、トラック０で始めて用いられる物
理トラックが示されている。さらに、図３（Ａ）及び図
４（Ａ）には、非順次トラック０、２、６及び１０にア
クセスすべきであることが示されている。

【００２３】図２のフィールド３１には、開始トラック
がトラック１の場合、すなわち、開始トラックとシリン
ダの境界とのアライメントがとれていない場合に用いら
れるトラックの第２のビット・マップが示されている。
フィールド３１のビット・マップの読取り時には、それ
は、所望の論理トラックが、トラック１、２、６、及
び、１０であることを示す。フィールド３１の最初のビ
ットが、フィールド３０の最初のビットがオンになった
のとちょうど同じようにオンになる点に留意されたい。
開始トラック情報は、最初のビットが表わしているのが
どのトラックかを指定する。図３（Ｂ）に示すインジケ
ータ１６のビット・マップは、この場合、物理的シリン
ダにおいて最初にアクセスすべきトラックがトラック１
であることを表わすために用いられている、物理的トラ
ックを示すものである。さらに、図３（Ｂ）には、非順
次物理的トラック２、６、及び、１０にアクセスすべき
であることが示されている。ビット・マップ１６は、必
ず、物理的シリンダを表わしており、従って、この場
合、最初のビットは、ゼロになる。インジケータ１７に
おけるビットの初期構成は、図３（Ｂ）におけるインジ
ケータ１６の場合と同じであり、従って別個には示さな
い。

【００２４】図２のフィールド３２には、やはり、開始
トラックがトラック１の場合に用いられるトラックの第
３のビット・マップが示されている。フィールド３２の
ビット・マップの読取り時、それは、所望の論理的トラ
ックが、トラック１、２、６、１０、さらには、トラッ
ク１６（次のシリンダの最初のトラック）であることを
示す。図３（Ｃ）に示すインジケータ１６のビット・マ
ップは、この場合、物理的シリンダにおいて最初にアク
セスすべきトラックがトラック１であることを表わすた
めに用いられている、物理的トラックを示すものであ
る。さらに、図３（Ｃ）には、非順次物理的トラック
２、６、及び、１０にアクセスすべきであることが示さ
れている。次の物理的シリンダ（シリンダ１Ｃ）のトラ
ック０が、図３（Ｃ）に指示されていない点に留意され
たい。シリンダがスイッチされる場合、新しいビット・
マップを生成しなければならない。インジケータ１７に
おけるビットの初期構成は、図３（Ｃ）に示すインジケ
ータ１６の場合と同じであり、従って、別個には示さな
い。

【００２５】図２のフィールド３２は、シリンダのスイ
ッチを要求して、操作を完了する。スイッチングの時点
で、新しいシリンダにおいてアクセスすべき物理的トラ
ックの識別を可能にするため、インジケータ１６及び１
７に関して新しいビット・マップが生成される。図３
（Ｄ）に示すように、インジケータ１６は、トラック０
へのアクセスを要求しており、他のトラックについては
要求していない。インジケータ１７に関する新しいビッ
ト・マップは、インジケータ１６の場合と同じであり、
従って、別個には示さない。

【００２６】図３及び図４に示すビット・マップを用い
ることによって、チャネル・インターフェイス・プロセ
ッサ１９と装置インターフェイス・プロセッサ２０は、
互いに通信することが可能になり、従って、データ転送
を効率よく管理することができる。通常の読取り操作の
場合、装置は、チャネルがトラック上の全てを所望して
いるものと仮定して、全てのレコードを順次バッファに
読み取るだけであるため、こうした通信に特定の問題は
生じない。後で、チャネル・プロセッサが登場し、バッ
ファから所望のレコードを取り出すことになる。ただ
し、ダンプをとる場合、装置が、単に最初のトラックか
ら始めて、全ての連続トラックの読取りを行なうのは、
効率がよくない。トラックの中には、データを含んでい
ないものもあれば、ダンプをとる必要のないデータを含
んでいるものもある。従って、所望のデータを含んでい
るトラックだけを読み取る方が効率がよい。これは、図
３及び図４に示すビット・マップを構築し、装置がＤＡ
ＳＤ１３からデータ・バッファ１８へ所望のトラックを
読み取れるようにすることによって達成される。該ビッ
ト・マップの利用によって、プロセッサ２１は、チャネ
ル１１がどこでデータを受け取り、どこでホスト１０に
送り返すか考慮せずに、情報がＤＡＳＤ１３から検索さ
れ、データ・バッファ１８に納められるのと同じ速度で
働くことが可能になる。本発明を利用する規則によれ
ば、ＤＡＳＤが新しいトラックにスイッチし、それに対
する操作を開始する毎に、装置インターフェイス・プロ
セッサ２０が、図４に示すビット・マップ内のビットを
オフにする。オフになったビットは、操作が始まろうと
している新しいトラックを表わすビットである。図４
（Ｂ）には、最初に構成されたままの装置インジケータ
１６が示されている。図４（Ｂ）には、装置がトラック
０の読取りを完了し、トラック２アクセス中のインジケ
ータ１６が示されている。従って、図４（Ｂ）の場合、
トラック２を表わすビットがオフになり、一方、トラッ
ク６を表わす次の最上位ビットがオンのため、装置イン
ターフェイス・プロセッサは、現在、ＤＡＳＤ１３のト
ラック２におけるデータにアクセス中ということにな
る。図４（Ｂ）に示すビット・マップは、トラック０の
ビットがオフであることを示しており、従って、トラッ
ク０のデータがデータ・バッファ１８に転送ずみという
ことになり、また、トラック２のデータに現在アクセス
中であり、次に、装置はトラック６にスイッチされ、そ
の後、トラック１０にスイッチされることを表わしてい
る。

【００２７】チャネル・インターフェイス・プロセッサ
１９は、異なる方法でチャネル・トラック・インジケー
タ１６を制御する。チャネル・インターフェイス・プロ
セッサは、それがアクセスしたトラックについて完了
し、次のトラックにスイッチされるまで、前記アクセス
したトラックを表わすビットをオフにしない。従って、
図３（Ａ）に示すビットは、チャネルが、トラック０か
らデータにアクセス中であり、まだそのチャネルを介し
たデータの返送を完了していないということを表わして
いる。完了すると、次にデータにアクセスするトラック
はトラック２であり、さらに、トラック６、トラック１
０と続けられる。ＣＨＩＰ１９がトラック０について完
了すると、そのビットはリセットされ、ＣＨＩＰは、ト
ラック２に取りかかる。

【００２８】図３及び図４に示す物理的ビット・マップ
は正確であるが、初期設定バッファに関するデータが、
レコード位置指定拡張命令を利用し、チャネル・プログ
ラムによって与えられない場合には、エラーの生じる可
能性がある。これは、ＥＣＫＤ命令セットとは対照的な
ＣＫＤ命令セットを利用する旧式のチャネル・プログラ
ムに生じる可能性がある。こうした場合、インジケータ
１６及び１７に常駐のデータが制御装置１２によって生
成されるが、後で受信するＣＣＷが指定するトラックを
表わすことはできない。こうした場合、装置インターフ
ェイス・プロセッサは、正しいレコードをデータ・バッ
ファ１８に読み取れないことになる。従って、チャネル
・インターフェイス・プロセッサ１９がデータを読み取
る際には、チェックして、それが正確なレコードにアク
セスしたか確認することになる。チャネル・インターフ
ェイス・プロセッサ１９が、間違ったデータ検索を行な
ったと判定すると、装置トラック・インジケータ１７を
検査して、装置プロセッサ２０がどのトラックに従事し
ているか確認する。次に、チャネル・インターフェイス
・プロセッサ１９は、装置トラック・インジケータのビ
ット・マップに重ね書きを行ない、装置がアクセスすべ
き正確なトラックを表わしたビットをオンにする。こう
した状況が生じると、より上位のビットがオンになった
ことが装置プロセッサ２０に知らされ、該プロセッサ
は、適正なトラックに戻るインデックスでヘッドをスイ
ッチする。こうして、チャネルと装置は、互いに通信
し、非同期モードで効率のよい操作を行なうことが可能
になる。

【００２９】ビット・マップは、物理的シリンダの終
端、エクステントの終端、または、指定のトラックに欠
陥がある場合に利用するように選択された代替トラック
の終端の検出にも用いられる。エクステントの終端に達
すると、エラーが信号で知らされる。読取り操作時、チ
ャネル・インターフェイス・プロセッサ１９は、インジ
ケータ１６がゼロになったことを検出すると、こうした
状態にあると感知する。シリンダの終端を検知する場
合、チャネル指令を満足させるには、さらに多くの読み
取るべきものが残っているので、結果として、チャネル
・トラック・インジケータ１６及び装置トラック・イン
ジケータ１７には、読取り領域全体について完了するの
に必要な次の物理的シリンダに関するビット・マップが
ロードされる。代替トラックの終端に達すると、インジ
ケータ１６及び１７は、ゼロになる。この時点で、残り
のトラックまたは指定のシリンダにアクセスすべきであ
ることを示すため、２つのインジケータはリセットされ
る。装置のアームが再位置決めされる。

【００３０】書込み操作の場合、装置インターフェイス
・プロセッサ２０が、後続プロセスを行なうので、物理
的シリンダの終端の検知が、装置プロセッサ２０の機能
である。従って、インジケータ１７がゼロになると、後
続する次のインデックスにおいて、装置インターフェイ
ス・プロセッサ２０は、シリンダの終端を信号で知ら
せ、インジケータ１６及び１７に次の物理的シリンダに
関するビット・マップがロードされるようにする。

【００３１】装置インジケータ１７が、次のトラックに
ついて装置プロセッサ２０に知らせる間、スイッチして
はならない３つの状態がある。こうした状態の場合、
“ヘッド・スイッチ禁止”信号がセットされる。こうし
た状態の１つは、チャネル・インターフェイス・プロセ
ッサ１９及び装置インターフェイス・プロセッサ２０が
同じレコードに対して働いている場合、すなわち、同期
している場合に生じる。チャネル・プロセッサ１９がス
イッチを所望しない限り、性能を考慮して、スイッチが
命じられることはない。

【００３２】スイッチを禁止する第２の状態は、装置プ
ロセッサ２０が、最初のＣＣＷによって必要とされるレ
コードを探索している場合に生じる。所望のレコード
が、レコード３で、装置がたまたまレコード４に対して
働いている場合、レコード３に到達するまでずっと回転
を続けなければならない。装置が探索している間、トラ
ックのスイッチは禁止される。

【００３３】第３の状態は、ロール・モード、すなわ
ち、指令が、すぐに始端の読取りまたは書込みを行な
い、後続する全てのレコードをロールすることである場
合に関するものである。読取りまたは書込み操作が、す
ぐに開始され、そのトラックについて完了するまでは、
スイッチが許可されない。

【００３４】今や、別の方法で制御装置によって以前に
実施された各種機能において、インジケータ１６及び１
７を有効に用いることが可能である。例えば、エクステ
ント定義命令は、エクステントとしてトラック５〜８を
定義することができる。次に、これらのトラックを表わ
したビットをインジケータ１６及び１７にセットして、
他のトラックが操作に用いられないようにすることがで
きる。

【００３５】望ましい実施例に関連して本発明の図示及
び解説を行なってきたが、当該技術の熟練者には明らか
なように、本発明の精神及び範囲を逸脱することなく、
形態及び細部においてさまざまな変更を加えることが可
能である。

【００３６】

【発明の効果】本発明によれば、ＤＡＳＤの非同期制御
を効率よく行うことができる。

【図面の簡単な説明】

【図１】本発明を利用したデータ処理システムの略ブロ
ック図である。

【図２】図１の初期設定バッファに含まれる制御情報を
示す図である。

【図３】図１のチャネル・トラック・インジケータを示
す図である。

【図４】図１の装置トラック・インジケータを示す図で
ある。

【符号の説明】

１０．ホスト・プロセッサ１１．チャネル１２．制御装置１３．ＤＡＳＤ１４．制御記憶装置１５．初期設定バッファ１６．チャネル・トラック・インジケータ１７．装置トラック・インジケータ１８．データ・バッファ１９．チャネル・インターフェイス・プロセッサ２０．装置インターフェイス・プロセッサ

───────────────────────────────────────────────────── フロントページの続き (72)発明者ミカエル・トーマス・ベンヘイズアメリカ合衆国アリゾナ州ツーソン、ノース・プレイシタ・リリオ4801番地

Claims

【特許請求の範囲】

【請求項１】装置インターフェイス・プロセッサ、ＤＡ
ＳＤ、チャネル・インターフェイス・プロセッサ、及
び、制御記憶装置を具備し、前記装置インターフェイス
・プロセッサが前記チャネル・インターフェイス・プロ
セッサとは異なるＤＡＳＤトラック・レコードについて
操作可能になっており、チャネルによってホスト・プロ
セッサに接続されるＤＡＳＤ周辺データ記憶サブシステ
ムの操作を機械で実施する方法において、ＤＡＳＤにおける物理的トラックとは幾何学的形状にお
いて無関係な前記ＤＡＳＤにおける論理的トラックにア
クセスすべきシーケンスを定義した信号を、前記チャネ
ルを介して前記ホスト・プロセッサから前記サブシステ
ムに転送するステップと、前記ＤＡＳＤの物理的トラックに前記装置インターフェ
イス・プロセッサが操作を施すシーケンスを示すための
第１のトラック指示ビット・マップを構築するステップ
と、物理的トラックのデータに前記チャネル・インターフェ
イス・プロセッサが操作を施すシーケンスを示すための
第２のトラック指示ビット・マップを構築するステップ
とから構成され、これによって、チャネルと装置との効率の良い通信を行
なうため、装置インターフェイス・プロセッサ及びチャ
ネル・インターフェイスプロセッサが、操作時にトラッ
クをモニタし、変更を加えることが可能になることを特
徴とする、機械で実行する方法。
【請求項２】前記チャネル・インターフェイス・プロセ
ッサが、トラック状態の終端を検知すると、前記第２の
ビット・マップにおけるそのトラックを表わすビットを
リセットするステップと、前記チャネル・インターフェイス・プロセッサを前記第
２のビット・マップが指示するシーケンスの次のトラッ
クにスイッチするステップを含む、請求項１に記載の機
械による実施方法。
【請求項３】前記装置インター・フェイス・プロセッサ
がトラック状態の終端を検知すると、前記装置を前記第
１のビット・マップが指示するシーケンスの次のトラッ
クにスイッチするステップと、前記第１のビット・マップにおける前記次のトラックを
表わすビットをリセットするステップを含む、請求項１
に記載の機械による実施方法。
【請求項４】前記装置インターフェイス・プロセッサが
前記チャネルの所望しないトラックについて操作してい
る場合、前記第１のビット・マップに前記第２のビット
・マップをオーバレイし、その結果、前記装置インター
フェイス・プロセッサが所望のトラックにスイッチ可能
になるようにするステップを含む、請求項３に記載の機
械による実施方法。
【請求項５】複数のレコード・トラックを備えたＤＡＳ
Ｄと、前記レコード・トラックに対するアクセスを制御するた
めに接続された装置インターフェイス・プロセッサと、操作時、前記レコード・トラックと幾何学的形状におい
て無関係な論理的トラックにアクセスするシーケンスを
含む初期設定手段を備える、前記装置インターフェイス
・プロセッサに接続された制御記憶装置と、前記制御記憶装置に含まれていて、前記装置インターフ
ェイス・プロセッサがおそらく非連続的なレコード・ト
ラックに順次アクセスするシーケンスを設定するために
用いられる第１の指示手段と、前記制御記憶装置に接続されて、チャネルに対する、及
び、チャネルからのデータ転送を制御するチャネル・イ
ンターフェイス・プロセッサと、前記制御記憶装置に含まれていて、前記チャネル・イン
ターフェイス・プロセッサが、おそらく非連続的な順次
トラックの各トラックから転送される、または、前記各
トラックに転送されるデータにアクセスするレコード・
シーケンスの設定に用いられる第２の指示手段との組合
せから構成される、周辺データ処理システムのための装置。