JPH0667638A - 画像表示装置 - Google Patents
画像表示装置Info
- Publication number
- JPH0667638A JPH0667638A JP4240139A JP24013992A JPH0667638A JP H0667638 A JPH0667638 A JP H0667638A JP 4240139 A JP4240139 A JP 4240139A JP 24013992 A JP24013992 A JP 24013992A JP H0667638 A JPH0667638 A JP H0667638A
- Authority
- JP
- Japan
- Prior art keywords
- dot clock
- display
- image
- image data
- display resolution
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Image Processing (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】
【目的】 表示可能な全ての表示解像度でアスペクト変
換することなく歪のない画像を表示できる画像表示装置
を提供する。 【構成】 ドットクロック発生回路１1 〜１n はそれぞ
れ周波数の異なるドットクロックを発生する。ＣＰＵ４
は指定された表示解像度における１画素の縦横比が１：
１となるような周波数のドットクロックを選択するよう
セレクタ２を制御し、その指定された表示解像度に対応
する設定値をＲＯＭ５より読み出す。プログラマブルタ
イミング発生回路３はドットクロックと設定値とにより
映像同期信号を発生する。ＣＰＵ４は表示メモリ８より
画像データを読み出し、映像同期信号を付加する。この
画像データをＤ／Ａ変換してディスプレイ１０に表示す
る。
換することなく歪のない画像を表示できる画像表示装置
を提供する。 【構成】 ドットクロック発生回路１1 〜１n はそれぞ
れ周波数の異なるドットクロックを発生する。ＣＰＵ４
は指定された表示解像度における１画素の縦横比が１：
１となるような周波数のドットクロックを選択するよう
セレクタ２を制御し、その指定された表示解像度に対応
する設定値をＲＯＭ５より読み出す。プログラマブルタ
イミング発生回路３はドットクロックと設定値とにより
映像同期信号を発生する。ＣＰＵ４は表示メモリ８より
画像データを読み出し、映像同期信号を付加する。この
画像データをＤ／Ａ変換してディスプレイ１０に表示す
る。
Description
【０００１】
【産業上の利用分野】本発明は、種々の図形，文書等の
画像を表示するための画像表示装置に関する。
画像を表示するための画像表示装置に関する。
【０００２】
【従来の技術】従来から、複数の表示解像度（縦と横の
表示画素数）で図形，文書等の画像を表示することがで
きる画像表示装置は存在する。従来の画像表示装置にお
いては、全ての表示解像度において画素のアスペクト
（縦横）比が１：１とはなっていないので、画像を表示
させるための表示アルゴリズムを共通に用いることはで
きない。
表示画素数）で図形，文書等の画像を表示することがで
きる画像表示装置は存在する。従来の画像表示装置にお
いては、全ての表示解像度において画素のアスペクト
（縦横）比が１：１とはなっていないので、画像を表示
させるための表示アルゴリズムを共通に用いることはで
きない。
【０００３】第１の例として、縦横比３：４のブラウン
管に表示する画像表示装置の場合について考える。図４
（Ａ）に示すように、縦４８０画素，横６４０画素であ
るモード（以下、モード１と呼ぶ）と、図４（Ｂ）に示
すように、縦４００画素，横６４０画素であるモード
（以下、モード２と呼ぶ）の２つの表示解像度を有する
場合、モード１においては、表示解像度の縦横比が、ブ
ラウン管の縦横比と一致しているため、１つの画素の縦
横比は１：１となるが、モード２においては、表示解像
度の縦横比が約５：８であるため、１つの画素の縦横比
は１：０．８３３となる。
管に表示する画像表示装置の場合について考える。図４
（Ａ）に示すように、縦４８０画素，横６４０画素であ
るモード（以下、モード１と呼ぶ）と、図４（Ｂ）に示
すように、縦４００画素，横６４０画素であるモード
（以下、モード２と呼ぶ）の２つの表示解像度を有する
場合、モード１においては、表示解像度の縦横比が、ブ
ラウン管の縦横比と一致しているため、１つの画素の縦
横比は１：１となるが、モード２においては、表示解像
度の縦横比が約５：８であるため、１つの画素の縦横比
は１：０．８３３となる。
【０００４】このために図形をモード１で表示した場合
とモード２で表示した場合の表示結果を比較すると、モ
ード２での表示結果は、モード１の表示結果より縦長に
見えてしまう。即ち、図４に示すように、モード１で円
に見える図形をモード２で表示すると縦長の楕円に見
え、モード１で正方形に見える図形をモード２で表示す
ると、縦長の長方形に見える。逆に、モード２で円、正
方形に見える図形をモード１で表示すると、それぞれ横
長の楕円、横長の長方形に見える。また、その他の一般
的な図形や文字についても同様にモードを変えることに
よって画像に歪が発生する。
とモード２で表示した場合の表示結果を比較すると、モ
ード２での表示結果は、モード１の表示結果より縦長に
見えてしまう。即ち、図４に示すように、モード１で円
に見える図形をモード２で表示すると縦長の楕円に見
え、モード１で正方形に見える図形をモード２で表示す
ると、縦長の長方形に見える。逆に、モード２で円、正
方形に見える図形をモード１で表示すると、それぞれ横
長の楕円、横長の長方形に見える。また、その他の一般
的な図形や文字についても同様にモードを変えることに
よって画像に歪が発生する。
【０００５】第２の例として、コンピュータの画像入力
装置として一般的なスキャナ、画像出力装置として一般
的なプリンタも１画素の縦横比は１：１である。スキャ
ナで取り込んだ画像を１画素の縦横比が１：１でない画
像表示装置に表示する場合にも、画像に歪が発生し、１
画素の縦横比が１：１でない画像表示装置に表示された
図形をプリンタに出力する場合も画像に歪が発生する。
装置として一般的なスキャナ、画像出力装置として一般
的なプリンタも１画素の縦横比は１：１である。スキャ
ナで取り込んだ画像を１画素の縦横比が１：１でない画
像表示装置に表示する場合にも、画像に歪が発生し、１
画素の縦横比が１：１でない画像表示装置に表示された
図形をプリンタに出力する場合も画像に歪が発生する。
【０００６】
【発明が解決しようとする課題】このように、画像に歪
が発生することは使用者が混乱する等、非常に使い勝手
が悪い。これを避けるためには、画像データに対してア
スペクト変換を行った後、その結果を表示または印刷す
る必要がある。しかしながら、アスペクト変換を行うた
めには、アスペクト変換のためのハードウェアを追加す
るか、ソフトウェアによりアスペクト変換の計算を行う
必要があり、前者の場合はコストがかかり、後者の場合
は処理時間がかかるという問題点があった。本発明はこ
のような問題点に鑑みなされたものであり、表示可能な
全ての表示解像度でアスペクト変換することなく歪のな
い画像を表示できる画像表示装置を提供することを目的
とする。
が発生することは使用者が混乱する等、非常に使い勝手
が悪い。これを避けるためには、画像データに対してア
スペクト変換を行った後、その結果を表示または印刷す
る必要がある。しかしながら、アスペクト変換を行うた
めには、アスペクト変換のためのハードウェアを追加す
るか、ソフトウェアによりアスペクト変換の計算を行う
必要があり、前者の場合はコストがかかり、後者の場合
は処理時間がかかるという問題点があった。本発明はこ
のような問題点に鑑みなされたものであり、表示可能な
全ての表示解像度でアスペクト変換することなく歪のな
い画像を表示できる画像表示装置を提供することを目的
とする。
【０００７】
【課題を解決するための手段】本発明は、上述した従来
の技術の課題を解決するため、複数の表示解像度におけ
る１画素の縦横比がそれぞれ１：１となるような周波数
のドットクロックを発生する複数のドットクロック発生
手段と、前記ドットクロック発生手段より出力されるド
ットクロックを選択する選択手段と、指定された表示解
像度における１画素の縦横比が１：１となるような周波
数のドットクロックを選択するよう前記選択手段を制御
すると共に、前記指定された表示解像度に対応する設定
値を第１の記憶手段より読み出す処理手段と、前記選択
手段により選択された前記ドットクロックと前記設定値
が供給され、前記指定された表示解像度に対応する映像
同期信号を発生するタイミング発生手段と、少なくとも
指定する表示解像度の内の最大表示解像度の画像データ
を記憶する容量を有する第２の記憶手段とを備え、前記
処理手段によって前記第２の記憶手段に記憶された画像
データを読み出すと共に、前記タイミング発生手段より
出力された前記映像同期信号を前記画像データに付加す
ることにより前記画像データを画像表示させ、全ての表
示解像度において１画素の縦横比が１：１となるよう構
成したことを特徴とする画像表示装置を提供するもので
ある。
の技術の課題を解決するため、複数の表示解像度におけ
る１画素の縦横比がそれぞれ１：１となるような周波数
のドットクロックを発生する複数のドットクロック発生
手段と、前記ドットクロック発生手段より出力されるド
ットクロックを選択する選択手段と、指定された表示解
像度における１画素の縦横比が１：１となるような周波
数のドットクロックを選択するよう前記選択手段を制御
すると共に、前記指定された表示解像度に対応する設定
値を第１の記憶手段より読み出す処理手段と、前記選択
手段により選択された前記ドットクロックと前記設定値
が供給され、前記指定された表示解像度に対応する映像
同期信号を発生するタイミング発生手段と、少なくとも
指定する表示解像度の内の最大表示解像度の画像データ
を記憶する容量を有する第２の記憶手段とを備え、前記
処理手段によって前記第２の記憶手段に記憶された画像
データを読み出すと共に、前記タイミング発生手段より
出力された前記映像同期信号を前記画像データに付加す
ることにより前記画像データを画像表示させ、全ての表
示解像度において１画素の縦横比が１：１となるよう構
成したことを特徴とする画像表示装置を提供するもので
ある。
【０００８】
【実施例】以下、本発明の画像表示装置について、添付
図面を参照して説明する。図１は本発明の画像表示装置
の一実施例を示すブロック図、図２は本発明の画像表示
装置を説明するための波形図、図３は本発明の画像表示
装置の動作を説明するためのフローチャートである。
図面を参照して説明する。図１は本発明の画像表示装置
の一実施例を示すブロック図、図２は本発明の画像表示
装置を説明するための波形図、図３は本発明の画像表示
装置の動作を説明するためのフローチャートである。
【０００９】図１において、ｎ個のドットクロック発生
回路１1 〜１n はそれぞれｆ１〜ｆｎなる周波数のドッ
トクロックを発生する。これらはそれぞれの表示解像度
に対して１画素の縦横比が１：１、即ち正方形となるよ
うな周波数のドットクロックを発生するものである。例
えば、ＮＴＳＣ方式の場合は１２．２７ＭＨｚ、デジタ
ルＶＴＲのＤ１の規格であるＣＣＩＲ６０１の場合は１
３．５ＭＨｚ、ＰＡＬ方式の場合は１４．７５ＭＨｚが
用いられる。ドットクロック発生回路１1 〜１n より出
力されるドットクロックはセレクタ２に入力され、セレ
クタ２はこれらｎ個のクロックを選択して出力する。そ
して、セレクタ２により選択されたドットクロックはプ
ログラマブルタイミング発生回路３に入力される。
回路１1 〜１n はそれぞれｆ１〜ｆｎなる周波数のドッ
トクロックを発生する。これらはそれぞれの表示解像度
に対して１画素の縦横比が１：１、即ち正方形となるよ
うな周波数のドットクロックを発生するものである。例
えば、ＮＴＳＣ方式の場合は１２．２７ＭＨｚ、デジタ
ルＶＴＲのＤ１の規格であるＣＣＩＲ６０１の場合は１
３．５ＭＨｚ、ＰＡＬ方式の場合は１４．７５ＭＨｚが
用いられる。ドットクロック発生回路１1 〜１n より出
力されるドットクロックはセレクタ２に入力され、セレ
クタ２はこれらｎ個のクロックを選択して出力する。そ
して、セレクタ２により選択されたドットクロックはプ
ログラマブルタイミング発生回路３に入力される。
【００１０】ここで、セレクタ２及びプログラマブルタ
イミング発生回路３はＣＰＵ４により制御される。即
ち、図示せぬ表示解像度指定手段により所定の表示解像
度が指定されると、ＣＰＵ４はその表示解像度に対応し
たドットクロックを発生するドットクロック発生回路
（１1 〜１n ）を選択するようにセレクタ２を制御する
と共に、プログラマブルタイミング発生回路３にその表
示解像度に対応したタイミング（水平同期信号，水平ブ
ランキング信号等の映像同期信号）を発生させるために
必要な情報を後述の如く与える。
イミング発生回路３はＣＰＵ４により制御される。即
ち、図示せぬ表示解像度指定手段により所定の表示解像
度が指定されると、ＣＰＵ４はその表示解像度に対応し
たドットクロックを発生するドットクロック発生回路
（１1 〜１n ）を選択するようにセレクタ２を制御する
と共に、プログラマブルタイミング発生回路３にその表
示解像度に対応したタイミング（水平同期信号，水平ブ
ランキング信号等の映像同期信号）を発生させるために
必要な情報を後述の如く与える。
【００１１】図２にはドットクロック発生回路（１1 〜
１n ）より出力されるドットクロックと、このドットク
ロックを基にプログラマブルタイミング発生回路３が発
生する水平同期信号及び水平ブランキング信号を示して
いる。図２において、ｎ１は水平同期信号の期間、ｎ２
は水平同期信号の始まりから有効表示エリアまでの期
間、ｎ３は有効表示エリアの期間、ｎ４は有効表示エリ
アの終わりから水平同期信号の始まりまでの期間をそれ
ぞれ表している。ここで、一例として、縦４８０画素，
横６４０画素の表示解像度Ａ１と縦５７６画素，横７６
８画素の表示解像度Ａ２の場合のｎ１〜ｎ４の設定値を
表１に示す。
１n ）より出力されるドットクロックと、このドットク
ロックを基にプログラマブルタイミング発生回路３が発
生する水平同期信号及び水平ブランキング信号を示して
いる。図２において、ｎ１は水平同期信号の期間、ｎ２
は水平同期信号の始まりから有効表示エリアまでの期
間、ｎ３は有効表示エリアの期間、ｎ４は有効表示エリ
アの終わりから水平同期信号の始まりまでの期間をそれ
ぞれ表している。ここで、一例として、縦４８０画素，
横６４０画素の表示解像度Ａ１と縦５７６画素，横７６
８画素の表示解像度Ａ２の場合のｎ１〜ｎ４の設定値を
表１に示す。
【００１２】
【表１】
【００１３】表１に示すように、表示解像度Ａ１のドッ
トクロックは１２．２７ＭＨｚであり、ｎ１〜ｎ４はそ
れぞれの期間をドットクロック数を用いて表したもので
ある。図１中のＲＯＭ５にはドットクロック発生回路１
1 〜１n で発生するそれぞれの表示解像度に対応するｆ
１〜ｆｎなるｎ個の周波数のドットクロックと、それに
対応したｎ１〜ｎ４の設定値がテーブルとして記憶され
ている。
トクロックは１２．２７ＭＨｚであり、ｎ１〜ｎ４はそ
れぞれの期間をドットクロック数を用いて表したもので
ある。図１中のＲＯＭ５にはドットクロック発生回路１
1 〜１n で発生するそれぞれの表示解像度に対応するｆ
１〜ｆｎなるｎ個の周波数のドットクロックと、それに
対応したｎ１〜ｎ４の設定値がテーブルとして記憶され
ている。
【００１４】前述のように、図示せぬ表示解像度指定手
段により所定の表示解像度が指定されると、ＣＰＵ４は
その表示解像度に対応したドットクロックを発生するド
ットクロック発生回路（１1 〜１n ）を選択するように
セレクタ２を制御すると共に、ＲＯＭ５よりその表示解
像度に対応するｎ１〜ｎ４の設定値を読み出してプログ
ラマブルタイミング発生回路３に供給する。なお、ここ
では特に説明しないが、ＣＰＵ４のワークメモリとして
ＲＡＭ６が備えられており、また、外部記憶装置７も備
えられている。
段により所定の表示解像度が指定されると、ＣＰＵ４は
その表示解像度に対応したドットクロックを発生するド
ットクロック発生回路（１1 〜１n ）を選択するように
セレクタ２を制御すると共に、ＲＯＭ５よりその表示解
像度に対応するｎ１〜ｎ４の設定値を読み出してプログ
ラマブルタイミング発生回路３に供給する。なお、ここ
では特に説明しないが、ＣＰＵ４のワークメモリとして
ＲＡＭ６が備えられており、また、外部記憶装置７も備
えられている。
【００１５】そして、プログラマブルタイミング発生回
路３より出力された、指定された表示解像度に対応した
映像同期信号は表示メモリ８に供給され、ＣＰＵ４は表
示メモリ８に記憶された画像データを読み出すと共に、
その画像データに映像同期信号を付加して出力する。表
示メモリ８に記憶された画像データは必要であれば外部
記憶装置７にも記憶される。表示メモリ８より出力され
た画像データがＤ／Ａ変換器９によりアナログ信号とな
され、ディスプレイ１０に表示される。なお、表示メモ
リ８は少なくとも指定する表示解像度の内の最大表示解
像度の画像データを記憶することができる容量が必要で
ある。
路３より出力された、指定された表示解像度に対応した
映像同期信号は表示メモリ８に供給され、ＣＰＵ４は表
示メモリ８に記憶された画像データを読み出すと共に、
その画像データに映像同期信号を付加して出力する。表
示メモリ８に記憶された画像データは必要であれば外部
記憶装置７にも記憶される。表示メモリ８より出力され
た画像データがＤ／Ａ変換器９によりアナログ信号とな
され、ディスプレイ１０に表示される。なお、表示メモ
リ８は少なくとも指定する表示解像度の内の最大表示解
像度の画像データを記憶することができる容量が必要で
ある。
【００１６】以上の動作を図３に示すフローチャートを
用いてさらに説明する。ここでは前述の表示解像度Ａ
１，Ａ２の場合について示す。まず、指定された表示解
像度が何であるか判断し［Ｓ（ステップ）１］、表示解
像度Ａ１であればセレクタ２で表示解像度Ａ１に対応す
るドットクロックをドットクロック発生回路１1 〜１n
より選択する［Ｓ２］。そして、ＣＰＵ４が表示解像度
Ａ１に対応する設定値をＲＯＭ５より読み出してプログ
ラマブルタイミング発生回路３に設定する［Ｓ３］。Ｓ
１において、表示解像度Ａ２であればセレクタ２で表示
解像度Ａ２に対応するドットクロックをドットクロック
発生回路１1 〜１n より選択し［Ｓ２′］、ＣＰＵ４が
表示解像度Ａ２に対応する設定値をＲＯＭ５より読み出
してプログラマブルタイミング発生回路３に設定する
［Ｓ３′］。Ｓ３またはＳ３′によりプログラマブルタ
イミング発生回路３に設定値が設定されると、前述した
表示メモリ８以降の動作により描画処理に移る［Ｓ
４］。
用いてさらに説明する。ここでは前述の表示解像度Ａ
１，Ａ２の場合について示す。まず、指定された表示解
像度が何であるか判断し［Ｓ（ステップ）１］、表示解
像度Ａ１であればセレクタ２で表示解像度Ａ１に対応す
るドットクロックをドットクロック発生回路１1 〜１n
より選択する［Ｓ２］。そして、ＣＰＵ４が表示解像度
Ａ１に対応する設定値をＲＯＭ５より読み出してプログ
ラマブルタイミング発生回路３に設定する［Ｓ３］。Ｓ
１において、表示解像度Ａ２であればセレクタ２で表示
解像度Ａ２に対応するドットクロックをドットクロック
発生回路１1 〜１n より選択し［Ｓ２′］、ＣＰＵ４が
表示解像度Ａ２に対応する設定値をＲＯＭ５より読み出
してプログラマブルタイミング発生回路３に設定する
［Ｓ３′］。Ｓ３またはＳ３′によりプログラマブルタ
イミング発生回路３に設定値が設定されると、前述した
表示メモリ８以降の動作により描画処理に移る［Ｓ
４］。
【００１７】
【発明の効果】以上詳細に説明したように、本発明の画
像表示装置は、指定された表示解像度における１画素の
縦横比が１：１となるような周波数のドットクロックを
選択し、このドットクロックと指定された表示解像度に
対応する設定値とにより映像同期信号を発生させ、画像
データにその映像同期信号を付加することにより画像デ
ータを画像表示させるよう構成したので、複数の表示解
像度に対して１画素の縦横比が１：１となるよう画像を
表示でき、アスペクト変換することなく歪のない画像を
表示できる。従って、コストの削減、処理の高速化がで
きる。
像表示装置は、指定された表示解像度における１画素の
縦横比が１：１となるような周波数のドットクロックを
選択し、このドットクロックと指定された表示解像度に
対応する設定値とにより映像同期信号を発生させ、画像
データにその映像同期信号を付加することにより画像デ
ータを画像表示させるよう構成したので、複数の表示解
像度に対して１画素の縦横比が１：１となるよう画像を
表示でき、アスペクト変換することなく歪のない画像を
表示できる。従って、コストの削減、処理の高速化がで
きる。
【図１】本発明の画像表示装置の一実施例を示すブロッ
ク図である。
ク図である。
【図２】本発明の画像表示装置を説明するための波形図
である。
である。
【図３】本発明の画像表示装置の動作を説明するための
フローチャートである。
フローチャートである。
【図４】従来の問題点を説明するための図である。
１1 〜１n ドットクロック発生回路（ドットクロック
発生手段） ２ セレクタ（選択手段） ３ プログラマブルタイミング発生回路（タイミング発
生手段） ４ ＣＰＵ（制御手段） ５ ＲＯＭ（第１の記憶手段） ８ 表示メモリ（第２の記憶手段） ９ Ｄ／Ａ変換器 １０ ディスプレイ
発生手段） ２ セレクタ（選択手段） ３ プログラマブルタイミング発生回路（タイミング発
生手段） ４ ＣＰＵ（制御手段） ５ ＲＯＭ（第１の記憶手段） ８ 表示メモリ（第２の記憶手段） ９ Ｄ／Ａ変換器 １０ ディスプレイ
【手続補正書】
【提出日】平成４年１２月７日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正内容】
【００１２】
【表１】
Claims (1)
- 【請求項１】複数の表示解像度における１画素の縦横比
がそれぞれ１：１となるような周波数のドットクロック
を発生する複数のドットクロック発生手段と、 前記ドットクロック発生手段より出力されるドットクロ
ックを選択する選択手段と、 指定された表示解像度における１画素の縦横比が１：１
となるような周波数のドットクロックを選択するよう前
記選択手段を制御すると共に、前記指定された表示解像
度に対応する設定値を第１の記憶手段より読み出す制御
手段と、 前記選択手段により選択された前記ドットクロックと前
記設定値が供給され、前記指定された表示解像度に対応
する映像同期信号を発生するタイミング発生手段と、 少なくとも指定する表示解像度の内の最大表示解像度の
画像データを記憶する容量を有する第２の記憶手段とを
備え、 前記制御手段によって前記第２の記憶手段に記憶された
画像データを読み出すと共に、前記タイミング発生手段
より出力された前記映像同期信号を前記画像データに付
加することにより前記画像データを画像表示させ、全て
の表示解像度において１画素の縦横比が１：１となるよ
う構成したことを特徴とする画像表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4240139A JPH0667638A (ja) | 1992-08-18 | 1992-08-18 | 画像表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4240139A JPH0667638A (ja) | 1992-08-18 | 1992-08-18 | 画像表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0667638A true JPH0667638A (ja) | 1994-03-11 |
Family
ID=17055078
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4240139A Pending JPH0667638A (ja) | 1992-08-18 | 1992-08-18 | 画像表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0667638A (ja) |
-
1992
- 1992-08-18 JP JP4240139A patent/JPH0667638A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4961071A (en) | Apparatus for receipt and display of raster scan imagery signals in relocatable windows on a video monitor | |
| JP2003195852A (ja) | 画像処理装置 | |
| US5014129A (en) | Video signal processing apparatus for converting composite image input signals into output signals having increased scan lines | |
| JPH11355695A (ja) | 映像信号処理装置 | |
| JPH1145078A (ja) | 画像表示装置 | |
| JPH0218633B2 (ja) | ||
| JP3154190B2 (ja) | 汎用走査周期変換装置 | |
| JPH06242755A (ja) | 複数画面モード表示方法及びその装置 | |
| JPH0667638A (ja) | 画像表示装置 | |
| JP2000206951A (ja) | スキャンコンバ―タ及びスキャンコンバ―ト方法 | |
| JP3070333B2 (ja) | 画像表示装置 | |
| JPH11338454A (ja) | オンスクリーンディスプレイ回路 | |
| JPH09294250A (ja) | 走査線変換装置 | |
| JP2003189178A (ja) | オンスクリーンディスプレイ装置 | |
| JP2858661B2 (ja) | 画像処理方式 | |
| JP2820068B2 (ja) | 画像データ合成表示装置 | |
| JP3562050B2 (ja) | 映像処理方法およびコンピュータシステム | |
| JPH0638024A (ja) | 画像処理装置 | |
| JPH05252353A (ja) | 画像読み取り装置 | |
| KR0132433Y1 (ko) | 비데오 필드 메모리의 쓰기 제어장치 | |
| JP3296834B2 (ja) | 分割画面表示装置 | |
| JPH03287299A (ja) | 画像拡大縮小装置 | |
| JP2599045B2 (ja) | 垂直方向拡大回路 | |
| JPH08140019A (ja) | 画像表示装置 | |
| JPH05173530A (ja) | 多入力映像信号表示装置 |