JPH0666900B2

JPH0666900B2 - 映像信号処理装置

Info

Publication number: JPH0666900B2
Application number: JP60019236A
Authority: JP
Inventors: 敦宮下; 宣男村田
Original assignee: 日立電子株式会社
Priority date: 1985-02-05
Filing date: 1985-02-05
Publication date: 1994-08-24
Anticipated expiration: 2009-08-24
Also published as: JPS61179678A

Description

【発明の詳細な説明】〔技術分野〕本発明は、映像信号の補正方式に係り、特に映像信号の
平均値に関連して映像信号中に発生する不要成分の補正
のための映像信号処理装置に関する。

〔従来技術とその問題点〕

ビデオ・カメラなどの映像機器から得られる映像信号に
は、種種の補正などの処理を要する。

これを第２図によつて説明すると、この第２図は、いわ
ゆる３管式カラー・ビデオ・カメラで、被写体１の像を
レンズ２、色分解プリズム３によりＲ（赤）,G（緑）,B
（青）の３色に分解した上で各色用の撮像管４−R,4−
G,4−Ｂに結像させ、プリアンプ５−R,5−G,5−Ｂから
各色の被写体像に対応した信号を得るようになつている
もので、このときの被写体１が第３図に示すものとなつ
ていたときには第４図に示すような波形の信号が得られ
ることになる。これら第３図，第４図で、l₁〜l₆は走査
線を、そしてl₇は帰線をそれぞれ表わし、時刻t₆からt₇
の帰線l₇の期間がいわゆる帰線期間となる。なお、この
走査線l₁〜l₆による画像を１フィールドと呼び、通常は
２フィールドを組合わせて１枚分の画像とする、いわゆ
る２フィールド・１フレーム方式となつていることは周
知のとおりである。

こうしてプリアンプ５−R,5−G,5−Ｂの出力に得られた
映像信号は、撮像光学系などにより発生する不要信号成
分を除き、正しい信号状態に修正するための補正回路６
−R,6−G,6−Ｂに入力され、所定の補正処理が施こされ
たあとエンコーダ７によつて輝度信号，色差信号を作成
し、NTSC,PAL,或いはSECAMなどと呼ばれる所定の標準方
式のカラービデオ信号として出力される。

ところで、上記したように、このようなビデオ・カメラ
などでは、補正回路６−R,6−G,6−Ｂが設けられ、これ
により種種の補正が行なわれるようになつているが、こ
のような補正処理の一つとして映像信号の平均値に基づ
いて行なわれる補正処理があり、その代表的なものの一
つにフレア補正がある。

このフレアとは、撮像中、レンズ，プリズム，撮像管面
などで光の反射を生じ、それが撮像管面全体に拡散光と
なつて入射し、この結果、画像の暗部（黒部分）が多少
明るく（灰色に）なる現像をいう。

ところで、このフレアを補正するためには、フレアを含
む映像信号からフレア分を減算してやればよい。

しかして、このためには、フレアを含む映像信号からフ
レア成分だけを抽出しなければならないが、このために
は被写体中に黒色の部分が存在しなければならないか
ら、一般的にはかなり困難である。

一方、このフレアは、上記したように光学系中での光の
散乱によるものであるから、入射光量に比例した形で発
生するという性質がある。

そこで、フレア補正としては、このようなフレアの性質
を利用し、所定の比例係数で入射光量からフレア成分を
想定するという方法が従来から使用されている。すなわ
ち、この方法は、第５図に示すように、端子inに供給さ
れたフレアを含む映像信号ａは低域通過フイルタ10に入
力され、その平均値を表わす信号ｂが取出される。そし
て、この信号ｂをフレア量算出回路11に入力し、予じめ
実験などで決定しておいた所定の比例係数に基づく演算
を行なつてフレア成分ｃを出力させ、減算器12を用いて
信号ａからフレア成分ｃを差引き、フレアが除去された
映像信号ｄを端子outに出力させるのである。

ところで、このようなフレア補正回路６は、第５図から
明らかなように、フレアを含む映像信号ａからその平均
値を表わす信号ｂを発生させる回路6aと、この信号ｂを
用いて信号処理を行なう回路6bとから構成されている
が、従来は、この回路6aとして低域通過フイルタ10が用
いられていた。この低域通過フイルタ10の一例を第６図
に示す。

ところが、このように、低域通過フイルタ10を用いた場
合には、映像信号ａが第４図に示すように走査線構成と
なつているため、その時定数、つまり第６図の抵抗10a
とコンデンサ10bからなる積分回路の時定数は映像信号
のフィールド期間よりも充分に長く設定しなければ安定
した信号ｂが得られない。

しかして、この結果、このような低域通過フイルタを用
いた従来の補正回路では、被写体の明るさが急変したよ
うな場合には、その後、数フィールドにもわたるかなり
永い期間、映像信号に異常を生じてしまうという欠点が
あつた。

これを第７図によつて説明する。

この第７図は縦軸を各信号のレベルにとり、フレアを含
む映像信号ａ、この映像信号中に含まれているフレア成
分ｃ′、低域通過フイルタ10の出力ｂ、それに補正され
た映像信号ｄを示したもので、いま、時刻t₀₁において
被写体の明るさが急激に、数分の１に低下したとする。

そうすると、映像信号ａ及びフレア成分ｃ′も当然のこ
ととして、この時刻t₀₁で数分の１に低下する。

しかしながら出力ｂは、上記したように、低域通過フイ
ルタ10に数フィールドにもおよぶ時定数を必要とするた
め、時刻t₀₁では直ちに映像信号ａの変化には追従せ
ず、数フィールド後の時刻t₀₂においてやつと映像信号
ａに対応した値に到達することになる。

一方、これも上記したように、フレア量算出回路11は出
力ｂに基づいてフレア成分ｃを算出しているため、時刻
t₀₁からt₀₂の期間中で出力ｂが映像信号ａに追従してい
ないときには、このフレア成分ｃもフレア成分ｃ′には
正確に対応しなくなり、従つて、出力される映像信号ｄ
は時刻t₀₁からt₀₂の期間中、異常になり、このときに
は、実際に映像信号ａ中に存在しているレベル以上のフ
レア成分ｃが減算されて画像までが打消されてしまうな
どの異常を生じてしまうのである。

〔発明の目的〕

本発明の目的は、上記した従来技術の欠点を除き、映像
信号の平均レベルが急激に変化しても、それに充分に追
従でき、最小限の遅れをもつて映像信号の平均レベルの
検出が得られ、常に正しく映像信号の補正が行なえるよ
うにした映像信号処理装置を提供するにある。

〔発明の概要〕この目的を達成するため、本発明は、映像信号をデイジ
タル化した上で所定の期間にわたつて積算し、この積算
値によつて映像信号の平均レベルを求めるようにした上
で、積算値を求める手段として、カウンタと重み付け回
路、それにディジタル加算器からなる手段を用いるよう
にした点を特徴とする。

〔発明の実施例〕

以下、本発明による映像信号処理装置について、図示の
実施例により詳細に説明する。

第１図は本発明に一実施例で、19はアナログ・デイジタ
ル変換器（Ａ／Ｄという）、20はデイジタル積算器、21
はデイジタル・フレア値算出回路、22はデイジタル減算
器であり、その他は第２図の場合と同じである。

Ａ／D19はフレアを含んだ映像信号ａを所定のサンプリ
ングレートで、所定のビット数のデイジタル映像信号ad
に変換する働きをする。なお、このときのサンプリング
レートとしては、映像信号ａに含まれている最高周波数
成分の少くとも２倍の周波数が必要であり、かつ、ビッ
ト数としては、例えば８ビットが用いられている。

デイジタル積算器20は入力されるデイジタル映像信号ad
の積算機能と、積算結果を保持するバツフア機能とを備
え、パルスｒが端子ｐに印加されるごとに、それまで積
算した積算値を新たに出力bdとしてバツフア機能に保持
させると共に、積算機能をリセットし、パルスｒがオフ
になると再び信号adの積算を開始するように動作し、こ
れにより所定期間ごとの映像信号adの積算値bdを出力す
る働きをする。なお、パルスｒについては後述する。

デイジタル・フレア値算出回路21は積算値bdに基づい
て、それに対して所定の比例関係にあるデイジタル・フ
レア値cdを出力する働きをする。

デイジタル減算器22はデイジタル映像信号adからデイジ
タル・フレア値cdを減算してフレア補正済みのデイジタ
ル映像信号ddを端子outに出力する働きをする。

次に、この実施例の動作を第８図のタイムチヤートによ
つて説明する。

いま、デイジタル積算器20に対するパルスｒを第８図に
示すように垂直帰線期間中で次の水平走査が開始する直
前ごとに発生させたとすると、デイジタル積算器20の出
力に現われる積算値bdは、そのフイールドの直前のフイ
ールドにおけるデイジタル映像信号adの積算結果とな
る。しかして、この積算結果は、デイジタル映像信号ad
の平均値に比例した値となつているから、結局、この積
算値bdは映像信号ａの１フイールド遅れの平均値を情報
として持つたものとなることになる。

従つて、この実施例によれば、時刻t₀₃で被写体の明る
さが急激に変化した場合でも、フレア補正を行なつたデ
イジタル映像信号ddに異常が生じるのは時刻t₀₃からt₀₄
までの僅か１フイールド期間にすぎず、このため、異常
期間を最少限に抑えることができる。

なお、近年はデイジタル方式のビデオ機器が多く使用さ
れるようになつてきているが、この場合には第１図の実
施例の端子outに得られるデイジタル映像信号ddをその
まま利用すればよいが、第２図の従来例のようにアナロ
グ方式の場合には、第１図の端子outのあとにデイジタ
ル・アナログ変換器（Ｄ／Ａという）が必要なことはい
うまでもない。

ところで、この第１図の実施例によれば、フレア補正に
伴なつて補正後の映像信号に発生する異常を１フイール
ド期間に抑えることができるが、本発明によれば、映像
信号の平均値を最少限の遅れで、しかも正確な遅れ時
間、例えば第１図の実施例のように正確に１フイールド
の遅れ時間で検出できるから、この特性を利用すれば、
フレア補正に伴なつて補正後の映像信号に発生する上記
の如き異常を全くなくすこともできる。

第９図は映像信号に全く異常を発生させないでフレア補
正を可能にした本発明の一実施例で、図において、23は
フイールド・メモリなどを利用した、１フイールド期間
の映像信号遅延回路であり、その他は第１図の実施例と
同じである。

この実施例によれば、デイジタル減算器22に入力される
映像信号は、デイジタル映像信号adに対して１フイール
ド期間遅れた信号ad′になるため、第８図における第ｎ
フイールドの映像信号ａに対して第ｎ＋１フイールドで
取り出されたフレア値cdによる減算が行なわれることに
なり、映像信号とそれに対する補正用のフレア成分とが
完全に同じ期間のものとすることができ、従つて、被写
体の明るさが急変した場合でも、フレア補正後の映像信
号には全く異常を発生することがなく、常に適確なフレ
ア補正を行なうことができる。

次に、第10図はデイジタル積算器20の具体的な一実施例
で、26,27はFF（フリツプフロツプ）、28はクロツク発
振器、29はデイジタル加算器、30はインバータである。

FF26は積算値bdの最大ビット数に対応した所定の数だけ
並列に設けられ、加算器29の出力データad″を記憶する
働きをする。

FF27は積算値bdの最大値を表わすのに必要なビット数に
等しい個数だけ並列に設けられ、所定のタイミングで加
算器29の出力データad″を取込んで保持するバツフアと
しての働きをする。

クロツク発振器28はＡ／D19（第１図又は第９図）のサ
ンプリングパルスに等しい周波数、又はその整数分の１
の周波数のクロツクパルスclを発生する働きをする。

デイジタル加算器29はデイジタル映像信号adとFF26から
得られる積算途中のデータad′とを加算する働きをす
る。

インバータ30はパルスｒを所定の時間だけ遅らせてパル
スｒ′を得る働きをする。

次に、この第10図の積算器の動作を第11図のタイムチヤ
ートによつて説明する。

FF26はクロツクパルスclが発生するごとに、そのエツジ
部で加算器29の出力ad″を取込んで記憶する。また、FF
27はパルスｒが立上るごとに加算器29の出力ad″を取込
んで記憶する。さらに、このパルスｒに僅か遅れてパル
スｒ′が立上ると、FF26はリセツトされる。

そこで、いま、或るフイールド期間に入つたあとの時刻
t₀₅において、それまでゼロであつたデイジタル映像信
号adがレベルｘになり、それが時刻t₀₆まで続いたとす
る。そうすると、加算器29の出力ad″はこの時刻t₀₅か
らt₀₆までの間、このレベルｘに対応した増加率で増加
し、時刻t₀₆で信号adのレベルがゼロになると、この出
力ad″の増加もやむ。次に、時刻t₀₇で今度は信号adの
レベルがｙになつたとすると、出力ad″も今度はレベル
ｙに対応した増加率で増加してゆく。そして、時刻t₀₈
で信号adのレベルがゼロになると出力ad″の増加もや
む。

一方、映像信号ａの各フイールド間での垂直帰線期間で
パルスｒが発生すると、まずFF27のクロック入力にこの
パルスｒが供給されるため、このFF27は各フイールドに
入る直前に、一つ前のフイールドでの加算器29の出力a
d″を新たに取込み、それを信号bdとして次のフイール
ドまで保持する。つまり、この第11図では、時刻t₀₅〜t
₀₉を含むフイールドでは、その直前のフイールドでの信
号ad″の値Ａを保持して信号bdとし、時刻t₀₉後の１フ
イールド期間ではレベルＢを信号bdとして保持する。

従つて、この第10図の実施例によれば、所定の数のFFを
設けるとにより必要なビット数の積算値を得ることがで
き、デイジタル積算器20を容易に実現することがでる。

次に、第12図はデイジタル積算器20の他の一実施例で、
デイジタル映像信号adがｎビットの場合のものであり、
図において、32・１〜32・ｎはアンドゲート、34・１〜
34・ｎはカウンタ、36・１〜36・ｎは重み付け回路、37
はデイジタル加算器であり、その他は第10図の実施例と
同じである。

この実施例は、デイジタル映像信号adの各ビットの“0"
又は“1"の数を各ビット毎に設けたカウンタ34・１〜34
・ｎによつてそれぞれ独立に計数し、これらの計数結果
をそれぞれ重み付けしてから加算することにより積算値
を得るようにしたもので、この回路に入力されたデイジ
タル映像信号adは、まず、アンドゲート32・１〜32・ｎ
によつてそれぞれクロツクclとのアンドがとられる。こ
れは、レベル１が連続して現われた場合でも、その連続
する時間によつて、時系列方向のビットを分離し、計数
を可能にするためである。ついで、各ビットごとにカウ
ンタ34・１〜34・ｎに入力され、パルスｒの各周期ごと
の計数が行なわれる。

このようにしてカウントされた各ビット単位の積算値
は、重み付け回路36・１〜36・ｎにより各ビット毎に×
２〜×２^ｎされて信号ad′・１〜ad′・ｎになる。そし
て、これらの信号は、加算器37により加算された積算出
力ad″が得られる。

本回路に、第11図に示した信号adを印加したときの各部
の動作を、第13図のタイムチヤートによつて説明する。

時刻t₁₁〜t₁₂の期間、信号adのレベルはｘになつている
ため、下位ビットの信号ad・１のみレベル１となつたと
する。そうすると、この期間にck端子にパルスが印加さ
れるのはカウンタ34・１のみであり、図に示すように、
時刻t₁₁〜t₁₂には時間とともに信号ad・１の積算値ad′
・１は増加していく。時刻t₁₂〜t₁₃には信号adはレベル
０のため、信号ad・１〜ad・ｎは全て０となり、カウン
タ34・１〜34・ｎの出力は変化しない。時刻t₁₃〜t₁₄に
は、レベル１となるビットが、信号ad・ｎ及び信号ad・
１であり、これらがck端子に入力されるカウンタ34・ｎ
とカウンタ34・１が計数を行ない、各積算値ad′・n,a
d′・ｎは、図のように増加する。そしてこれらの各積
算値ad′・ｎ〜ad・１は各々２^ｎ ^-1〜2⁰を乗じること
で、重み付けがなされたうえ、加算器37により積算値a
d″として出力される。そして、時刻t₁₅,t₁₆には、パル
スr,パルスｒ′により値Ｂを示している積算出力ad″の
FF27による取込みとカウンタ34・１〜34・ｎのリセツト
とが行なわれ、一連の積算動作を終える。なお、このと
きの積算値Ｂは、Ｂ＝Ｓ_ｎ×２^ｎ ⁺¹＋……＋S₁×2⁰ となる。

次に、フレア値算出回路21の具体例について説明する。

このフレア値算出回路21は積算値bdに基づいて、それに
対して所定の関数関係にあるデイジタル・フレア値cdを
出力するものであり、従つて、その一実施例としては、
第14図に示すように乗算器60を用い、乗数としてフレア
発生率ｍを、被乗数として積算値bdを与えるようにした
ものが考えられる。

また、他の一実施例としては、第15図に示すようにメモ
リ64を用い、このメモリ64の各アドレスに格納すべきデ
ータを、アドレス値の関数に対応させておき、アドレス
端子に積算値bdを入力してデータ端子からフレア値cdを
取り出すようにしてもよい。

なお、この第15図の実施例によれば、フレア値と入射光
量の関係が線形になつていない、特殊な場合に対して
も、前記関数関係を積算値bdの関数（bd）とし、これ
をもとにして作つたテーブル関数をメモリ64に格納する
だけで容易に対応でき、適用範囲を広くすることができ
る。

ところで、本件発明は、映像信号の補正に関する信号処
理方式に関するものであるが、本発明のような映像信号
の平均値を求め、それにもとずいて映像信号の補正を行
なうという考え方は、フレア補正以外にもいろいろと適
用可能であり、例えば被写体の明るさの変化にもかかわ
らず映像信号のレベルを一定に保つようにする、オート
アイリスと呼ばれている機構に適用すれば、応答性，制
御精度などの点で大きな改善が得られることはいうまで
もない。

また、上記したように、デイジタル映像信号処理方式の
機器に本発明を適用した場合には、ことさらＡ／ＤやＤ
／Ａを用いる必要がないから、コストアップが少くて済
む。

なお、映像信号の平均値を映像信号の積算によつて求め
るという本発明の考え方は、アナログ積算器によつても
理論的には可能な筈であるが、実際には以下に述べる理
由から、このアナログ方式によるものは実現が困難であ
る。

すなわち、まず、アナログ方式による場合には、積算し
たレベルの保持のためにコンデンサが必要になるが、こ
のコンデンサには必然的にリークが存在し、このため正
確な積算は得られない。また、積算期間の区切りごと
に、このコンデンサを放電させなければならないが、こ
のときに必然的にノイズを伴ない、映像信号の直流レベ
ルの変化などの悪影響発生の虞れが大となるからであ
る。

しかして、本発明では、デイジタル方式にした上で、積
算値を求める手段として、フリップ・フロップと加算器
からなる手段と、カウンタと重み付け回路、それにデイ
ジタル加算器からなる手段の少なくとも一方を用いるよ
うにしたので、高安定度、高精度を保つことができる。

〔発明の効果〕

以上説明したように、本発明によれば、映像信号の平均
値の検出が最小限の、しかも常に正確に一定の遅れ時間
で行なえるから、従来技術の欠点を除き、映像信号の補
正などを安定に精度良く、しかも良好な応答性をもつて
行なうとができる。

【図面の簡単な説明】

第１図は本発明による映像信号処理装置の一実施例を示
す回路図、第２図はビデオ・カメラの一例を示すブロッ
ク図、第３図及び第４図は被写体と走査線による信号の
関係を示す説明図、第５図はフレア補正方式の従来例を
示す回路図、第６図は低域通過フイルタの一例を示す回
路図、第７図は第５図の従来例の動作を示すタイムチヤ
ート、第８図は第１図の実施例の動作を示すタイムチヤ
ート、第９図は本発明の他の一実施例を示す回路図、第
10図はデイジタル積算器の一実施例を示す回路図、第11
図は第10図の実施例の動作を示すタイムチヤート、第12
図はデイジタル積算器の他の一実施例を示す回路図、第
13図は第12図の実施例の動作を示すフローチヤート、第
14図はフレア値算出回路の一実施例の説明図、第15図は
同じくフレア値算出回路の他の一実施例を示す説明図で
ある。６……フレア補正回路、19……アナログ・デイジタル変
換器、20……デイジタル積算器、21……デイジタル・フ
レア値算出回路、22……デイジタル加算器。

Claims

【特許請求の範囲】

【請求項１】映像信号の平均値に応じて発生させた補正
信号の減算により映像信号の補正を行なうようにしたデ
ィジタル信号処理方式の映像信号処理装置において、上
記映像信号の平均値を表わす信号を発生する手段が、ｎ
ビットのディジタル映像信号の各ビット毎の信号の１フ
ィールド期間毎の積算値を求めるディジタル積算手段
と、このディジタル積算手段により求めた各ビット毎の
積算値を上記１フィールド期間保持するバッファ手段と
で構成され、且つ上記ディジタル積算手段が、上記ｎビ
ットのディジタル映像信号の各ビット毎の信号を一方の
入力とするｎ個の加算器と、これらの加算器の出力を入
力とし上記１フィールド期間毎にリセットされるｎ個の
フリップ・フロップと、これらのフリップ・フロップの
出力を上記ｎ個の加算器の他方の入力に供給する信号線
からなる積算手段及び上記ｎビットのディジタル映像信
号の各ビット毎の信号を入力とするｎ個のアンドゲート
と、これらのアンドゲートの出力を入力とするｎ個のカ
ウンタと、これらのカウンタの出力を入力とするｎ個の
重み付け回路と、これらの重み付け回路の出力を入力と
するディジタル加算器とからなる積算手段の少なくとも
一方で構成されていることを特徴とする映像信号処理装
置。