JPH0666695B2

JPH0666695B2 - 乗算型ｄ／ａコンバ−タ

Info

Publication number: JPH0666695B2
Application number: JP59177848A
Authority: JP
Inventors: 健三赤桐
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1984-08-27
Filing date: 1984-08-27
Publication date: 1994-08-24
Anticipated expiration: 2009-08-24
Also published as: JPS6156519A

Description

【発明の詳細な説明】産業上の利用分野この発明はディジタル信号をアナログ信号に変換（以
下、Ｄ／Ａ変換と云う）するＤ／Ａコンバータ、特に非
線型PCM信号をＤ／Ａ変換する場合等に用いて好適な乗
算型Ｄ／Ａコンバータに関する。

背景技術とその問題点斯の種乗算型Ｄ／Ａコンバータの一例として、従来例え
ば第１図に示すようなものが提案されている。同図にお
いて、（１）はディジタル信号が供給される入力端子で
あって、この入力端子（１）は入力されるディジタル信
号のビット数ｎに対応してｎ個の端子（1₀），（1₁），
（1₂）・・・（In）を有し、ｎビットのパラレルの入力
ディジタル信号は、最上位のビット（MSB）が端子
（I₀）に、最上位の次のビットが端子（1₁）にというよ
うな態様で、以下同様にして順次に各端子に与えられ、
端子（1n）には入力ディジタル信号の最下位のビット
（LSB）が与えられる。

端子（1₀）〜（1n）に同時に入力されるｎビットの入力
ディジタル信号は、データレジスタ（２）の２つの入力
端子群（３）及び（４）に所定の態様で供給される。す
なわち、入力端子群（３）及び（４）は夫々ｍ（ｍ＝ｎ
−１）個の入力端子（3₀）〜（3m）及び（4₀）〜（4m）
を有し、端子（1₀）が入力端子（3₀）だけに接続され、
端子（1n）が端子（4m）だけに接続され、更に端子
（1₁）が入力端子（3₁）と（4₀）に接続され、更にまた
端子（1₂）が入力端子（3₂）と（4₁）に接続され、以下
同様にして入力端子（１）の各端子と、入力端子群
（３）及び（４）の各入力端子とが接続される。

従って、データレジスタ（２）の入力端子（3₀）に対し
て入力ディジタル信号の最上位のビットが与えられ、ま
た入力端子（3₁）には、入力ディジタル信号の最上位の
次のビットが与えられ、以下同様にして、入力ディジタ
ル信号の各ビットが入力端子（3₂），（3₃）・・・（3
m）に順次与えられる。またデータレジスタ（２）の入
力端子（4₀）に対して入力ディジタル信号の最上位の次
のビットが与えられ、更に入力端子（4₁）には入力ディ
ジタル信号の最上位の次の次のビットが与えられ、以下
同様にして入力ディジタル信号の各ビットが入力端子
（4₂），（4₃）・・・（4m）に順次与えられ、最後に入
力端子（4m）には端子（1n）に供給される入力ディジタ
ル信号の最下位のビットが与えられる。

データレジスタ（２）は、入力端子群（３）及び（４）
に与えられている入力ディジタル信号を切換えて、ｍ個
の出力端子（5₀），（5₁）・・・（5m）から成る出力端
子群（５）に出力させるが、この出力端子群（５）に対
して、２つの入力端子群（３）及び（４）の内のどちら
の群のディジタル信号が出力されるのかは、データレジ
スタ（２）の制御端子（６）に制御回路（７）より供給
される切換制御信号によって制御される。

従って、データレジスタ（２）の切換え動作に応じて、
入力端子群（３）からのディジタル信号、すなわち入力
ディジタル信号の最上位のビットから、最下位の１つ上
のビットまでのｍビットのディジタル信号が出力端子群
（５）に出力されたり、或いは入力端子（４）からのデ
ィジタル信号、すなわち入力ディジタル信号の最上位の
１つ下のビットから、最下位のビットまでのｍビットの
ディジタル信号が出力端子群（５）に出力されたりす
る。

データレジスタ（２）を、その出力端子群（５）に２つ
の入力端子群（３）及び（４）に与えられているディジ
タル信号の内のどちらのものが切換え出力されるように
するかは、入力ディジタル信号の情報領域が所定の領域
を越えているか否かの識別結果によるもので、入力ディ
ジタル信号の情報領域についての情報は、入力ディジタ
ル信号の最上位ビットを含む所定の桁数のビット情報に
基づいて得ることができる。

斯る識別動作は制御回路（７）で行われ、制御回路
（７）は、入力ディジタル信号の最上位のビットを含む
所定数のビット情報に基づいて、入力ディジタル信号の
情報領域が所定の領域を越えているか否かを識別し、そ
れに応じた情報領域信号（切換制御信号）を発生する。

制御回路（７）からの信号はデータレジスタ（２）及び
後述するデータレジスタ（８）の各制御端子（６）及び
（９）に与えられ、データレジスタ（２）及び（８）
は、入力ディジタル信号における情報領域の状態に応じ
た切換動作を行い、入力ディジタル信号がフルスケール
の1/2以上の情報領域の信号の場合には、データレジス
タ（２）がその出力端子群（５）にその入力端子群
（３）のディジタル信号を出力し、また入力ディジタル
信号がフルスケールの1/2以下の情報領域の信号の場合
には、データレジスタ（２）がその出力端子群（５）に
その入力端子群（４）のディジタル信号を出力する。

データレジスタ（２）からの出力は、ラッチ回路（10）
に供給され、ラッチ回路（10）は端子（11）からラッチ
信号が印加された時点でデータレジスタ（２）からの信
号をラッチしてＤ／Ａコンバータ（12）に与える。

Ｄ／Ａコンバータ（12）は、外部基準入力端子（13）を
備えた乗算型のもので、この入力端子（13）には、別な
Ｄ／Ａコンバータ（14）から出力された外部基準信号が
与えられるようになされている。

データレジスタ（８）はその２つの入力端子群（15），
（16）に対して固定データ発生回路（17）から夫々別の
データを示すディジタル信号を与えられるようになされ
ており、データレジスタ（８）の入力端子群（18）に
は、データレジスタ（８）による切換動作に応じて固定
データ発生回路（17）の一方のデータを示すディジタル
信号が出力されたり、或いは固定データ発生回路（17）
の他方のデータを示すディジタル信号が出力されたりす
る。

データレジスタ（８）からのディジタル信号は、ラッチ
回路（19）に端子（11）よりラッチ信号が印加された時
点でラッチされ、Ｄ／Ａコンバータ（14）に入力信号と
して与えられる。Ｄ／Ａコンバータ（14）は入力された
ディジタル信号をアナログ信号に変換して、それをＤ／
Ａコンバータ（12）の入力端子（13）へ外部基準入力信
号（外部基準電圧）として供給する。

入力端子（１）に与えられた入力ディジタル信号が、フ
ルスケールの1/2以上の情報領域の信号であって、デー
タレジスタ（２）がその入力端子群（３）のディジタル
信号をその出力端子群（５）に出力している時に、デー
タレジスタ（８）がその入力端子群（15）に与えられて
いる固定データ発生回路（17）の一方のデータを示すデ
ィジタル信号を出力端子群（18）に出力し、データレジ
スタ（２）がその入力端子群（４）のディジタル信号を
その出力端子群（５）に出力している時に、データレジ
スタ（８）がその入力端子群（16）に与えられている固
定データ発生回路（17）の他方のデータを示すディジタ
ル信号を入力端子群（18）に出力するものとした場合に
は、固定データ発生回路（17）の一方のデータは、フル
スケールの1/2以上の情報領域の入力ディジタル信号が
所定のように伸長されたアナログ信号としてＤ／Ａコン
バータ（12）から出力端子（20）に送出されるために必
要とされる外部基準電圧ＶをＤ／Ａコンバータ（14）で
発生させ得るようなものとなされており、また固定デー
タ発生回路（17）の他方のデータは、フルスケールの1/
2以下の情報領域の入力ディジタル信号と対応するアナ
ログ信号がＤ／Ａコンバータ（12）から出力端子（20）
に送出されるために必要とされる外部基準電圧Ｖ／２を
Ｄ／Ａコンバータ（14）で発生させるようなものとされ
ている。

ところで、第１図の如き構成を成す回路の場合、入力デ
ィジタル信号として＋／−両極性信号をとりあつかう時
Ｄ／Ａコンバータ（14）からの外部基準電圧を可変とす
ると、この外部基準電圧の変化に伴って入力ディジタル
信号の０に対応するＤ／Ａコンバータ（12）における変
換後のアナログの出力電圧のDCオフセットが変化し、ノ
イズを生ずるという不都合が生じる場合がある。

このことを第２図を参照し乍ら説明する。

いま、外部基準入力端子（13）に印加される外部基準電
圧を或る値に固定し、入力ディジタル信号を０を中心に
して正から負の値にわたって等しく変化したときの出力
端子（20）に得られる変換後のアナログの出力電圧Ｅ
_OUTは、第２図の左側部分に示すように変化する。すな
わち、矢印で示す範囲が出力電圧Ｅ_OUTの範囲に相当す
る。そして、このとき入力ディジタル信号の０に対応す
る出力電圧Ｅ_OUTは出力電圧範囲の中心である×印の所
に位置することになる。

一方、外部基準入力端子（13）に与える外部基準電圧を
上述の状態より例えば２倍とした場合、入力ディジタル
信号を０を中心にして正から負の値にわたって等しく変
化したときの入力端子（20）に得られる変換後のアナロ
グの出力電圧Ｅ′_OUTは、第２図の右側部分に示すよう
に変化する。すなわち、この場合も矢印で示す範囲が出
力電圧Ｅ′_OUTの範囲に相当する。そして、このとき入
力ディジタル信号の０に対応する出力電圧Ｅ′_OUTは、
この場合も出力電圧範囲の中心である×印の所に位置す
ることになる。

この第２図より外部基準電圧を２倍にすると、入力ディ
ジタル信号の０に対応する出力電圧は、同図に破線で示
すように変化する。つまり、外部基準電圧の変化によっ
て変換後のアナログ出力電圧のDCオフセットが変化する
ことになる。このDCオフセットの変化が生じると、結果
としてノイズが発生する不都合を生ずる。

発明の目的この発明は斯る点に鑑み、非線型PCM信号をＤ／Ａ変換
して上述の如きノイズを発生することのない乗算型Ｄ／
Ａコンバータを提供するものである。

発明の概要この発明は、分解能Ｎビットの乗算型Ｄ／Ａコンバータ
において、入力ディジタル信号によってコントロールさ
れるスイッチ群と、電流Ｉ_RVを供給する第１の可変電流
源からの電力供給を受け、少なくとも受動素子を含み、
スイッチ群に流れる電流を決定する回路網と、Ｉ′_RV＝
（２^Ｎ−１／２^Ｎ−１）・Ｉ_RVなる電流Ｉ′_RVを供給す
る第２の可変電流源と、入力電流に比例した電圧を出力
する増幅回路とを備え、入力ディジタル信号の大きさと
第１の可変電流源の値との積に比例したスイッチ群から
の電流を増幅回路に入力して第１の電圧を得ると共に、
第２の可変電流源からの電流を増幅回路に入力して可変
オフセット電圧を得て、第１の電圧と可変オフセット電
圧との和を出力するようにしたことを特徴とする乗算型
Ｄ／Ａコンバータである。

これによって、この発明では、例えば第３図に示すよう
に、実質的に基準電源が変化しても入力ディジタル信号
の０に対応する変換後のアナログ出力電圧が一定の値に
保持される。すなわち、同図において、基準電圧を或る
値に固定し、入力ディジタル信号を０を中心に正から負
の値にわたって等しく変したときの変換後のアナログ出
力電圧Ｅ_OUTは同図の左側部分に示すように０ボルトを
中心に上下に変化するも、基準電圧を上述の状態より例
えば２倍とした場合、入力ディジタル信号を０を中心に
して正から負の値にわたって等しく変換したときの変換
後のアナログ出力電圧Ｅ′_OUTは同図の右側部分に示す
ように０ボルトを中心に上下に変化し、これより基準電
位を２倍にしても入力ディジタル信号の０に対応する出
力電圧は、いずれの場合も一定値、つまりこの場合０ボ
ルトに維持されたままで変化しない。よって、ノイズを
発生しない乗算型Ｄ／Ａコンバータが得られる。

実施例以下、この発明の諸実施例を第４図〜第７図に基づいて
詳しく説明する。

第４図はこの発明の第１実施例の回路構成を示すもの
で、同図において、（21），（22）は可変基準電源とし
ての可変電流源であって、これ等の可変電流源（21），
（22）は互いに極性が異なり且つその大きさが比例関係
にある電流Ｉ_RV,I′_RVを発生する。Ｉ_RVとＩ′_RVとはの関係にある。こゝでＮはコンバータ分解能であり、本
例では４ビットである。従って、となる。可変電流源（21），（22）の電流を可変する手
段としては、例えば慣用のＤ／Ａコンバータのアナログ
電圧を電流に変換したものが使用される（第５図，第７
図参照）。

可変電流源（21）の一端は回路網（23）の抵抗器（23
a）〜（23d）を介して接地され、また抵抗器（23e）の
一端に直接接続されると共に夫々抵抗器（23a），（23
b）及び（23c）を介して抵抗器（23f），（23g）及び
（23h）の各一端に接続される。そして、抵抗器（23e）
〜（23h）の各他端が夫々スイッチ群（24）の各スイッ
チ（24a）〜（24d）の共通端子ｃに接続される。また、
可変電流源（21）の他端は負の電源端子−Vcに接続され
る。

可変電流源（22）の一端は増幅回路（25）の反転入力端
子に接続され、その他端は正の電源端子＋Vcに接続され
る。スイッチ（24a）〜（24d）の各接続端子ａは共に増
幅回路（25）の反転入力端子に接続され、その各接続端
子ｂは共に増幅回路（25）の非反転入力端子に接続され
ると共に接地される。

（26）は入力ディジタル信号が供給される入力端子群で
あって、入力ディジタル信号のビット数に応じて複数個
の入力端子が設けられ、こゝでは例えば４ビットから成
る入力ディジタル信号に対応して入力端子（26a）〜（2
6d）が設けられている。そして、これ等入力端子（26
a）〜（26d）からの入力ディジタル信号によって、スイ
ッチ（24a）〜（24d）が夫々制御される。因みに、こゝ
では入力端子（26a）に入力ディジタル信号のMSB,入力
端子（26b）に2SB,入力端子（26c）に3SB,入力端子（26
d）にLSBが供給されるものとし、これ等入力ディジタル
信号が“1"のときはスイッチ（24a）〜（24d）は接点ａ
側に接続され（オン）、“0"のときはスイッチ（24a）
〜（24d）は接点ｂ側に切換えられる（オフ）ものとす
る。

また増幅回路（25）の反転入力端子と出力端の間に抵抗
器（27）が接続され、増幅回路（25）の出力端より出力
端子（28）が取り出される。

回路網（23）において、抵抗器（23a）〜（23d）の抵抗
値をＲとすると、抵抗器（23e）〜（23h）の抵抗値は2R
とされている。そこで、いま、可変電流源（21）よりり
電流Ｉ_RVが流れているとすると、抵抗器（23a）と（23
e）の接続点では、スイッチ（24a）がオンにより、抵抗
器（23e）の抵抗値2Rと上記接続点より右側を見たとき
の抵抗値2Rによって電流が半分づつに分かれ、スイッチ
（24a）側にはI_RV/2の電流が流れる。更に抵抗器（23
b）と（23f）の接続点でも電流I_RV/2が半分に分かれ、
スイッチ（24b）側にはI_RV/4の電流が流れる。以下、同
様にして抵抗値がＲと2Rであれば、入力端子（26a）〜
（26d）に供給される入力ディジタル信号の各ビットに
対応した電流が各スイッチ（24a）〜（24d）を流れるこ
とになる。これ等の電流は加算されて増幅回路（25）の
反転入力端子に供給される。

また、この増幅回路（25）の反転入力端子には、電流Ｉ
_RVと上述の如き関係にある可変電流源（22）からの電流
Ｉ′_RVが供給される。従って増幅回路（25）の出力側、
すなわち出力端子（28）には、電流Ｉ_RVと入力ディジタ
ル信号に応じて変化した分Δの積と電流Ｉ′_RVとの差に
抵抗器（27）の抵抗値Rfを乗じた電圧、すなわち（Ｉ_RV
・Δ−Ｉ′_RV）Rfの電圧が得られる。換言すれば、入力
ディジタル信号の大きさと可変電流源（21）の値との積
に比例した電圧が増幅回路（25）の出力側に得られると
共に、この電圧と可変電流源（22）の値に比例した可変
オフセット電圧の和が出力として得られることになる。

因みに入力端子群（26）に次の第１表のＢ欄に示すよう
なディジタル信号が入力された場合、出力端子（28）に
は第１表のＡ欄に示すような対応するアナログ信号が得
られる。

なお、DCオフセットを加えない時、すなわち可変電流源
（22）を用いないときの出力端子（28）に得られるアナ
ログ信号は、上記第１表のＣ欄のようになる。

ここでフルスケールとDCオフセットの関係はとなる。従って、Ｎ＝４の上記オフセットバイナリコー
ドの場合は、となる。

このようにして可変基準電流源の大きさに比例した可変
オフセットを与えることにより、正極性と負極性に変化
するアナログ信号を得ることができ、基準電位が変化し
ても常に入力ディジタル信号の０に対応するアナログ出
力電圧を一定に維持することができるので、ノイズが発
生することはない。

第５図は可変電流源（21），（22）の具体的な回路構成
の一例を示すもので、同図において、（29）はディジタ
ル信号が供給される入力端子、（30）は慣用のＤ／Ａコ
ンバータ、（31）は電圧−電流変換回路であって、この
変換回路（31）の出力電流がトランジスタ（32）及び
（33）のベースに流れ、また、トランジスタ（33）を流
れるコレクタ電流がトランジスタ（34）のベースに流
れ、もってトランジスタ（32）と（34）のコレクタ側に
は互いに逆極性で比例関係にある電流が得られる。

なお、第５図において、ダイオード（35）のカソード側
の抵抗器（36），トランジスタ（32），（33）の各エミ
ッタ側の抵抗器（37），（38）及びダイオード（39）の
アノード側の抵抗器（40）の各抵抗値をR₁,トランジス
タ（34）のコレクタ側の抵抗器（41）の抵抗値をR₂とす
ると、これ等とトランジスタ（34）及びダイオード（3
9）（ダイオード接続構成のトランジスタ）の各ベース
−エミッタ間ジャンクション面積Ｓ_BE34,S_BE39との関係
は次のように表わされる。

また、第４図において、オフセットバイナリィコードを
用いる代りに、次の第２表に示すような２′ｓコンプリ
メントコードを用いてもよい。

すなわち、第４図において、上記第２表のＢ欄に示すよ
うなディジタル信号を入力端子（26）に印加すると、出
力端子（28）にはこれに対応して上記第２表のＡ欄に示
すようなアナログ信号が得られる。なお、DCオフセット
を加えない時、すなわち可変電流源（22）を用いないと
きの出力端子（28）に得られるアナログ信号は、上記第
２表のＣ欄のようになる。つまり、出力端子（28）の出
力側に上記第２表のＡ欄に示すようなアナログ信号を得
るには、可変電流源（22）を供給して上記第２表のＣ欄
の下側の７〜０のアナログ信号に対して−８のオフセッ
トを与えてやるようにすればよい。

なお、このように入力ディジタル信号が２′ｓコンプリ
メントコードの場合極性符号ビット（MSB）でコントロ
ールされるスイッチ（24a）は、入力ディジタル信号が
“1"のときオフ，極性符号ビット以外のビットでコント
ロールされるその他のスイッチ（24b）〜（24d）は入力
ディジタル信号が“1"のときオンとされる。

第６図はこの発明の第２実施例を示すもので、同図にお
いて、第４図と対応する部分には同一符号を付し、その
詳細説明は省略する。

本実施例では可変基準源として同極性で且つ同じ大きさ
の可変電流源（51）及び（52）を用いる。可変電流源
（51），（52）の各一端は共に正の電源端子＋Vcに接続
し、可変電流源（52）の他端を増幅回路（25）の反転入
力端子に接続する。また、可変電流源（51）の他端は極
性反転用のアンプ（53）の反転入力端子に接続し、この
アンプ（53）の非反転入力端子は抵抗器（54）を介して
接地する。アンプ（53）の出力側にベースが共通接続さ
れた複数個のトランジスタ（55）〜（59）を設け、トラ
ンジスタ（55）のコレクタはアンプ（53）の反転入力端
子に接続し、トランジスタ（56）〜（59）の各コレクタ
は夫々スイッチ（24a）〜（24d）の共通端子ｃに接続す
る。そして、トランジスタ（55）〜（59）の各エミッタ
は夫々抵抗器（60）〜（64）を介して接地する。

抵抗器（60），（61）の抵抗値をＲとすると、抵抗器
（62）の抵抗値は2R,抵抗器（63）の抵抗値は4R,抵抗器
（64）の抵抗値は8Rと設定され、従って抵抗器（60），
（61）に電流Ｉが流れるとすると、抵抗器（62）にはI/
2，抵抗器（63）にはI/4，抵抗器（64）にはI/8と、夫
々重み付けされた電流が流れる。

そして、上述同様入力ディジタル信号がオフセットバイ
ナリイコードの場合、スイッチ（24a）〜（24d）は入力
ディジタル信号が“1"のとき対応してオン、すなわち接
点端子ａ側に接続される。また、入力ディジタル信号が
２′ｓコンプリメントコードの場合、極性符号ビット
（MSB）によってコントロールされるスイッチ（24a）は
入力ディジタル信号が“1"の時オフ，すなわち接点端子
ｂ側に接続され、極性符号ビット以外のビットでコント
ロールされるその他のスイッチ（24b）〜（24d）は入力
ディジタル信号が“1"のときオンとされる。

第７図は可変電流源（51），（52）の一例を示すもの
で、トランジスタ（65），（66），（67）が設けられ、
これ等のトランジスタ（65）〜（67）の各ベースには電
圧−電流変換回路（31）の出力が供給される。なお、ト
ランジスタ（65）のコレクタは自己のベースに接続さ
れ、トランジスタ（66）及び（67）の各エミッタは夫々
アンプ（53）及び増幅回路（25）の反転入力端子に接続
される。またトランジスタ（65）〜（67）の各エミッタ
は夫々抵抗器（68），（69），（70）を介して正の電源
端子＋Vcに接続される。

このようにして本実施例でも、入力ディジタル信号の大
きさと可変電流源（51）の値との積に比例した電圧が増
幅回路（25）の出力側に得られると共に、この電圧と可
変電流源（52）の値に比例した可変オフセット電圧の和
が出力として得られることになる。

なお、上述において、可変基準電源の値は、２^Ｎ（Ｎ＝
1,2,3,・・・）倍に変更することができる。

発明の効果上述の如くこの発明によれば、入力ディジタル信号の大
きさと可変電流源の値との積に比例した電圧を得ると共
に、この電圧と可変基準電源の値に比例した可変オフセ
ット電圧の和を出力として得るようにしたので、非線型
PCM信号のＤ／Ａ変換が可能となり、ノイズを発生する
こともない。

【図面の簡単な説明】

第１図は従来の乗算型Ｄ／Ａコンバータの一例を示すブ
ロック図、第２図は第１図の動作説明に供するための線
図、第３図はこの発明に供するための線図、第４図はこ
の発明の一実施例を示す回路構成図、第５図はこの発明
の要部の具体例を示す回路構成図、第６図はこの発明の
他の実施例を示す回路構成図、第７図はこの発明の要部
の他の具体例を示す回路構成図である。（21），（22），（51），（52）は可変電流源、（23）
は回路網、（24）はスイッチ群、（25）は増幅回路、
（26）は入力端子群、（53）はアンプ、（55）〜（59）
はトランジスタである。

Claims

【特許請求の範囲】

【請求項１】分解能Ｎビットの乗算型Ｄ／Ａコンバータ
において、入力ディジタル信号によってコントロールされるスイッ
チ群と、電流Ｉ_RVを供給する第１の可変電流源からの電力供給を
受け、少なくとも受動素子を含み、上記スイッチ群に流
れる電流を決定する回路網と、Ｉ′_RV＝（２^Ｎ−１／２^Ｎ−１）・Ｉ_RV なる電流Ｉ′_RVを供給する第２の可変電流源と、入力電流に比例した電圧を出力する増幅回路とを備え、上記入力ディジタル信号の大きさと上記第１の可変電流
源の値との積に比例した上記スイッチ群からの電流を上
記増幅回路に入力して第１の電圧を得ると共に、上記第２の可変電流源からの電流を上記増幅回路に入力
して可変オフセット電圧を得て、上記第１の電圧と上記可変オフセット電圧との和を出力
するようにしたことを特徴とする乗算型Ｄ／Ａコンバー
タ。