KR960039662A - 디지탈-아날로그 변환기 및 이를 구비한 집적회로와 디지탈-아날로그 신호 변환 방법 - Google Patents
디지탈-아날로그 변환기 및 이를 구비한 집적회로와 디지탈-아날로그 신호 변환 방법 Download PDFInfo
- Publication number
- KR960039662A KR960039662A KR1019960012844A KR19960012844A KR960039662A KR 960039662 A KR960039662 A KR 960039662A KR 1019960012844 A KR1019960012844 A KR 1019960012844A KR 19960012844 A KR19960012844 A KR 19960012844A KR 960039662 A KR960039662 A KR 960039662A
- Authority
- KR
- South Korea
- Prior art keywords
- calibration
- data
- voltage
- biasing
- current
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims 15
- 238000006243 chemical reaction Methods 0.000 title claims 2
- 238000004519 manufacturing process Methods 0.000 claims 5
- 238000003491 array Methods 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 claims 1
- 238000012358 sourcing Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1004—Calibration or testing without interrupting normal operation, e.g. by providing an additional component for temporarily replacing components to be tested or calibrated
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
- H03M1/687—Segmented, i.e. the more significant bit converter being of the unary decoded type and the less significant bit converter being of the binary weighted type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/742—Simultaneous conversion using current sources as quantisation value generators
- H03M1/745—Simultaneous conversion using current sources as quantisation value generators with weighted currents
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/742—Simultaneous conversion using current sources as quantisation value generators
- H03M1/747—Simultaneous conversion using current sources as quantisation value generators with equal currents which are switched by unary decoded digital signals
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 교정 모드 동안 고정된 교정 전류 및 고정된 교정전압을 제공하는 교정 회로와, 세1기준 전압으로 교정회로를 바이어싱하고, 제2기준 전압으로 MSB 및 LSB 어레이 셀들을 바이어싱하는 바이어싱 회로를 포함하는 자기 교정 고속 D/A 변환기가 제공된다. 교정 모드와 동작 모드 동안 어레이 셀에서 바이어싱 정류가 일정하게 유지되면, 12비트와 같은 D/A 변환기는 고분해능 및 고속으로 효율적으로 동작한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 실시예에 따른 D/A 변환기의 블럭도, 제2도는 본 발명의 실시예에 따른 D/A 변환기의 최대 및 최소 유효 비트 어레이 셀을 바이어싱 회로를 도시한 배선도.
Claims (20)
- 멀티 비트 디지탈 신호 입력(a multi-bit digital signal input)을 아날로그 신호 출력(an analog signal output)으로 변환하는 디지탈-아날로그 변환기(a digital-to-analog converter)가 구비된 집적 회로에 있어서, 다수의 데이타 셀(a plurality of data cells)을 갖는 데이타 어레이(a data array)와; 교정 모드 동안 고정된 교정 전류(a fixed calibration current) 및 고정된 교정 전압(a fixed calibration voltage)을 제공하는 교정 회로(a calibration circuit)와; 제1기준 전압(a first reference voltage)으로 상기 교정 회로를 바이어싱하고, 제2기준 전압(a second reference voltage)으로 상기 데이타 셀을 바이어싱하는 바이어싱 회로(a biasing circuit)를 포함하되; 상기 각각의 데이타 셀은 전류 소스 장치(a current sourcing device)와, 교정 트랜지스터(a calibrating transistor)와, 제1 및 제2데이타 선택 스위치(first and second data selection switches)와, 제1 및 제2교정 스위치(first and second calirating switches)를 포함하고; 이것에 의해, 교정 모드 동안, 상기 전류 소스 장치는 전체 전류의 대부분(a substantial portion of the total current)을 상기 셀을 통해 제공하고, 상기 교정 회로로부터의 상기 고정된 교정 전압 및 전류는 상기 제1 및 제2교정 스위치를 통해 상기 교정트랜지스터로 인가되어, 상기 교정 트랜지스터가 전체 전류의 나머지 부분(a remaining portion of the total current)을 제공하도록 하고, 상기 제1 및 제2데이타 선택 스위치는 상기 전류 소스 장치와, 상기 교정 트랜지스터와, 상기 교정 스위치중 하나와 공통 접속되어, 상기 교정 스위치중 상기 하나의 교정 스위치를 통해 상기 고정된 교정 전압에 연관된 고정된 노드 전압(a fixed node voltage)으로 유지되는 공통 기준 노드(a common reference node)가 형성되도록 하며; 동작 모드 동안, 상기 바이어싱 회로로부터의 상기 제2기준 전압은 상기 데이타 선택 스위치중 하나를 통해 상기 공통 기준 노드로 인가되어, 상기 노드가 상기 고정된 노드 전압으로 유지되도록 하는 디지탈-아날로그 변환기가 구비된 집적회로.
- 제1항에 있어서, 상기 바이어싱 회로는 고정 전압(a fixed voltage)을 제공하기 위한 전압 기준 장치(a voltage referencing device)와, 제1 및 제2기준 전압을 제공하는 제1 및 제2바이어싱 트랜지스터(first and second basing transistors)를 포함하는 디지탈-아날로그 변환기가 구비된 집적회로.
- 제2항에 있어서, 상기 교정 회로는, 상기 바이어싱 회로의 상기 제1바이어싱 트랜지스터와 일정한 비율로 스케일링되는(scaled) 제조 차수(fabrication dimensions)를 갖고, 상기 제1바이어싱 트랜지스터 및 상기 교정 트랜지스터의 입력 노드가 공통 접속되어, 상기 전압 기준 장치의 상기 고정 전압과 동일한 고정된 교정 전압 출력(a fixed calibration voltage output)이 제공되도록 적용된 교정 트랜지스터(a calibration transistor)를 포함하는 디지탈-아날로그 변환기가 구비된 집적회로.
- 제2항에 있어서, 상기 각각의 데이타 셀의 상기 제1 및 제2데이타 선택 스위치 및 상기 제1교정 스위치는, 그 내부의 전압과 전류 동작 특성을 동일하게 하는 동일 제조 차수를 갖는 디지탈-아날로그 변환기가 구비된 집적회로.
- 제2항에 있어서, 상기 각각의 데이타 셀은 전류 드라이브 출력(current drive outputs)을 제공하고, 상기 제1 및 제2데이타 선택 스위치와 접속되는 제1 및 제2드라이브 트랜지스터(first and second drive transistors)를 더 포함하는 디지탈-아날로그 변환기가 구비된 집적회로.
- 제5항에 있어서, 상기 제1 및 제2드라이브 트랜지스터와 상기 바이어싱 회로의 상기 제2바잉어싱 트랜지스터는 일정한 비율로 비례하여(proprtionally) 스케일링된 전압 및 전류 동작 특성을 제공하기 위한 스케일링 된 제조 차수를 갖고, 자신들의 각각의 게이트 입력에 공통으로 접속되는 디지탈-아날로그 변환기가 구비된 집적회로.
- 제1항에 있어서, 상기 데이타 어레이는 최대 유효 비트(most significant bit)와 최소 유효 비트(least significant bit) 데이타 셀들을 포함하며, 교정 모드 동안 상기 최대 유효 비트 및 상기 최소 유효 비트 데이타 셀들이 교정되는 디지탈-아날로그 변환기가 구비된 집적회로.
- 제7항에 있어서, 상기 최대 유효 비트 어레이의 교정 동안 예비 데이타 셀(a spare data cell)은 교정중에 데이타 셀을 대체하는데 사용되는 디지탈-아날로그 변환기가 구비된 집적회로.
- 제7항에 있어서, 상기 최소 유효 비트 데이타 셀들은 제1 및 제2전류 소스와 제1 및 제2교정 트랜지스터를 포함하며, 하나의 교정 클럭 주기(one calibration clock period) 동안 상기 제1전류 소스는 상기 제2전류 소스가 전류를 상기 데이타 셀에 제공하는 동안, 제2교정 클럭주기(a second calibration clock period)동안 상기 데이타 셀은 다른 데이타 셀과 교환되는 디지탈-아날로그 변환기가 구비된 집적회로.
- 멀티 비트 디지탈 데이타 신호를 아날로그 신호 출력으로 변환하는 디지탈-아날로그 신호(D/A)변환기에 있어서, 상기 디지탈 데이타 신호의 가중 부분(a weighted portion)을 제각기 나타내는 다수의 데이타 셀을 구비하는 데이타 어레이(a data array)와; 교정 전압 출력 및 교정 전류 출력을 상기 각각의 데이타 셀에 제공하는 교정 수단(calibration means)과; 고정된 전압 기준을 제공하는 기준 전압 장치를 포함하는 바이어싱 수단(biasing means)을 포함하며; 상기 데이타 셀의 각각은, 전류 소스 수단 및 교정 수단과 공통으로 접속되어 셀 기준 노드가 형성되도록 하는 데이타 입력 수단(data inputting means)을 더 포함하고, 교정 모드 동안 상기 교정 수단으로부터의 상기 교정 전압 및 교정 전류 출력은 상기 전류 소스 수단을 교정하는 상기 교정 수단으로 제공되며, 상기 교정 수단은 상기 교정 모드 및 동작 동안 상기 교정 수단은 상기 셀 기준 노드를 상기 바이어싱 회로의 상기 고정된 전압 기준과 고정 관계를 갖는 노드 전압으로 고정시키는 수단을 더 포함하는 디지탈-아날로그 신호(D/A) 변환기.
- 제10항에 있어서, 상기 바이어싱 수단은, 상기 고정된 전압 기준을 제공하는 전압 기준 장치와, 제1 및 제2바이어싱 전압을 제공하는 제1 및 제2바이어싱 트랜지스터를 포함하는 디지탈-아날로그 신호(D/A)변환기.
- 제11항에 있어서, 상기 교정 수단은, 상기 바이어싱 수단의 상기 제1바이어싱 트랜지스터와 일정한 비율로 스케일링되는 제조 치수를 갖고 상기 제1바이어싱 트랜지스터 및 상기 교정 트랜지스터의 입력 노드가 공통 접속되어 상기 기준 전압 장치의 상기 고정된 전압 기준과 동일한 고정된 교정 전압 출력이 제공되도록 적용된 교정 트랜지스터를 포함하는 디지탈-아날로그 신호(D/A)변환기.
- 제11항에 있어서, 상기 고정 수단은, 그 내부에 전압 및 전류의 동작 특성을 등화하기 위한 동일 제조차수를 갖는 제1 및 제2데이타 선택 스위치(first and second data selection switches)와 제1교정 스위치(a first calibrating switch)를 포함하는 디지탈-아날로그 신호(D/A)변환기.
- 제13항에 있어서, 상기 각각의 데이타 셀의 상기 고정 수단은 상기 제1 및 제2데이타 선택 스위치에 접속되고 전류 드라이브 출력을 제공하는 제1 및 제2드라이브 트랜지스터를 더 포함하는 디지탈-아날로그 신호(D/A)변환기.
- 제14항에 있어서, 상기 제1 및 제2드라이브 트랜지스터와 상기 바이어싱 회로의 상기 제2바이어싱 트랜지스터는 일정한 비율로 비례하여 스케일링된 전압 및 전류 동작 특성을 제공하기 위한 스케일링된 제조 차수를 갖고, 상기 제1 및 제2드라이브 트랜지스터는 자신들 각각의 게이트 입력에 공통으로 접속되는 디지탈-아날로그 신호(D/A)변환기.
- 제10항에 있어서, 상기 데이타 어레이는 최대 유효 비트 및 최소 유효 비트 데이타 셀들을 포함하며, 교정 모드 동안 상기 최대 유효 비트 및 상기 최소 유효 비트 데이타 셀들이 교정되는 디지탈 아날로그 신호(D/A)변환기.
- 제16항에 있어서, 상기 최대 유효 비트 어레이들의 교정 동안, 예비 데이타 셀은 교정 중인 데이타 셀(a data cell)을 대체하는데 사용되는 디지탈 아날로그 신호(D/A)변환기.
- 제16항에 있어서, 상기 최대 유효 비트 데이타 셀들은 제1 및 제2전류 소스와 제1 및 제2교정 트랜지스터를 포함하며, 하나의 교정 클럭 주기동안 상기 제1전류 소스는 상기 제2전류 소스가 상기 데이타 셀에 전류를 공급하는 동안 교정되며, 제2교정 클럭 주기 동안 상기 데이타 셀은 다른 데이타 셀과 교환되는 디지탈-아날로그 신호(D/A)변환기.
- 멀티 비트 디지탈 신호 입력을 아날로그 신호 출력으로 변환하는 방법에 있어서, 교정 모드 동안 고정된 교정 전류 및 고정된 교정 전압을 다수의 데이타 셀을 갖는 데이타 어레이에 제공하는 단계와; 제1기준 전압으로 교정 회로를 바이어싱하고, 제2기준 전압으로 상기 각각의 데이타 셀을 바이어싱하는 단계로서, 상기 각각의 어레이 셀은 전류 소스 장치와, 교정 트랜지스터와, 제1 및 제2데이타 선택 스위치와, 제1 및 제2교정 스위치를 포함하는, 상기 바이어싱 단계와; 교정 모드 동안, 상기 전류 소스 장치는, 전체 전류의 대부분을 상기 셀을 통해 제공하고, 상기 교정 회로로부터의 상기 고정된 교정 전압 및 전류는 상기 제1 및 제2교정 스위치를 통해 상기 교정 트랜지스터에 제공되어, 상기 교정 트랜지스터가 전체 전류의 나머지 부분을 제공하도록 하고, 상기 제1 및 제2데이타 선택 스위치는 상기 전류 소스 장치와, 상기 교정 트랜지스터와, 상기 교정 스위치중 하나와 공통접속되어, 상기 교정 스위치중 상기 하나의 교정 스위치를 통해 상기 고정된 교정 전압과 연관된 노드 전압으로 유지되는 공통 기준 노드가 형성되록 하는 단계와; 동작 모드 동안, 상기 바이어싱 회로로부터의 상기 제2기준 전압은 상기 데이타 선택 스위치중 하나를 통해 상기 공통 기준 노드에 제공되어, 상기 노드가 상기 고정된 노드 전압으로 유지되도록 하는 단계를 포함하는 디지탈-아날로그 신호 변환 방법.
- 제19항에 있어서, 상기 다수의 데이타 셀은 최대 유효 비트 데이타 셀 및 최소 유효 비트 데이타 셀들을 포함하며, 최대 유효 비트 데이타 셀은 교정되기 전에 예비셀로 대체되고, 각각의 최소 유효 비트 데이타 셀은 한쌍의 교정 트랜지스터와 제1 및 제2전류 소스를 표함하고, 하나의 교정 클럭 주기 동안 상기 제1전류 소스는 제2전류 소스가 상기 데이타 셀에 전류를 공급하는 동안 교정되고, 제2교정 주기 동안 상기 데이타 셀은 다른 데이타 셀과 교환되며, 상기 과정이 반복되는 디지탈-아날로그 신호 변환 방법.※ 참고사항 : 최초출원 내용에 의하여 공개되는 것임.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/427,927 | 1995-04-26 | ||
US8/427,927 | 1995-04-26 | ||
US08/427,927 US5646619A (en) | 1995-04-26 | 1995-04-26 | Self-calibrating high speed D/A converter |
Publications (2)
Publication Number | Publication Date |
---|---|
KR960039662A true KR960039662A (ko) | 1996-11-25 |
KR0179466B1 KR0179466B1 (ko) | 1999-04-01 |
Family
ID=23696867
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960012844A KR0179466B1 (ko) | 1995-04-26 | 1996-04-25 | 디지탈-아날로그 변환기 및 이를 구비한 집적회로와 디지탈-아날로그 신호 변환 방법 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5646619A (ko) |
EP (1) | EP0740424A3 (ko) |
JP (1) | JP3099026B2 (ko) |
KR (1) | KR0179466B1 (ko) |
TW (1) | TW341736B (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010015266A (ko) * | 1999-07-09 | 2001-02-26 | 조셉 제이. 스위니 | 온도측정의 교정 및 전류측정을 위한 방법 및 장치 |
Families Citing this family (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5838271A (en) * | 1997-01-31 | 1998-11-17 | Lg Semicon Co., Ltd. | Digital to analog converter and bias circuit therefor for providing weighed currents |
US6100833A (en) * | 1993-11-05 | 2000-08-08 | Lg Semicon Co., Ltd. | Digital to analog converter and bias circuit therefor |
US5844515A (en) * | 1994-11-04 | 1998-12-01 | Lg Semicon Co., Ltd | Digital to analog converter and bias circuit therefor |
FR2755806B1 (fr) * | 1996-11-14 | 1999-01-08 | Sgs Thomson Microelectronics | Convertisseur numerique-analogique a sources de courant a autocalibration |
US6092122A (en) * | 1997-06-30 | 2000-07-18 | Integrated Telecom Express | xDSL DMT modem using sub-channel selection to achieve scaleable data rate based on available signal processing resources |
US5955980A (en) * | 1997-10-03 | 1999-09-21 | Motorola, Inc. | Circuit and method for calibrating a digital-to-analog converter |
US6130632A (en) * | 1998-04-16 | 2000-10-10 | National Semiconductor Corporation | Digitally self-calibrating current-mode D/A converter |
KR100592220B1 (ko) * | 1999-04-23 | 2006-06-23 | 삼성전자주식회사 | 디지털/아날로그 컨버터 및 그를 이용한 액정표시장치의 소스 구동 회로 |
DE10006507C2 (de) * | 2000-02-15 | 2002-07-18 | Infineon Technologies Ag | Kalibrierbarer Digital-/Analogwandler |
CA2303631A1 (en) * | 2000-03-31 | 2001-09-30 | Catena Networks Canada Inc. | A system and method for programmable spectrum management |
DE60119476T2 (de) * | 2000-10-26 | 2006-11-23 | Fujitsu Ltd., Kawasaki | Segmentierte Schaltungsanordnung |
GB0101307D0 (en) * | 2000-10-26 | 2001-02-28 | Fujitsu Ltd | Segmented circuitry |
EP1622272B1 (en) * | 2000-10-26 | 2008-10-08 | Fujitsu Limited | Segmented circuitry |
GB0111313D0 (en) | 2001-05-09 | 2001-07-04 | Broadcom Corp | Digital-to-analogue converter using an array of current sources |
KR100520299B1 (ko) * | 2003-09-09 | 2005-10-13 | 삼성전자주식회사 | 전류 가산형 디지털/아날로그 컨버터 및 전류 가산형디지털/아날로그 변환방법 |
EP1515444A1 (en) * | 2003-09-15 | 2005-03-16 | Koninklijke Philips Electronics N.V. | Method for calibrating a multi-bit digital-to-analog converter, multi-bit digital-to-analog converter in which this method is applied and converter provided with such a multi-bit digital-to-analog converter |
GB2413746B (en) * | 2004-05-01 | 2007-02-14 | Abb Offshore Systems Ltd | Modem |
US7076384B1 (en) * | 2004-09-29 | 2006-07-11 | Xilinx, Inc. | Method and apparatus for calibrating a current-based circuit |
CN1835405B (zh) * | 2005-03-15 | 2011-11-16 | 凌阳科技股份有限公司 | 减小谐波误差能量的装置与方法及数模转换器 |
DE102005017305B4 (de) * | 2005-04-14 | 2012-01-26 | Lantiq Deutschland Gmbh | Segmentierter Digital/Analog-Wandler, Verfahren zum Online-Kalibrieren des Digital/Analog-Wandlers sowie Verfahren zum Betreiben des segmentierten Digital/Analog-Wandlers |
EP1775838B9 (en) * | 2005-10-11 | 2010-03-03 | Infineon Technologies AG | Correction of static mismatch errors in a D/A converter |
JP4884473B2 (ja) * | 2006-08-07 | 2012-02-29 | パナソニック株式会社 | 電流加算型dac |
US7633415B2 (en) * | 2007-03-27 | 2009-12-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | System and method for calibrating digital-to-analog convertors |
JP5192738B2 (ja) * | 2007-07-11 | 2013-05-08 | ラピスセミコンダクタ株式会社 | ディジタル・アナログ変換回路 |
US7466252B1 (en) * | 2007-07-12 | 2008-12-16 | Xilinx, Inc. | Method and apparatus for calibrating a scaled current electronic circuit |
US8362589B2 (en) * | 2008-11-21 | 2013-01-29 | Xilinx, Inc. | Integrated capacitor with cabled plates |
US7978110B2 (en) | 2009-05-11 | 2011-07-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Digital-to-analog converter |
WO2015168854A1 (en) * | 2014-05-06 | 2015-11-12 | Texas Instruments Incorporated | Digital to analog converter |
WO2017096516A1 (en) * | 2015-12-08 | 2017-06-15 | Texas Instruments Incorporated | Calibration of interpolating string digital-to-analog converters |
CN112953347A (zh) | 2019-12-10 | 2021-06-11 | 意法半导体股份有限公司 | 逆变器和用于测量电机中的相电流的方法 |
CN115494908B (zh) * | 2022-10-17 | 2023-11-17 | 中国电子科技集团公司第二十四研究所 | 跟踪温度的电流源失配前台校准电路及方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL8703128A (nl) * | 1987-12-24 | 1989-07-17 | Philips Nv | Digitaal-analoog-omzetter. |
US5021784A (en) * | 1989-07-10 | 1991-06-04 | U.S. Philips Corporation | Calibrated current source with ripple reduction |
US5446455A (en) * | 1993-12-02 | 1995-08-29 | Motorola Inc. | Auto-calibrated current-mode digital-to-analog converter and method therefor |
-
1995
- 1995-04-26 US US08/427,927 patent/US5646619A/en not_active Expired - Lifetime
-
1996
- 1996-04-17 EP EP96302687A patent/EP0740424A3/en not_active Withdrawn
- 1996-04-25 KR KR1019960012844A patent/KR0179466B1/ko not_active IP Right Cessation
- 1996-04-26 JP JP08106585A patent/JP3099026B2/ja not_active Expired - Fee Related
- 1996-08-08 TW TW085109641A patent/TW341736B/zh active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010015266A (ko) * | 1999-07-09 | 2001-02-26 | 조셉 제이. 스위니 | 온도측정의 교정 및 전류측정을 위한 방법 및 장치 |
Also Published As
Publication number | Publication date |
---|---|
JP3099026B2 (ja) | 2000-10-16 |
EP0740424A2 (en) | 1996-10-30 |
EP0740424A3 (en) | 1998-06-17 |
JPH08307266A (ja) | 1996-11-22 |
TW341736B (en) | 1998-10-01 |
US5646619A (en) | 1997-07-08 |
KR0179466B1 (ko) | 1999-04-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR960039662A (ko) | 디지탈-아날로그 변환기 및 이를 구비한 집적회로와 디지탈-아날로그 신호 변환 방법 | |
US6008673A (en) | High speed, low power, current mode comparator | |
US6664906B2 (en) | Apparatus for reduced glitch energy in digital-to-analog converter | |
US6703956B1 (en) | Technique for improved linearity of high-precision, low-current digital-to-analog converters | |
US6507304B1 (en) | Current steering segmented DAC system | |
US6346899B1 (en) | Analog current mode D/A converter using transconductors | |
US20020063644A1 (en) | Differential digital/analog converter | |
US7825843B2 (en) | D/A converter and semiconductor integrated circuit including the same | |
JPH0810832B2 (ja) | デイジタル―アナログ変換器 | |
US6522280B2 (en) | Adjustable digital-to-analog converter | |
US7026971B2 (en) | Monotonic precise current DAC | |
US7924196B2 (en) | Digital-analog converter | |
US7852250B2 (en) | Digital to analog converter | |
JP3099717B2 (ja) | D/a変換回路 | |
KR100484239B1 (ko) | 디지털/아날로그 변환기 | |
US6950047B1 (en) | Method and apparatus for combining outputs of multiple DACs for increased bit resolution | |
JP2000039926A (ja) | 電流出力回路 | |
US7215268B1 (en) | Signal converters with multiple gate devices | |
KR940003152A (ko) | 수정된 부호 절대값 디지탈-아날로그 변환기 및 그 작동방법 | |
EP1189353B1 (en) | D/A converter | |
JPH0629850A (ja) | A/dコンバータ | |
US5951711A (en) | Method and device for determining hamming distance between two multi-bit digital words | |
US4539553A (en) | Digital-to-analog converter of the current-adding type | |
JPH06132828A (ja) | D/a変換装置 | |
KR20090045774A (ko) | 디지털-아날로그 변환기 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20011030 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |