JPH0666692B2 - アナログ−デイジタル変換装置 - Google Patents
アナログ−デイジタル変換装置Info
- Publication number
- JPH0666692B2 JPH0666692B2 JP61029984A JP2998486A JPH0666692B2 JP H0666692 B2 JPH0666692 B2 JP H0666692B2 JP 61029984 A JP61029984 A JP 61029984A JP 2998486 A JP2998486 A JP 2998486A JP H0666692 B2 JPH0666692 B2 JP H0666692B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- amplitude
- section
- digital
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
【発明の詳細な説明】 A.産業上の利用分野 本発明は、ディジタル記録の前処理のためのアナログ−
ディジタル変換装置に関する。
ディジタル変換装置に関する。
B.発明の概要 アナログ信号をディジタル信号に変換して記録する装置
で、アナログ信号の区間を検出して、この区間を一定倍
率または信号振幅に応じた低雑音増幅を行ない、Ａ／Ｄ
変換後に同じ区間の増幅度に応じたビットの引算を行な
い、Ａ／Ｄ変換前に混入する雑音の影響を小さくする。
で、アナログ信号の区間を検出して、この区間を一定倍
率または信号振幅に応じた低雑音増幅を行ない、Ａ／Ｄ
変換後に同じ区間の増幅度に応じたビットの引算を行な
い、Ａ／Ｄ変換前に混入する雑音の影響を小さくする。
C.従来の技術 ディジタル符号化した信号を元の変調信号（例えば音声
信号）に復元して、さらにディジタル信号に符号化して
記録する場合（例えばディジタルオーディオテープ（以
下本明細書においてはDATと略記する。））に、信号レ
ベルが低い所では、信号が増幅器などの難音によりマス
クされて、本来のレベル分解能（DATでは16ビット）が
保たれず、記録信号が劣化する欠点がある。
信号）に復元して、さらにディジタル信号に符号化して
記録する場合（例えばディジタルオーディオテープ（以
下本明細書においてはDATと略記する。））に、信号レ
ベルが低い所では、信号が増幅器などの難音によりマス
クされて、本来のレベル分解能（DATでは16ビット）が
保たれず、記録信号が劣化する欠点がある。
一般に、ディジタル符号化（Ａ／Ｄ変換）時に信号に雑
音が重畳されていると、折角のレベル分解能が有効に活
かされない。ディジタル化された信号をアナログ信号に
復号すると、その信号そのものには雑音が少なく、高SN
比の信号が得られる場合が多い。しかし、再びディジタ
ル記録するまでの間に雑音が加わる場合がある。
音が重畳されていると、折角のレベル分解能が有効に活
かされない。ディジタル化された信号をアナログ信号に
復号すると、その信号そのものには雑音が少なく、高SN
比の信号が得られる場合が多い。しかし、再びディジタ
ル記録するまでの間に雑音が加わる場合がある。
第５図（ａ）の実線は信号成分であり、これをＡ／Ｄ変
換すると、（ｃ）の実線の分布となる。Ａ／Ｄ変換の前
に第５図（ｂ）の雑音が加わると（ａ）の破線の分布と
なり、実線との間に誤差が生じる。しかし、聴感上は高
レベルの信号での誤差は耳につかず、低レベルの信号で
の誤差は耳につく。
換すると、（ｃ）の実線の分布となる。Ａ／Ｄ変換の前
に第５図（ｂ）の雑音が加わると（ａ）の破線の分布と
なり、実線との間に誤差が生じる。しかし、聴感上は高
レベルの信号での誤差は耳につかず、低レベルの信号で
の誤差は耳につく。
D.発明が解決しようとする問題点 Ａ／Ｄ変換の前に信号を低雑音増幅器で増幅して、大振
幅にしてからＡ／Ｄ変換し、ディジタル信号の低位のビ
ットを除いてもよい。例えば第４図（ａ）の実線がＡ／
Ｄ変換の入力とすると、Ｔで示した範囲の信号レベルは
低く、そこでの誤差は耳につきやすいので、（ａ）の破
線のように、信号を増幅する（第４図（ａ）では×２と
した）このようにすると、区間Ｔの振幅も大きくなり、
雑音の影響は小さくなるが、全体の振幅が大きくなり、
例えば斜線を施された領域は増幅器の非線形領域にかゝ
って、クリップされたり、飽和による歪が発生したりす
る。
幅にしてからＡ／Ｄ変換し、ディジタル信号の低位のビ
ットを除いてもよい。例えば第４図（ａ）の実線がＡ／
Ｄ変換の入力とすると、Ｔで示した範囲の信号レベルは
低く、そこでの誤差は耳につきやすいので、（ａ）の破
線のように、信号を増幅する（第４図（ａ）では×２と
した）このようにすると、区間Ｔの振幅も大きくなり、
雑音の影響は小さくなるが、全体の振幅が大きくなり、
例えば斜線を施された領域は増幅器の非線形領域にかゝ
って、クリップされたり、飽和による歪が発生したりす
る。
本発明の目的は、アナログ信号の低レベル（小振幅）で
生じる雑音の影響を低減し、総合して高SN比のディジタ
ル記録−再生を可能とするアナログ−ディジタル変換装
置を提供することである。
生じる雑音の影響を低減し、総合して高SN比のディジタ
ル記録−再生を可能とするアナログ−ディジタル変換装
置を提供することである。
E.問題点を解決するための手段 上記目的を達成するために、本発明によるアナログ−デ
ィジタル変換装置は、入力アナログ信号の振幅が第１の
振幅レベルを越えない区間を検出する第１の検出手段
と、前記入力アナログ信号の微分信号を得る微分手段
と、上記微分信号の振幅が第２の振幅レベルを越えない
区間を検出する第２の検出手段と、前記第１及び第２の
検出手段の検出信号に基づいて前記入力アナログ信号の
所定区間の利得を増大させる利得制御手段と、上記利得
制御手段の出力アナログ信号をディジタル信号に変換す
るＡ／Ｄ変換手段と、前記所定区間に対応するディジタ
ル信号により前記利得の増大に応じたビットを引算する
引算手段と を含むことを要旨とする。
ィジタル変換装置は、入力アナログ信号の振幅が第１の
振幅レベルを越えない区間を検出する第１の検出手段
と、前記入力アナログ信号の微分信号を得る微分手段
と、上記微分信号の振幅が第２の振幅レベルを越えない
区間を検出する第２の検出手段と、前記第１及び第２の
検出手段の検出信号に基づいて前記入力アナログ信号の
所定区間の利得を増大させる利得制御手段と、上記利得
制御手段の出力アナログ信号をディジタル信号に変換す
るＡ／Ｄ変換手段と、前記所定区間に対応するディジタ
ル信号により前記利得の増大に応じたビットを引算する
引算手段と を含むことを要旨とする。
F.作用 信号レベルが低い区間をＡ／Ｄ変換前に低雑音増幅器で
増幅し、Ａ／Ｄ変換後、増幅した区間のみその利得に対
応するビットを引算する。
増幅し、Ａ／Ｄ変換後、増幅した区間のみその利得に対
応するビットを引算する。
G.実施例 以下に、図面を参照しながら、実施例を用いて本発明を
一層詳細に説明するが、それらは例示に過ぎず、本発明
の枠を越えることなしにいろいろな変形や改良があり得
ることは勿論である。
一層詳細に説明するが、それらは例示に過ぎず、本発明
の枠を越えることなしにいろいろな変形や改良があり得
ることは勿論である。
第１図は音声信号の小レベル区間を一定倍率だけ増幅す
る方式の本発明によるアナログ−ディジタル変換装置の
構成を示すブロック図である。入力信号は第２図（ａ）
の信号分布（実線）とし、区間T0のレベルが一定値Δ１
よりも小さいものとする。この区間T0の振幅をｎ倍（Ｎ
ビット相当）する。このため、入力信号を整流回路１で
整流して極性を揃えて正方向のみとし、基準電圧Δ13と
比較器２で較べてΔ１以下の範囲を取り出すと第２図
（ｂ）となる。この出力を増幅して、増幅および振幅制
限器４で振幅制限する。一方、微分回路５で入力信号を
微分して第２図（ｃ）の波形の出力を得て、整流回路６
で整流し、基準電圧Δ28以下の範囲を取り出して第２図
（ｄ）に示す信号となり、それを増幅および振幅制限器
９で形成して、その出力と振幅制限器４の出力とをABD
回路10に与えると、第２図（ｅ）に示す如く所要のΔ１
以下のレベルで、かつ入力信号の勾配が急な所を除いた
出力を得ることができる。このAND回路10の出力の区間
の成分を利得制御回路11に与えると、入力信号は第２図
（ａ）の破線の信号となって出力される。この利得制御
回路11の出力にＡ／Ｄ変換以前に雑音20が重畳した信号
がＡ／Ｄ変換器12でディジタル信号に変換されたとす
る。しかしこのままでは、T0の区間の振幅は、第２図
（ａ）の破線のように、振幅がｎ倍になっているので、
対応するＮビットをＮビット発振器15で発生させ、ビッ
トゲイト14で区間T0の分を抽出しビット引算回路13に与
えてＡ／Ｄ変換器12より出力されるディジタル信号から
引算する。（この引算はアナログ信号では１／ｎの割算
に相当する。） この際、ｎ＝２Ｎであると、上記引算はＡ／Ｄ変換器12
の出力の末尾のＮビットを削って、残りを末尾の方へず
らすだけでよい。かくして第２図（ａ）の実線に対応す
るディジタル信号を出力16に得、しかも小レベルのT0区
間のSN比（雑音20の妨害に対し）は十分に高くなる。
る方式の本発明によるアナログ−ディジタル変換装置の
構成を示すブロック図である。入力信号は第２図（ａ）
の信号分布（実線）とし、区間T0のレベルが一定値Δ１
よりも小さいものとする。この区間T0の振幅をｎ倍（Ｎ
ビット相当）する。このため、入力信号を整流回路１で
整流して極性を揃えて正方向のみとし、基準電圧Δ13と
比較器２で較べてΔ１以下の範囲を取り出すと第２図
（ｂ）となる。この出力を増幅して、増幅および振幅制
限器４で振幅制限する。一方、微分回路５で入力信号を
微分して第２図（ｃ）の波形の出力を得て、整流回路６
で整流し、基準電圧Δ28以下の範囲を取り出して第２図
（ｄ）に示す信号となり、それを増幅および振幅制限器
９で形成して、その出力と振幅制限器４の出力とをABD
回路10に与えると、第２図（ｅ）に示す如く所要のΔ１
以下のレベルで、かつ入力信号の勾配が急な所を除いた
出力を得ることができる。このAND回路10の出力の区間
の成分を利得制御回路11に与えると、入力信号は第２図
（ａ）の破線の信号となって出力される。この利得制御
回路11の出力にＡ／Ｄ変換以前に雑音20が重畳した信号
がＡ／Ｄ変換器12でディジタル信号に変換されたとす
る。しかしこのままでは、T0の区間の振幅は、第２図
（ａ）の破線のように、振幅がｎ倍になっているので、
対応するＮビットをＮビット発振器15で発生させ、ビッ
トゲイト14で区間T0の分を抽出しビット引算回路13に与
えてＡ／Ｄ変換器12より出力されるディジタル信号から
引算する。（この引算はアナログ信号では１／ｎの割算
に相当する。） この際、ｎ＝２Ｎであると、上記引算はＡ／Ｄ変換器12
の出力の末尾のＮビットを削って、残りを末尾の方へず
らすだけでよい。かくして第２図（ａ）の実線に対応す
るディジタル信号を出力16に得、しかも小レベルのT0区
間のSN比（雑音20の妨害に対し）は十分に高くなる。
例えば６ビットの伝送系でｎ＝4,N＝２では、前記引算
は以下のように２ビット分ずらせばよい。
は以下のように２ビット分ずらせばよい。
したがって、Ｎビット発生器15、ビット引算回路13、ビ
ットゲイト14では単にT0の区間に上記のビットのシフト
を行なうだけでよい。このようにして、T0間の雑音の影
響は１／ｎとなる。
ットゲイト14では単にT0の区間に上記のビットのシフト
を行なうだけでよい。このようにして、T0間の雑音の影
響は１／ｎとなる。
さらに、伝送のダイナミックレンジを有効に利用するた
めには、第４図（ｂ）に示すように、実線の信号に対し
て、同図（ｃ）に示すような利得制御により、（ｂ）の
実線に示す低レベルの区間を増幅して、ほぼ一定振幅に
なるようにする。すなわち、前の実施令では、利得はT0
間で一定であったのに反し、T1ではA1,T2ではA2と変化
させる。この操作により、第４図（ｂ）では、T1の方が
T2よりも雑音の影響をより小さくすることができる。こ
の方式をAGC方式と呼び、その構成を第３図に示す。
めには、第４図（ｂ）に示すように、実線の信号に対し
て、同図（ｃ）に示すような利得制御により、（ｂ）の
実線に示す低レベルの区間を増幅して、ほぼ一定振幅に
なるようにする。すなわち、前の実施令では、利得はT0
間で一定であったのに反し、T1ではA1,T2ではA2と変化
させる。この操作により、第４図（ｂ）では、T1の方が
T2よりも雑音の影響をより小さくすることができる。こ
の方式をAGC方式と呼び、その構成を第３図に示す。
第３図に示す装置は第１図のそれとほぼ同一の構成であ
るが、第１図の利得制御回11がAGC（自動利得制御）回
路17となり、AND回路10の出力の第４図（ｃ）のT1,T2の
間AGC回路17が動作する。AGC回路17の他の出力19はAGC
の利得制御出力であり、（利得ビット変換）Ａ／Ｄ変換
器18でこの信号をＡ／Ｄ変換してビット出力とし、ビッ
ト引算回路13で引算し、第４図（ｂ）のT1,T2の区間で
振幅を大きくした分だけディジタル信号の段階で振幅を
減少させて、第４図（ｂ）の実線の信号分布に戻す。
るが、第１図の利得制御回11がAGC（自動利得制御）回
路17となり、AND回路10の出力の第４図（ｃ）のT1,T2の
間AGC回路17が動作する。AGC回路17の他の出力19はAGC
の利得制御出力であり、（利得ビット変換）Ａ／Ｄ変換
器18でこの信号をＡ／Ｄ変換してビット出力とし、ビッ
ト引算回路13で引算し、第４図（ｂ）のT1,T2の区間で
振幅を大きくした分だけディジタル信号の段階で振幅を
減少させて、第４図（ｂ）の実線の信号分布に戻す。
H.発明の効果 以上説明した通り、本発明によれば、Ａ／Ｄ変換前の信
号の小レベル区間を低雑音増幅してからＡ／Ｄ変換する
ことで、Ａ／Ｄ変換前に加わる雑音の影響を低減するこ
とができる。しかも全信号を振幅するのではなく、入力
アナログ信号の微分信号も利得制御に用いることにより
雑音の影響が大きい振幅レベルが低い部分のみを増幅す
るので、信号増幅に伴う増幅系での非線形特性に伴う歪
を発生しない。また、全信号を増幅してＡ／Ｄ変換する
際には、Ａ／Ｄ変換器のレベル分解能を大きくしなけれ
ばならないが、小信号レベルのみを増幅しているので、
所定のビットのＡ／Ｄ変換器で十分である。
号の小レベル区間を低雑音増幅してからＡ／Ｄ変換する
ことで、Ａ／Ｄ変換前に加わる雑音の影響を低減するこ
とができる。しかも全信号を振幅するのではなく、入力
アナログ信号の微分信号も利得制御に用いることにより
雑音の影響が大きい振幅レベルが低い部分のみを増幅す
るので、信号増幅に伴う増幅系での非線形特性に伴う歪
を発生しない。また、全信号を増幅してＡ／Ｄ変換する
際には、Ａ／Ｄ変換器のレベル分解能を大きくしなけれ
ばならないが、小信号レベルのみを増幅しているので、
所定のビットのＡ／Ｄ変換器で十分である。
第１図は本発明の第１の実施の態様によるアナログ−デ
ィジタル変換装置の構成を示すブロック図、第２図は第
１図に示す装置の諸点における信号および制御波形を示
す図、第３図は本発明の第２の実施の態様によるアナロ
グ−ディジタル変換装置の構成を示すブロック図、第４
図は第３図に示す装置の諸点における信号および制御波
形を示す図、第５図は符号化と雑音重畳を説明するため
の波形図である。 1,6……整流回路、2,7……レベル比較器、3,8……基準
電圧、4,9……増幅および振幅制限回路、５……微分回
路、10……AND回路、11……利得制御回路、12……Ａ／
Ｄ変換器、13……ビット引算回路、14……ビットゲイ
ト、15……Ｎビット発生器、16……出力、17……AGC
（自動利得制御）回路、18……（利得ビット変換）Ａ／
Ｄ変換器、19……利得信号波形、20……雑音。
ィジタル変換装置の構成を示すブロック図、第２図は第
１図に示す装置の諸点における信号および制御波形を示
す図、第３図は本発明の第２の実施の態様によるアナロ
グ−ディジタル変換装置の構成を示すブロック図、第４
図は第３図に示す装置の諸点における信号および制御波
形を示す図、第５図は符号化と雑音重畳を説明するため
の波形図である。 1,6……整流回路、2,7……レベル比較器、3,8……基準
電圧、4,9……増幅および振幅制限回路、５……微分回
路、10……AND回路、11……利得制御回路、12……Ａ／
Ｄ変換器、13……ビット引算回路、14……ビットゲイ
ト、15……Ｎビット発生器、16……出力、17……AGC
（自動利得制御）回路、18……（利得ビット変換）Ａ／
Ｄ変換器、19……利得信号波形、20……雑音。
Claims (1)
- 【請求項１】入力アナログ信号の振幅が第１の振幅レベ
ルを越えない区間を検出する第１の検出手段と、 前記入力アナログ信号の微分信号を得る微分手段と、上
記微分信号の振幅が第２の振幅レベルを越えない区間を
検出する第２の検出手段と、 前記第１及び第２の検出手段の検出信号に基づいて前記
入力アナログ信号の所定区間の利得を増大させる利得制
御手段と、 上記利得制御手段の出力アナログ信号をディジタル信号
に変換するＡ／Ｄ変換手段と、 前記所定区間に対応するディジタル信号より前記利得の
増大に応じたビットを引算する引算手段と、 を有することを特徴とするアナログ−ディジタル変換装
置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61029984A JPH0666692B2 (ja) | 1986-02-13 | 1986-02-13 | アナログ−デイジタル変換装置 |
| US07/012,574 US4811018A (en) | 1986-02-13 | 1987-02-09 | Analog-to-digital conversion system having simultaneously auto-adjusted amplifier and attenuator |
| DE19873704585 DE3704585A1 (de) | 1986-02-13 | 1987-02-13 | Analog-digital-umwandlungssystem |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61029984A JPH0666692B2 (ja) | 1986-02-13 | 1986-02-13 | アナログ−デイジタル変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62188430A JPS62188430A (ja) | 1987-08-18 |
| JPH0666692B2 true JPH0666692B2 (ja) | 1994-08-24 |
Family
ID=12291223
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61029984A Expired - Lifetime JPH0666692B2 (ja) | 1986-02-13 | 1986-02-13 | アナログ−デイジタル変換装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4811018A (ja) |
| JP (1) | JPH0666692B2 (ja) |
| DE (1) | DE3704585A1 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5006851A (en) * | 1988-07-18 | 1991-04-09 | Matsushita Electric Industrial Co., Ltd. | Analog-to-digital converting system |
| JPH02185124A (ja) * | 1989-01-12 | 1990-07-19 | Nec Corp | Ａ―ｄ変換回路 |
| JPH0370432U (ja) * | 1989-11-13 | 1991-07-15 | ||
| US5206647A (en) * | 1991-06-27 | 1993-04-27 | Hughes Aircraft Company | Low cost AGC function for multiple approximation A/D converters |
| JPH06232749A (ja) * | 1993-02-08 | 1994-08-19 | Nec Corp | Ａ／ｄ変換装置 |
| US6252529B1 (en) * | 1999-09-28 | 2001-06-26 | Rockwell Technologies, Llc | Adjustable gain precision full wave rectifier with reduced error |
| KR100517548B1 (ko) * | 2002-07-30 | 2005-09-28 | 삼성전자주식회사 | 씨모오스 영상 소자를 위한 아날로그-디지털 변환기 |
| DE102004025300A1 (de) * | 2004-05-19 | 2005-12-15 | Micronas Gmbh | Vorrichtung und Verfahren zur Rauschunterdrückung |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3509558A (en) * | 1965-10-22 | 1970-04-28 | Nasa | Wide range data compression system |
| US3603972A (en) * | 1968-12-24 | 1971-09-07 | Texaco Inc | Amplifier system |
| US3919657A (en) * | 1973-11-12 | 1975-11-11 | Texaco Inc | Wide dynamic range amplifier system with slew rate control |
| US3879724A (en) * | 1973-11-19 | 1975-04-22 | Vidar Corp | Integrating analog to digital converter |
| US3972626A (en) * | 1975-06-17 | 1976-08-03 | General Electric Company | Autoranging digital luxmeter |
| JPS5952850B2 (ja) * | 1976-12-13 | 1984-12-21 | ソニー株式会社 | Ａｄ変換装置 |
| JPS5624825A (en) * | 1979-08-08 | 1981-03-10 | Sanyo Electric Co Ltd | Analog-digital converting circuit |
| JPS5671629U (ja) * | 1979-11-05 | 1981-06-12 | ||
| US4739307A (en) * | 1984-01-31 | 1988-04-19 | Analogic Corporation | Multichannel predictive gain amplifier system |
-
1986
- 1986-02-13 JP JP61029984A patent/JPH0666692B2/ja not_active Expired - Lifetime
-
1987
- 1987-02-09 US US07/012,574 patent/US4811018A/en not_active Expired - Fee Related
- 1987-02-13 DE DE19873704585 patent/DE3704585A1/de not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| US4811018A (en) | 1989-03-07 |
| DE3704585A1 (de) | 1987-08-20 |
| JPS62188430A (ja) | 1987-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5600317A (en) | Apparatus for the conversion of analog audio signals to a digital data stream | |
| US6353404B1 (en) | D/A conversion apparatus and D/A conversion method | |
| US4914439A (en) | Analog to digital conversion system utilizing dither | |
| US4812846A (en) | Dither circuit using dither including signal component having frequency half of sampling frequency | |
| JP2801644B2 (ja) | ディザ回路 | |
| US4633483A (en) | Near-instantaneous companding PCM involving accumulation of less significant bits removed from original data | |
| JPS63502473A (ja) | 信号の自動利得制御のための方法及び回路 | |
| JPH0611114B2 (ja) | アナログ−ディジタル変換装置 | |
| JPH0666692B2 (ja) | アナログ−デイジタル変換装置 | |
| US7439890B2 (en) | ΔΣ analog to digital converter system with automatic gain control responsive to out-of-band interferers | |
| JP2773524B2 (ja) | ディジタル移動無線受信機 | |
| JP3289590B2 (ja) | Ｄ級電力増幅器 | |
| JPH09298468A (ja) | 信号処理装置、信号記録装置及び信号再生装置 | |
| EP0481626A2 (en) | D/A conversion apparatus | |
| JP2008278032A (ja) | アナログ・ディジタル変換回路及びディジタル・アナログ変換回路 | |
| JPS58117741A (ja) | 信号処理回路 | |
| US6546361B2 (en) | Method for recording and removing the bipolar bias from a vibration input signal | |
| CN111479206A (zh) | 故障判定装置和声音输出装置 | |
| JPS6221420B2 (ja) | ||
| JP2601440B2 (ja) | デジタルオーディオ録音再生装置 | |
| RU2131167C1 (ru) | Способ и устройство преобразования аналоговых сигналов | |
| JPH09121160A (ja) | Ａ／ｄコンバータ | |
| JP3104105B2 (ja) | 直流成分除去回路 | |
| JPH0319093Y2 (ja) | ||
| JP2022119369A (ja) | 音声信号処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |