JPH0661821A - リークパス回路 - Google Patents

Abstract

(57)【要約】 【目的】 リーク能力が大きく、かつ消費電力の少ない
リークパス回路を提供する。 【構成】 節点Ｎ１２と接地６０との間のリークする経
路に抵抗Ｒ２１とＰチャネルＭＯＳトランジスタＴ２２
を直列に接続する。一方端を電源５０に接続したキャパ
シタＣ２１の他方端に節点Ｎ２２でトランジスタＴ２２
のゲートを接続している。また、ゲート及びドレインを
接地したＰチャネルＭＯＳトランジスタＴ２１のソース
に節点Ｎ２２でトランジスタＴ２２のゲートを接続して
いる。 【効果】 通常状態では節点Ｎ２２がトランジスタＴ２
１の閾値電圧であるため、トランジスタＴ２２のインピ
ーダンスが高く、リーク電流は少ない。そして、電源５
０の電位が降下すると節点Ｎ２２の電位が降下してトラ
ンジスタＴ２２がオン状態となり、トランジスタＴ２２
のインピーダンスが低くなりリーク電流が多くなる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、電源がゼロ電位に向
かって降下したとき半導体集積回路の特定の節点を放電
するのに用いられるリークパス回路に関し、特にリーク
パス回路の低消費電力化に関する。

【０００２】

【従来の技術】従来のリークパス回路について図７乃至
図１１を用いて説明する。図７はリークパス回路が用い
られるパワーオンリセット回路を示す回路図である。図
８は図７に示したパワーオンリセット回路が動作する時
のパワーオンリセット回路の各節点の電位の変化を示す
タイムチャートである。

【０００３】図７において、５０は電源、６０は接地を
示し、Ｃ１１は電源５０に一方端を接続したキャパシ
タ、１１は節点Ｎ１１でキャパシタＣ１１の他方端に入
力端を接続したインバータ、１２は節点Ｎ１１でキャパ
シタＣ１１の他方端に入力端を接続し、インバータ１１
の出力端に入力端を接続したインバータ、Ｃ１２は節点
Ｎ１２で一方端をインバータ１１の出力端に接続し、他
方端を接地６０に接続したキャパシタ、１３は節点Ｎ１
２でキャパシタＣ１２の一方端に入力端を接続したイン
バータ、１４は節点Ｎ１３でインバータ１３の出力端に
入力端を接続し、出力信号／ＰＯＲを出力するインバー
タ、Ｄ１１は節点Ｎ１３でインバータ１３の出力端にゲ
ートおよびソースを接続したＮチャネルＭＯＳトランジ
スタでダイオードとして用いられており、Ｔ１１はゲー
トに出力信号／ＰＯＲを入力し、接地６０にソースを接
続し、ＮチャネルＭＯＳトランジスタＤ１１のドレイン
にドレインを接続したＮチャネルＭＯＳトランジスタ、
Ｃ１３は節点Ｎ１４でＮチャネルＭＯＳトランジスタＤ
１１，Ｔ１１のドレインに一方端を接続し、接地６０に
他方端を接続したキャパシタ、Ｔ１２は節点Ｎ１２でキ
ャパシタＣ１３の一方端にゲートを接続し、接地６０に
ソースを接続し、節点Ｎ１１でキャパシタＣ１１の他方
端にドレインを接続したＮチャネルＭＯＳトランジスタ
である。なお、インバータ１１，１２はラッチ７０を構
成している。

【０００４】図７において、電源５０がゼロ電位から所
定電位Ｖｃｃに立ち上がると、節点Ｎ１１はキャパシタ
Ｃ１１の容量結合で“Ｈ”になり、節点Ｎ１２はキャパ
シタＣ１２の容量結合で“Ｌ”である。また、節点Ｎ１
４はキャパシタＣ１３の容量結合で“Ｌ”であるため、
トランジスタＴ１２はオフ状態である。ラッチ７０によ
って、電源５０がゼロ電位から立ち上がった直後、節点
Ｎ１１は“Ｈ”、節点Ｎ１２は“Ｌ”状態が保持され
る。従って、インバータ１３の出力により節点Ｎ１３は
“Ｈ”となり、インバータ１４の出力信号／ＰＯＲは
“Ｌ”となる。

【０００５】時間が経過すると、節点Ｎ１３が“Ｈ”で
あり、またＮチャネルＭＯＳトランジスタＴ１１がオフ
しているため、ＮチャネルＭＯＳトランジスタＤ１１を
通してキャパシタＣ１３が充電され節点Ｎ１４は（Ｖｃ
ｃ−Ｖｔｈ）まで電位が上昇する。ここでＶｔｈはＮチ
ャネルＭＯＳトランジスタＤ１１のしきい値電圧であ
る。節点Ｎ１４の電位がＮチャネルＭＯＳトランジスタ
Ｔ１２のしきい値電圧より大きくなるとＮチャネルＭＯ
ＳトランジスタＴ１２はオン状態になり、節点Ｎ１１に
蓄積されている電荷を接地６０に放電する。節点Ｎ１１
は“Ｌ”となり、ラッチ７０が反転し、節点Ｎ１２は
“Ｈ”となる。従ってインバータ１３の出力により節点
Ｎ１３は“Ｌ”となり、インバータ１４の出力信号／Ｐ
ＯＲは“Ｈ”となるとともに、トランジスタＴ１１がオ
ンし、節点Ｎ１４を接地６０に接続してキャパシタＣ１
３に蓄積された電荷を放電する。このようにして電源５
０がゼロ電位から所定電位Ｖｃｃに立ち上がると、出力
信号／ＰＯＲは“Ｌ”から所定時間後に“Ｈ”に反転す
ることになる。

【０００６】しかし、電源５０が急激にゼロ電位に降下
してからすぐに所定電位Ｖｃｃに回復した場合には図７
のパワーオンリセット回路では出力信号／ＰＯＲは
“Ｌ”を所定時間出力しなくなるという問題がある。こ
の様子を図８に示す。図８において、（ａ）は電源５０
の電位を変化を示すタイムチャート、（ｂ）は節点Ｎ１
１の電位の変化を示すタイムチャート、（ｃ）は節点Ｎ
１２の電位の変化を示すタイムチャート、（ｄ）は節点
Ｎ１４の電位の変化を示すタイムチャート、（ｅ）は出
力信号／ＰＯＲの変化を示すタイムチャートである。電
源５０が急激にゼロ電位に降下してからすぐに所定電位
Ｖｃｃに回復した場合に出力信号／ＰＯＲが“Ｌ”を所
定時間出力しなくなる理由は、電源５０の電位が降下す
る時にキャパシタＣ１２により節点Ｎ１２に正の電荷が
残留してしまい、再度電源５０が所定電位Ｖｃｃに立ち
上がったときにラッチ１０１の状態は節点Ｎ１１が
“Ｌ”、節点Ｎ１２が“Ｈ”のままで変わらないためで
ある。

【０００７】この問題を解決するために従来から用いら
れてきたリークパス回路を備えたパワーオンリセット回
路を図９及び図１０に示す。図９において、Ｒ１１はキ
ャパシタＣ１２の一方端に一方端を接続し、接地６０に
他方端を接続した抵抗であり、この抵抗Ｒ１１はリーク
パス回路８０を構成しており、その他の図７と同一符号
は図７と同一もしくは相当する部分を示す。また図１０
において、Ｔ１３はキャパシタＣ１２の一方端にソース
を接続し、接地６０にドレイン及びゲートを接続したオ
ン状態におけるリーク電流が非常に小さいＰチャネルＭ
ＯＳトランジスタであり、このＰチャネルＭＯＳトラン
ジスタリークパス回路８１を構成しており、その他の図
７と同一符号は図７と同一もしくは相当する部分を示
す。

【０００８】図９及び図１０に示すようにリークパス回
路８０，８１を設けると、電源５０がゼロ電位に降下し
たときには抵抗Ｒ１１またはＰチャネルＭＯＳトランジ
スタＴ１３を通じて節点Ｎ１２の電荷が放電され、再度
電源５０が立ち上がると節点Ｎ１１は“Ｈ”、節点Ｎ１
２は“Ｌ”という状態になるため、図７に示したパワー
オンリセット回路の電源投入時と同様の動作を経て出力
信号／ＰＯＲは所定時間後に“Ｌ”から“Ｈ”になり、
所望の出力をするようになる。この様子を図１１に示
す。図１１において、（ａ）は電源５０の電位を変化を
示すタイムチャート、（ｂ）は節点Ｎ１１の電位の変化
を示すタイムチャート、（ｃ）は節点Ｎ１２の電位の変
化を示すタイムチャート、（ｄ）は節点Ｎ１４の電位の
変化を示すタイムチャート、（ｅ）は出力信号／ＰＯＲ
の変化を示すタイムチャートである。図１１（ｃ）のよ
うに電源５０がゼロ電位に降下したときには節点Ｎ１２
の電位もリークパス回路８０，８１の働きでほぼゼロ電
位になり、その電位がインバータのしきい値電圧以下で
あれば再度電源５０が立ち上がるときラッチ７０の節点
Ｎ１２の側が“Ｌ”になる。

【０００９】

【発明が解決しようとする課題】しかし、図９、図１０
に示すリークパス回路８０，８１では、通常動作時、節
点Ｎ１２の電位が“Ｈ”のときに、リークパス回路８
０，８１を通じて節点Ｎ１２から接地に貫通電流が流れ
続けることになる。リークパス回路８０，８１のリーク
能力を大きくするためにリークパス回路８０，８１のイ
ンピーダンスを小さくすれば貫通電流も増大し、逆に貫
通電流を小さくするためにリークパス回路８０，８１の
インピーダンスを大きくすればリーク能力が小さくなる
という問題点があった。

【００１０】この発明は上記のような問題点を解消する
ためになされたもので、通常動作時の貫通電流を大幅に
低下し、かつ電源降下時には大きなリーク能力をもつリ
ークパス回路を提供することを目的とする。

【００１１】

【課題を解決するための手段】第１の発明に係るリーク
パス回路は、電源に作動的に連結され該電源の電位がゼ
ロ電位へ向かって変化するのに伴って電位変化が生じる
第１の節点に制御電極を接続し、一方電極を接地し、第
２の節点に他方電極を接続し、前記第１の節点の前記電
位変化に応答して高インピーダンス状態から低インピー
ダンス状態になることにより前記第２の節点を放電する
トランジスタを備えて構成されている。

【００１２】第２の発明に係るリークパス回路は、電源
に作動的に連結され該電源の電位がゼロ電位へ向かって
変化するのに伴って電位変化が生じる第１の節点に制御
電極を接続し、前記電源に一方電極を接続し、第２の節
点に他方電極を接続し、前記第１の節点の前記電位変化
に応答して高インピーダンス状態から低インピーダンス
状態になることにより前記第２の節点を放電するトラン
ジスタを備えて構成されている。

【００１３】第３の発明に係るリークパス回路は、所定
節点に一方電極を接続し、他方電極を接地したトランジ
スタと、前記電源と前記トランジスタの制御電極との間
に設けられ、前記電源の電位がゼロ電位に向かって変化
するのに伴って前記トランジスタを高インピーダンス状
態から低インピーダンス状態にすることにより前記所定
節点を放電させる出力電圧を前記トランジスタの前記制
御電極に出力する制御手段とを備えて構成されている。

【００１４】第４の発明に係るリークパス回路は、所定
節点に一方電極を接続し、他方電極を前記電源に接続し
たトランジスタと、前記電源と前記トランジスタの制御
電極との間に設けられ、前記電源の電位がゼロ電位に向
って変化するのに伴って前記トランジスタを高インピー
ダンス状態から低インピーダンス状態にすることにより
前記所定節定を放電させる出力電圧をトランジスタの前
記制御電極に出力する制御手段とを備えて構成されてい
る。

【００１５】

【作用】第１の発明におけるトランジスタは、電源の電
位がゼロ電位へ向かって変化するのに伴って第１の節点
に電位変化が生じると、この第１の節点の電位変化に応
答して高インピーダンス状態から低インピーダンス状態
になり、第２の節点を低インピーダンスで接地して第２
の節点の電荷を放電することができ、また電源の電位が
ゼロ電位へ向かって変化していない通常の状態ではトラ
ンジスタを高インピーダンスに保って貫通電流を抑制す
ることができる。

【００１６】第２の発明におけるトランジスタは、電源
の電位がゼロ電位へ向かって変化するのに伴って第１の
節点に電位変化が生じると、この第１の節点の電位変化
に応答して高インピーダンス状態から低インピーダンス
状態になり、第２の節点を低インピーダンスで電源に接
続して第２の節点の電荷を放電することができ、また電
源の電位がゼロ電位へ向かって変化していない通常の状
態ではトランジスタを高インピーダンスに保って貫通電
流を抑制するかまたは電源の電位が高いので貫通電流が
流れないようにすることができる。

【００１７】第３の発明における制御手段は、電源の電
位がゼロ電位に向かって変化するときに、その変化に伴
ってトランジスタを高インピーダンス状態から低インピ
ーダンス状態にする出力電圧をトランジスタの制御電極
に出力する。そして、トランジスタが低インピーダンス
になり、一方電極を接続した節点から接地へと電荷を放
電することができ、また電源の電位がゼロ電位へ向かっ
て変化していない通常の状態では制御手段によりトラン
ジスタを高インピーダンスに保って貫通電流を抑制する
ことができる。

【００１８】第４の発明における制御手段は、電源の電
位がゼロ電位に向かって変化するときに、その変化に伴
なって、トランジスタを高インピーダンス状態から低イ
ンピーダンス状態にする出力電圧をトランジスタの制御
電極に出力する。そして、トランジスタが低インピーダ
ンスになり、一方電極を接続した節点から電源へと電荷
を放電することができ、また電源の電位がゼロ電位へ向
かって変化していない通常の状態では制御手段によりト
ランジスタを高インピーダンスに保って貫通電流を抑制
するかまたは電源の電位が高いので貫通電流が流れない
ようにすることができる。

【００１９】

【実施例】この発明の第１実施例を図について説明す
る。図１はこの発明の第１実施例によるリークパス回路
を示す回路図である。図１において、５０は電源、６０
は接地を示し、Ｃ２１は電源５０に一方端を接続したキ
ャパシタ、Ｔ２１は節点Ｎ２２でキャパシタＣ２１の他
方端にソースを接続し、ドレイン及びゲートを接地６０
に接続したＰチャネルＭＯＳトランジスタ、Ｔ２２は節
点Ｎ２２でキャパシタＣ２１の他方端にゲートを接続
し、接地６０にドレインを接続したＰチャネルＭＯＳト
ランジスタ、Ｒ２１はＰチャネルＭＯＳトランジスタＴ
２２のソースに一方端を接続し、節点Ｎ１２に他方端を
接続した抵抗である。節点Ｎ１２は電源５０が所定電位
Ｖｃｃに立ち上がったとき、当初は“Ｌ”であるが所定
時間経過後に“Ｈ”になる節点である。そして、電源５
０の電位が降下する時に節点Ｎ１２の電荷を放電しなけ
ればならないものとする。

【００２０】電源５０が立ち上がると、キャパシタＣ２
１の容量結合により節点Ｎ２２は“Ｈ”になるが、Ｐチ
ャネルＭＯＳトランジスタＴ２１がオンするために節点
Ｎ２２の電位は｜Ｖｔｐ｜まで降下する。ここで｜Ｖｔ
ｐ｜はトランジスタＴ２１のしきい値の絶対値である。

【００２１】所定時間経過後、節点Ｎ１２は“Ｈ”にな
るために、トランジスタＴ２２のゲート電位は｜Ｖｔｐ
｜、ドレイン電位は接地電位、ソース電位は“Ｈ”とな
り、ＰチャネルＭＯＳトランジスタＴ２２は弱くオンし
た状態になる。従って、節点Ｎ１２と接地６０との間に
はＰチャネルＭＯＳトランジスタＴ２２と抵抗Ｒ２１の
直列抵抗があることになる。ＰチャネルＭＯＳトランジ
スタＴ２２は高インピーダンス状態にあるので、節点Ｎ
１２から接地６０に流れる貫通電流は、抵抗Ｒ２１のみ
のときと比べて大幅に低下する。

【００２２】次に、電源５０が降下した場合について考
える。電源５０が降下すると、キャパシタＣ２１の容量
結合により、また、トランジスタＲ２１がオフしている
ために、節点Ｎ２２の電位は｜Ｖｔｐ｜から負電位（｜
Ｖｔｐ｜−Ｖｃｃ）まで低下する。節点Ｎ２２にはＰチ
ャネルＭＯＳトランジスタＴ２２のゲートが接続してい
るので、ＰチャネルＭＯＳトランジスタＴ２２は高イン
ピーダンスから低インピーダンスに移行する。従って、
節点Ｎ１２と接地６０との間の抵抗は電源電位降下前よ
りも大幅に減少し、リーク能力が増大することになる。

【００２３】この発明の第２実施例を図２に基づいて説
明する。図２はこの発明の第２実施例によるリークパス
回路を示す回路図である。図２において、５０は電源、
６０は接地を示し、Ｃ２１は電源５０に一方端を接続し
たキャパシタ、２１は節点Ｎ２３でキャパシタＣ２２の
他方端に入力端を接続したインバータ、２２は節点Ｎ２
３でキャパシタＣ２２の他方端に入力端を接続し、イン
バータ２１の出力端に入力端を接続したインバータ、Ｃ
２３は節点Ｎ２４で一方端をインバータ１１の出力端に
接続し、他方端を接地６０に接続したキャパシタ、Ｔ２
３は接地６０にソースを接続し、節点Ｎ２３でキャパシ
タＣ２２の他方端にドレインを接続し、節点Ｎ１４にゲ
ートを接続したＮチャネルＭＯＳトランジスタ、Ｔ２４
は節点Ｎ２３でキャパシタＣ２２の他方端にゲートを接
続し、電源５０にドレインを接続し、節点Ｎ１２にソー
スを接続したＰチャネルＭＯＳトランジスタである。な
お、インバータ２１，２２はラッチ７１を構成してい
る。節点Ｎ１２は電源５０が所定電位Ｖｃｃに立ち上が
ったとき、当初は“Ｌ”であるが所定時間経過後に
“Ｈ”になる節点である。そして、電源降下時に節点Ｎ
１２の電荷を放電しなければならないものとする。節点
Ｎ１４は電源５０が所定電位Ｖｃｃに立ち上がったとき
当初は“Ｌ”であるが、節点Ｎ１２が“Ｈ”になると同
時に一旦“Ｈ”になり、その後“Ｌ”になるものとす
る。

【００２４】電源５０が立ち上がると、キャパシタＣ２
１の容量結合により、また、ＮチャネルＭＯＳトランジ
スタＴ２３がオフしているために、節点Ｎ２３は“Ｈ”
に、キャパシタＣ２２の容量結合により節点Ｎ２４は
“Ｌ”になる。ラッチ７１により、節点Ｎ２３は
“Ｈ”、節点Ｎ２４は“Ｌ”という状態で安定する。こ
のとき、ＰチャネルＭＯＳトランジスタＴ２４はゲート
が“Ｈ”であるためオフしている。

【００２５】所定時間が経過すると、節点Ｎ１４が一旦
“Ｈ”になるため、節点Ｎ２３はＮチャネルＭＯＳトラ
ンジスタＴ２３により放電され“Ｌ”になる。このとき
節点Ｎ１２は“Ｈ”となっている。このときＰチャネル
ＭＯＳトランジスタＴ２４はゲートが“Ｌ”、ソース及
びドレインがともに“Ｈ”となっており、節点Ｎ１２か
ら電源５０に貫通電流は流れない。

【００２６】次に、電源５０の電位が降下したときを考
える。節点Ｎ２３はキャパシタＣ２１の容量結合により
“Ｌ”からマイナス電位まで電位が降下する。このとき
ＰチャネルＭＯＳトランジスタＴ２４のゲートはマイナ
ス電位、ソースは節点Ｎ１２で“Ｈ”、ドレインは電源
５０に接続してほぼゼロ電位になっており、Ｐチャネル
ＭＯＳトランジスタＴ２４はオンして、節点Ｎ１２の電
荷は電源５０（ゼロ電位）に放電されることになる。

【００２７】従って、ＰチャネルＭＯＳトランジスタＴ
２４は通常動作時には貫通電流はなく、電源降下時にの
み節点Ｎ１２の電荷を電源５０（ゼロ電位）に放電す
る。

【００２８】次に、図１、図２に示したリークパス回路
をパワーオンリセット回路に用いた例について図３乃至
図６を用いて説明する。図３、図５はそれぞれ図１、図
２に示したリークパス回路を含むパワーオンリセット回
路である。図４、図５はそれぞれ図３、図５に示したパ
ワーオンリセット回路の各節点の電位変化を示すタイミ
ングチャートである。図３において８２がリークパス回
路であり、図５において８３がリークパス回路であり、
その他の図７と同一符号は図７と同一もしくは相当する
部分を示す。

【００２９】節点Ｎ１２は電源５０が立ち上がった当初
は“Ｌ”であるが、所定時間経過後に“Ｈ”となる。こ
れにともない、出力信号／ＰＯＲは“Ｌ”から“Ｈ”に
なる。電源５０の電位が降下すると、節点Ｎ１２は図
１、図２で説明したようにリークパス回路８２，８３に
より放電され、ゼロ電位に向かって降下して短時間でイ
ンバータの閾値電圧以下になる。従って電源５０が再び
所定電位に回復したときには、出力信号／ＰＯＲが所定
時間後に“Ｌ”から“Ｈ”になるという所望の出力にな
る。

【００３０】電源５０が所定電位Ｖｃｃのときのリーク
パス回路８２，８３の貫通電流についてみてみると、図
３ではＰチャネルＭＯＳトランジスタＴ２２と抵抗Ｒ２
１の直列抵抗であり、抵抗Ｒ２１のみのときと比較して
貫通電流は大幅に小さく、また図５では貫通状態はな
い。

【００３１】なお、リークパス回路の構成は上記各実施
例の構成に限らず、電源電位が降下するに伴ってリーク
パス回路を構成しているトランジスタのインピーダンス
が低下し、効率よく特定の節点の電荷を放電し、通常動
作時には前記トランジスタが高インピーダンスになって
貫通電流を低下させるような構成であれば良く、上記各
実施例と同様の効果を奏する。

【００３２】また、上記各実施例において、トランジス
タはＭＯＳトランジスタを用いて説明したが、電源電位
が降下するに伴ってリークパス回路を構成しているトラ
ンジスタのインピーダンスが低下し、効率よく特定の節
点の電荷を放電し、通常動作時には前記トランジスタが
高インピーダンスになって貫通電流を低下させるような
トランジスタであれば、他のトランジスタであってもよ
く、上記実施例と同様の効果を奏する。

【００３３】

【発明の効果】以上のように、請求項１記載のリークパ
ス回路によれば、電源に作動的に連結され該電源の電位
がゼロ電位へ向かって変化するのに伴って電位変化が生
じる第１の節点に制御電極を接続し、一方電極を接地
し、第２の節点に他方電極を接続し、前記第１の節点の
前記電位変化に応答して高インピーダンス状態から低イ
ンピーダンス状態になることにより前記第２の節点を放
電するトランジスタを備えて構成されているので、通常
動作時には第２の節点からトランジスタを通してリーク
パス回路を流れる貫通電流を大幅に抑制することがで
き、かつ電源の電位がゼロ電位に向かって降下するとき
には貫通電流を多くしてリーク能力を向上させることが
できるという効果がある。

【００３４】請求項２記載のリークパス回路によれば、
電源に作動的に連結され該電源の電位がゼロ電位へ向か
って変化するのに伴って電位変化が生じる第１の節点に
制御電極を接続し、前記電源に一方電極を接続し、第２
の節点に他方電極を接続し、前記第１の節点の前記電位
変化に応答して高インピーダンス状態から低インピーダ
ンス状態になることにより前記第２の節点を放電するト
ランジスタを備えて構成されているので、通常動作時に
は第２の節点からトランジスタを通してリークパス回路
を流れる貫通電流を流さない様にすることができ、かつ
電源の電位がゼロ電位に向かって降下するときにはこの
貫通電流を多くしてリーク能力を向上させることができ
るという効果がある。

【００３５】請求項３記載のリークパス回路によれば、
所定節点に一方電極を接続し、他方電極を接地したトラ
ンジスタと、前記電源と前記トランジスタの制御電極と
の間に設けられ、前記電源の電位がゼロ電位に向って変
化するのに伴って前記トランジスタを高インピーダンス
状態から低インピーダンス状態にすることにより前記所
定節点を放電させる出力電圧を前記トランジスタの前記
制御電極に出力する制御手段とを備えて構成されている
ので、通常動作時には前記所定節点からトランジスタを
通してリークパス回路を流れる貫通電流を大幅に抑制す
ることができ、かつ電源の電位がゼロ電位に向かって降
下するときには、貫通電流を多くしてリーク能力を向上
させることができるという効果がある。

【００３６】請求項４記載のリークパス回路によれば、
所定節点に一方電極を接続し、他方電極を前記電源に接
続したトランジスタと、前記電源と前記トランジスタの
制御電極との間に設けられ、前記電源の電位がゼロ電位
に向って変化するのに伴って前記トランジスタを高イン
ピーダンス状態から低インピーダンス状態にすることに
より前記所定節点を放電させる出力電圧を前記トランジ
スタの前記制御電極に出力する制御手段とを備えて構成
されているので、通常動作時には所定節点からトランジ
スタを通してリークパス回路を流れる貫通電流を流さな
い様にすることができ、かつ電源の電位がゼロ電位に向
かって降下するときにはこの貫通電流を多くしてリーク
能力を向上させることができるという効果がある。

【図面の簡単な説明】

【図１】この発明の第１実施例によるリークパス回路の
構成を示す回路図である。

【図２】この発明の第２実施例によるリークパス回路の
構成を示す回路図である。

【図３】図１に示したリークパス回路を備えたパワーオ
ンリセット回路の構成を示す回路図である。

【図４】図３に示したパワーオンリセット回路の動作時
の各部の電位を示すタイムチャートである。

【図５】図２に示したリークパス回路を備えたパワーオ
ンリセット回路の構成を示す回路図である。

【図６】図５に示したパワーオンリセット回路の動作時
の各部の電位を示すタイムチャートである。

【図７】従来のパワーオンリセット回路の構成を示す回
路図である。

【図８】図７に示したパワーオンリセット回路の動作時
の各部の電位を示すタイムチャートである。

【図９】従来のリークパス回路を備えたパワーオンリセ
ット回路の構成を示す回路図である。

【図１０】従来のリークパス回路を備えたパワーオンリ
セット回路の構成を示す回路図である。

【図１１】図９及び図１０に示したパワーオンリセット
回路の動作時の各部の電位を示すタイムチャートであ
る。

【符号の説明】

Ｃ１１，Ｃ１２，Ｃ１３，Ｃ２１，Ｃ２２，Ｃ２３ キ
ャパシタ Ｔ１１，Ｔ１２，Ｔ２３ ＮチャネルＭＯＳトランジス
タ Ｔ１３，Ｔ２１，Ｔ２２，Ｔ２４ ＰチャネルＭＯＳト
ランジスタ １１，１２，２１，２２ インバータ ５０ 電源 ６０ 接地 Ｒ１１，Ｒ２１ 抵抗 ７０，７１ ラッチ ８０〜８３ リークパス回路

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成４年１２月７日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】０００３

【補正方法】変更

【補正内容】

【０００３】図７において、５０は電源、６０は接地を
示し、Ｃ１１は電源５０に一方端を接続したキャパシ
タ、１１は節点Ｎ１１でキャパシタＣ１１の他方端に入
力端を接続したインバータ、１２は節点Ｎ１１でキャパ
シタＣ１１の他方端に出力端を接続し、インバータ１１
の出力端に入力端を接続したインバータ、Ｃ１２は節点
Ｎ１２で一方端をインバータ１１の出力端に接続し、他
方端を接地６０に接続したキャパシタ、１３は節点Ｎ１
２でキャパシタＣ１２の一方端に入力端を接続したイン
バータ、１４は節点Ｎ１３でインバータ１３の出力端に
入力端を接続し、出力信号／ＰＯＲを出力するインバー
タ、Ｄ１１は節点Ｎ１３でインバータ１３の出力端にゲ
ートおよびソースを接続したＮチャネルＭＯＳトランジ
スタでダイオードとして用いられており、Ｔ１１はゲー
トに出力信号／ＰＯＲを入力し、接地６０にソースを接
続し、ＮチャネルＭＯＳトランジスタＤ１１のドレイン
にドレインを接続したＮチャネルＭＯＳトランジスタ、
Ｃ１３は節点Ｎ１４でＮチャネルＭＯＳトランジスタＤ
１１，Ｔ１１のドレインに一方端を接続し、接地６０に
他方端を接続したキャパシタ、Ｔ１２は節点Ｎ１４でキ
ャパシタＣ１３の一方端にゲートを接続し、接地６０に
ソースを接続し、節点Ｎ１１でキャパシタＣ１１の他方
端にドレインを接続したＮチャネルＭＯＳトランジスタ
である。なお、インバータ１１，１２はラッチ７０を構
成している。

【手続補正２】

【補正対象書類名】明細書

【補正対象項目名】００２２

【補正方法】変更

【補正内容】

【００２２】次に、電源５０が降下した場合について考
える。電源５０が降下すると、キャパシタＣ２１の容量
結合により、また、トランジスタＴ２１がオフしている
ために、節点Ｎ２２の電位は｜Ｖｔｐ｜から負電位（｜
Ｖｔｐ｜−Ｖｃｃ）まで低下する。節点Ｎ２２にはＰチ
ャネルＭＯＳトランジスタＴ２２のゲートが接続してい
るので、ＰチャネルＭＯＳトランジスタＴ２２は高イン
ピーダンスから低インピーダンスに移行する。従って、
節点Ｎ１２と接地６０との間の抵抗は電源電位降下前よ
りも大幅に減少し、リーク能力が増大することになる。

【手続補正３】

【補正対象書類名】明細書

【補正対象項目名】００２３

【補正方法】変更

【補正内容】

【００２３】この発明の第２実施例を図２に基づいて説
明する。図２はこの発明の第２実施例によるリークパス
回路を示す回路図である。図２において、５０は電源、
６０は接地を示し、Ｃ２２は電源５０に一方端を接続し
たキャパシタ、２１は節点Ｎ２３でキャパシタＣ２２の
他方端に入力端を接続したインバータ、２２は節点Ｎ２
３でキャパシタＣ２２の他方端に出力端を接続し、イン
バータ２１の出力端に入力端を接続したインバータ、Ｃ
２３は節点Ｎ２４で一方端をインバータ２１の出力端に
接続し、他方端を接地６０に接続したキャパシタ、Ｔ２
３は接地６０にソースを接続し、節点Ｎ２３でキャパシ
タＣ２２の他方端にドレインを接続し、節点Ｎ１４にゲ
ートを接続したＮチャネルＭＯＳトランジスタ、Ｔ２４
は節点Ｎ２３でキャパシタＣ２２の他方端にゲートを接
続し、電源５０にドレインを接続し、節点Ｎ１２にソー
スを接続したＰチャネルＭＯＳトランジスタである。な
お、インバータ２１，２２はラッチ７１を構成してい
る。節点Ｎ１２は電源５０が所定電位Ｖｃｃに立ち上が
ったとき、当初は“Ｌ”であるが所定時間経過後に
“Ｈ”になる節点である。そして、電源降下時に節点Ｎ
１２の電荷を放電しなければならないものとする。節点
Ｎ１４は電源５０が所定電位Ｖｃｃに立ち上がったとき
当初は“Ｌ”であるが、節点Ｎ１２が“Ｈ”になると同
時に一旦“Ｈ”になり、その後“Ｌ”になるものとす
る。

【手続補正４】

【補正対象書類名】明細書

【補正対象項目名】００２４

【補正方法】変更

【補正内容】

【００２４】電源５０が立ち上がると、キャパシタＣ２
２の容量結合により、また、ＮチャネルＭＯＳトランジ
スタＴ２３がオフしているために、節点Ｎ２３は“Ｈ”
に、キャパシタＣ２３の容量結合により節点Ｎ２４は
“Ｌ”になる。ラッチ７１により、節点Ｎ２３は
“Ｈ”、節点Ｎ２４は“Ｌ”という状態で安定する。こ
のとき、ＰチャネルＭＯＳトランジスタＴ２４はゲート
が“Ｈ”であるためオフしている。

【手続補正５】

【補正対象書類名】明細書

【補正対象項目名】００２６

【補正方法】変更

【補正内容】

【００２６】次に、電源５０の電位が降下したときを考
える。節点Ｎ２３はキャパシタＣ２２の容量結合により
“Ｌ”からマイナス電位まで電位が降下する。このとき
ＰチャネルＭＯＳトランジスタＴ２４のゲートはマイナ
ス電位、ソースは節点Ｎ１２で“Ｈ”、ドレインは電源
５０に接続してほぼゼロ電位になっており、Ｐチャネル
ＭＯＳトランジスタＴ２４はオンして、節点Ｎ１２の電
荷は電源５０（ゼロ電位）に放電されることになる。

【手続補正６】

【補正対象書類名】図面

【補正対象項目名】図１

【補正方法】変更

【補正内容】

【図１】

【手続補正７】

【補正対象書類名】図面

【補正対象項目名】図３

【補正方法】変更

【補正内容】

【図３】

Claims (4)

【特許請求の範囲】
1. 【請求項１】 電源に作動的に連結され該電源の電位が
   ゼロ電位へ向かって変化するのに伴って電位変化が生じ
   る第１の節点に制御電極を接続し、一方電極を接地し、
   第２の節点に他方電極を接続し、前記第１の節点の前記
   電位変化に応答して高インピーダンス状態から低インピ
   ーダンス状態になることにより前記第２の節点を放電す
   るトランジスタを備えたリークパス回路。
2. 【請求項２】 電源に作動的に連結され該電源の電位が
   ゼロ電位へ向かって変化するのに伴って電位変化が生じ
   る第１の節点に制御電極を接続し、前記電源に一方電極
   を接続し、第２の節点に他方電極を接続し、前記第１の
   節点の前記電位変化に応答して高インピーダンス状態か
   ら低インピーダンス状態になることにより前記第２の節
   点を放電するトランジスタを備えたリークパス回路。
3. 【請求項３】 所定節点に一方電極を接続し、他方電極
   を接地したトランジスタと、 前記電源と前記トランジスタの制御電極との間に設けら
   れ、前記電源の電位がゼロ電位に向かって変化するのに
   伴って前記トランジスタを高インピーダンス状態から低
   インピーダンス状態にすることにより前記所定節点を放
   電させる出力電圧を前記トランジスタの前記制御電極に
   出力する制御手段と、 を備えたリークパス回路。
4. 【請求項４】 所定節点に一方電極を接続し、他方電極
   を前記電源に接続したトランジスタと、 前記電源と前記トランジスタの制御電極との間に設けら
   れ、前記電源の電位がゼロ電位に向かって変化するのに
   伴って前記トランジスタを高インピーダンス状態から低
   インピーダンス状態にすることにより前記所定節点を放
   電させる出力電圧を前記トランジスタの前記制御電極に
   出力する制御手段と、 を備えたリークパス回路。