JPH0660923B2 - 配線試験法 - Google Patents

配線試験法

Info

Publication number
JPH0660923B2
JPH0660923B2 JP63235153A JP23515388A JPH0660923B2 JP H0660923 B2 JPH0660923 B2 JP H0660923B2 JP 63235153 A JP63235153 A JP 63235153A JP 23515388 A JP23515388 A JP 23515388A JP H0660923 B2 JPH0660923 B2 JP H0660923B2
Authority
JP
Japan
Prior art keywords
probe
wiring
test method
test
nodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63235153A
Other languages
English (en)
Other versions
JPH0290071A (ja
Inventor
ジョセフ・マイケル・モラン
カトラー ラッセル トーマス
Original Assignee
アメリカン テレフォン アンド テレグラフ カムパニー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アメリカン テレフォン アンド テレグラフ カムパニー filed Critical アメリカン テレフォン アンド テレグラフ カムパニー
Publication of JPH0290071A publication Critical patent/JPH0290071A/ja
Publication of JPH0660923B2 publication Critical patent/JPH0660923B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/06705Apparatus for holding or moving single probes

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Measuring Leads Or Probes (AREA)

Description

【発明の詳細な説明】 (発明の背景) [発明の属する技術分野] 本発明は、エレトロニックデバイスの試験法に関し、特
に導体配線網を有するエレクトロニックデバイスの試験
法に関する。
[従来技術の説明] ハイブリッド集積回路(HIC)及びプリント回路基板
などの多くのデバイスでは、基板上に生成された一連の
導体配線網が用いられている。これらの配線網は、集積
回路等のデバイスからのリード線が接続されるノードを
有している。利便性のために、これらの配線網は、一般
に、前記ノードがデカルト格子の交差点に位置するよう
に設計されている。前記デバイスが接続されると、当該
配線網が相互接続されて所定の回路が生成される。一般
に、前記デバイスが当該配線網に接続される、例えば、
ハンダ付けされるあるいは溶接される以前に、当該配線
網は、検査されて、各々の配線網内の接続性が、保証さ
れ、かつ配線網間の短絡がないことが保証される。この
試験は慎重に行われる。なぜなら、デバイスの接続後に
欠陥が見出された場合には、欠陥を修復するあるいは完
成した回路を廃棄することにより、著しく多くの費用が
必要となるからである。
ノードが格子上に配置されている配線網の試験は、一般
には、埋め込み探針法によってなされる。この方法にお
いては、試験されるべき配線網のノードと空間的に一致
する一連の注入針を有する試験器具が用いられる。この
注入針は全てのノードが対応する注入針によって接続さ
れるように配列されている。試験装置が用いられて、配
線網内に接続性がありかつ配線網間に短絡が存在しない
か否かが決定される。全ての探針の接触が同時になされ
るので、埋め込み探針法は比較的高速である。
しかしながら、ノード間隔が1250μm以下にあるいはノ
ードが規則的に配置されていない場合には、埋め込み探
針法による試験器具を作製することは困難である。この
ような配置の場合には、埋め込み探針法は、非常に大規
模の生産が意図されている場合にのみ経済的である。埋
め込み探針法による試験器具が作製不能あるいは不経済
である場合に対しては、2プローブ試験システムが提案
されている。このシステムにおいては、一方のプローブ
が通常の機械的手段によってあるノードのところに配置
され、当該配線網の他のノードが順次第2のプローブに
よって触診されてゆく。ノード間の接続性は、通常抵抗
の測定によって試験される。配線網間の短絡も、例え
ば、ある配線網の単一のノードと、全ての配線網に近接
した共通導電面との間の静電容量を測定することによっ
て、試験される。(静電容量試験法に関しては、1976年
8月17日付けの米国特許第3,975,670号を参照)このよ
うにして、このプロセスは、全ての配線網が試験される
まで継続される。
2プローブ試験法に係る装置は、一般には、埋め込み探
針法に係るものに比べて安価であるる。しかしながら、
大量の配線網を有する回路に対しては、各々のノードに
対する測定時間の著しい増大によって、スループットが
実質的に減少してしまう。通常2プローブ試験に要する
測定時間はおよそ1/3秒である。平均測定時間が100
ミリ秒以下、というのは、まだ報告されていない。一
方、100ミリ秒以下、のぞむらくは70ミリ秒以下、とい
う測定時間は、試験に関する費用を実質的に減少させる
ことになるであろう。すなわち、2プローブ試験法で
は、まだ完全に望ましい測定速度が得られていない。
(発明の概要) 2プローブ試験システムにおいて、通常の配線網配置に
おける測定時間を許容される正確さを有して、100ミリ
秒以下とするために、従来の技法とは実質的に異なった
方法が要求される。プローブの加速度及び速度は、実際
の要件によって制限される。プローブの速度及び加速度
を増大させることによって費用は著しく増大するが、誘
起された振動の付随的増大を押えるために、機械的な完
全さが実質的に増強させられなければならない。それゆ
え、プローブの速度及び加速度を増加させるだけでは、
測定時間の短縮のための解決策とはならない。
測定時間を減少させるために、当該配線網に関連した規
則に基づかない順序で測定がなされる。配線網によって
規定される規則は無視されて、プローブの移動距離が実
質的に減少させられる。例えば、いわゆるセールスマン
問題での近似が、あるノードから当該配線網に関係のな
い、近接したノードへのプローブの移動を指示するため
に用いられる。さらに、実行さるべき抵抗及び静電容量
の測定の双方が個別になされるのではなく、同様に移動
を減少させるように、相互に行われる。すなわち、抵抗
及び静電容量の測定をプローブの移動距離を減少させる
ような方法でなすことは可能である。プローブの移動時
間を制限するためには、他の要因も制御されるべきであ
る。本発明は、プローブが移動する平均距離を実質的に
減少させるものであるので、そのような短距離の移動を
行う時間は、最大速度ではなくてプローブの加速度によ
って制限される。それゆえ、比較的大きな加速度を用い
ることができるようなプローブを用いることが望まし
い。他の制御用コンピュータとプローブのドライバとの
間の通信に用する時間等の要因も制限されるべきであ
る。測定時間及び、減速及び測定点へのセトリング時間
も制限されるべきである。
本発明のある具体例においては、セールスマン問題への
思い切った近似アルゴリズムがプローブの移動を指示す
るために用いられる。プローブは、X,Y方向に移動
し、被試験基板あるいはプローブがZ方向に移動する。
プローブと配線網との間の接続は、プローブをノード上
に位置させるための、X,Y方向の動きと、プローブを
基板と接続するためのプローブあるいは基板のZ方向へ
の動きとの組合せによってなされる。X,Y方向移動装
置は、それ自体はマイクロプロセシングユニットを有さ
ず、直接並列入/出力によって実行される高速信号を行
なうことが可能な、AT&TPC6300等の比較的高速な
コンピュータに制御される。さらに、高速度56,000rad/
sec2及び回転子速度3,000rpmの定格を有するモーターが
用いられることが望ましい。これらの要件を組み合わせ
て用いることによって、代表的な混成集積回路に対する
測定時間を、移動時間も含めて60ミリ秒とすることが可
能である。
(実施例の説明) 既に議論したように、本発明に係るある具体例において
は、2プローブシステムが用いられる。2プローブシス
テムは、複雑さを本質的に減少するが、本発明に関して
用いられる試験方法はプローブの数が2に制限されるこ
とは必要ではない。プローブは総移動距離を制限するた
めに一つの測定点から他の測定点へ、測定される配線網
とは無関係に、かつのぞむらくは測定の種類、すなわち
抵抗か静電容量か、と無関係に移動させられるように制
御されなければならない。例えば、測定距離を減少させ
る一つの方法は、セールスマン問題の近似アルゴリズム
を用いることである。この近似においては、プローブの
次位置の組が、要求される移動がそれ以前のプローブの
位置からの総移動距離を最小とするように、選択され
る。この近似は、プローブ同志が衝突しないことを保証
し、かつ全ての必要な測定がなされることを保証するよ
うな移動を用いるように制限される。さらに、抵抗及び
静電容量の測定が、測定される配線網とは係わりなく、
移動を制限するように企図された順序で実行される。
第1図に示した代表的な回路の一部に関する有利な順序
の例は以下の通りである。近似アルゴリズムに基づく測
定の順序は、番号付けをなされたノードに関して示され
ている。まず、プローブがノード3及び4上にある状態
から開始されると仮定する。抵抗の測定のみがなされる
場合には、当該アルゴリズムによって、以下の測定は、
ノード6及び7、次いでノード3及び5、続いてノード
1及び2となる。ここで、これらの測定が、1つの配線
網が終了した後に他の配線網へ接続する、というように
なされるのではないことに留意されたい。(静電容量の
測定を含めることについては、後で説明する)移動の決
定は、測定の実行中にしないのが望ましい。なぜならそ
のような決定をするための処理には通常許容されないほ
どの時間がかかるからである。一般に、試験されるべき
特定のデバイスに対しては、移動順序が決定され、当該
順序の実行試験の前に試験器がプログラムされる。
使用されるプローブの型はそれほど重要ではない。例え
ば、ラッカー&コルズ(Rucker&Kolls)製のプローブが、
第2図におけるプローブ20のアームが実質的に基板表面
と平行で、接点21が当該アームに対して垂直に伸びてい
る場合に用いられる。この接点配置の利点の一つは、近
接した中心を有するパッド上の測定が可能である、とい
う点である。一般に、接点に用いられる材料は、タング
ステン、ベリリウム−銅合金、あるいはパラジウムであ
る。これらの材料は、接触抵抗が大きくならず、かつ機
械的な形状がそのまま維持されるということより選択さ
れたものである。アームを移動させる手段そのものはそ
れほど重要ではない。例えば、アエロテック(Aerotech)
社ATS406等の市販のトランスレータが使用可能であ
る。本発明を用いることによって、平均移動距離は充分
に短くなり、ほどんどの移動において移動時間は、プロ
ーブの最大速度ではなくプローブの加速度によって制限
されることになる。ただし、代表的な移動距離に対し
て、最大速度は過度に低くてはならない。それゆえ、ト
ランスレータは、代表的な1.5から5mmの移動に対して
少なくとも100mm/secの最大速度を有していることが望
ましい。(最大速度はいずれの軸方向においても到達で
きるトップスピードとする。)これらの最大速度及び代
表的な移動距離に対して、5m/sから15m/s
範囲の加速度が望ましい結果を与える。平均移動距離
は、試験されるデバイスの型に応じて変化する。代表的
な移動距離は、混成集積回路、アドヴァンスト・ラージ
スケール・パッケージング、及びプリント回路基板に対
してそれぞれ、3.0mm、1.5mm及び5.0mmである。(15m/
以上の加速度は、除外されてはいないが、装置に機
械的ストレスを生成する傾向があり不利である。)プロ
ーブのノードの間の不要な摩滅を避けるために、XY−
方向の移動によってプローブをノード上に位置させ、非
試験基板がおかれる基台のZ方向の移動を用いることに
よって、位置決めされたプローブとノードとの接続をな
すことが望ましい。この配置が有利であることは証明さ
れているが、他の配置も可能である。例えば、固定され
た基台及びZ方向に動くプローブを用いることも可能で
ある。この場合には、プローブが接触すべきノードに対
してオーバーシュートしないように、プローブの動きを
充分敏速に停止しなければならない。プリント回路基板
において、通常見られるような、500μm以上、という
ような大きなノードに対しては、オーバーシュートは特
に問題にはならない。アドヴァンスト・ラージスケール
・パッケージングにおいて見られるような100μm程の
小さなノードに対しては適切な制止精度を得るために、
予防策が講じられなければならない。例えば、このよう
な制止精度は、クローズド・ループDCサーボモータあ
るいはピッチの細かい親ねじを有するオープンループス
テッピングモータ等の代表的な手段によって得られる。
プローブの位置決めがなされると、抵抗の測定が通常、
定電圧あるいは定電流法によって実行される。これらの
測定法については、ジェームズ・ディフェンダファー(J
ames Difenderfer)著のプリンシプルズ・オブ・エレク
トロニック・インスツルメンテーション(Principles of
Electronic Instrumentation)(ダブリュ・ビー・ソー
ンダース(W.b.Saunders)Co社、ペンシルヴァニア州フ
ィラデルフィア、1972年)第110-113頁を参照。そのよ
うな測定には比較的従来技術に係る試験装置が用いられ
る。同様に、静電容量の測定が、一方のプローブを配線
網のノードに位置させ、第2プローブを基板から離すこ
とによって実行される(第2プローブが配線網に静電容
量を付与するので離す必要がある)。静電容量の測定
は、ある具体例においては、米国特許第3,975,670号に
記載されている方法で実行される。ある具体例において
は、デバイスを保持するための導体基台が測定を実行す
るための接地板として用いられる。一方のプローブが、
静電容量の測定中、基板の周囲から離れたところに配置
されることが望ましいが、このことは要求されてはいな
い。実際には、プローブを、静電容量の測定後に次に試
験されるべきノードに迅速に位置決めできるような位置
に移動させておくことは可能である。
多くのノードを有する配置に対して既に議論したよう
に、測定速度は静電容量の測定と抵抗の測定を混ぜて行
うことによってさらに向上させられる。この場合におい
ても目的は移動距離を減少させることである。それゆ
え、第1図に示した例においては、有利な順序は次のよ
うになる:ノード3及び4上にプローブを配置させた状
態でまず抵抗を測定する;ノード3上のプローブを上げ
て静電容量を測定する;プローブをノード6及び7上に
移動し、抵抗を測定する;ノード6上のプローブを上げ
て静電容量を測定する;プローブをノード3及び5上に
移動し、抵抗を測定する;プローブをノード1及び2上
に移動し抵抗を測定する;ノード1上のプローブを上げ
て静電容量を測定する。
プローブの移動以外の測定時間に寄与する要因は制限さ
れなければならない。特に、全回路の試験に困って平均
した、測定時間に対して寄与している付加的な要因の総
和は(tav-SD)の25%未満でなければならない。(ここ
で、tavは、前回路の試験に困って平均した移動のため
の時間であり、SDは移動時間の集合の1標準偏差分で
ある。)移動に要するものではない測定時間に対して実
質的に寄与する要因は、プローブへ移動のための指示を
通信するための時間、測定をするための時間及びプロー
ブのセトリング時間を含む。既に議論した後者の要因に
関しては、プローブは実質的にノードをオーバーシュー
トしてはならない。一般に、測定時間は、抵抗及び静電
容量に対して、それぞれ5ミリ秒、15ミリ秒未満である
べきである。そのような測定時間は、セントラル・プロ
セシング・ユニットと全ての測定用エレクトロニクスと
の間が直接パラレル入/出力によって接続された、既述
の測定手続き等の手段によって、可能である。プローブ
トランスレータへの指示の迅速な通信はプローブトラン
スレータとは異なったコントローラを用いることによっ
て実現されうる。特に、デジタル信号に応答するプロー
ブ及びこれらの信号を供給するためのコンピュータ等の
個別の手段を用いることが有利であることが見出され
た。コンピュータと移動コントローラとの間の迅速な通
信は、ハンドシェイクを用いた直接パラレル入/出力に
よって行なわれる。一般に、コンピュータとトランスレ
ータ間の全ての2プローブ移動コマンドの通信に要する
時間は、トランスレータでの全ての処理時間を含めて、
2ミリ秒未満であることが望ましい。
既に記述した測定法は素晴らしい結果を生み出すが、い
くつかの付加的な具体例がさらにこれらの結果を向上さ
せる。静電容量の測定に対しては、許容されうる値が設
定されていなければならない。これらの値を超過した場
合には、被試験基板は修理されるかあるいは廃棄され
る。これらの値の設定は、測定の精度を考慮してなされ
なければならない。通常、前述の測定法においては、期
待されている容量値を包含する範囲が許容されうるもの
として選択される。この範囲が大きい場合には、短絡し
た配線網対を特定することがしばしば困難になる。この
範囲が比較的小さい場合には、HIC等のデバイスに対
しては誘電体層厚の差異及び配線網の金属線幅の差異
が、この比較的小さな測定範囲よりもかなり大きい測定
偏差を誘導してしまう。しかしながら、全ての測定値
が、誘電体層厚あるいは金属線幅の差異によって、期待
された値から比較して異なる場合には、当該回路は、設
定した基準を通過しないが、慣用されうるものでありう
る。この可能性を回避するために、あらゆる被試験基板
に対して、限定された個数の配線網に対する試行的な静
電容量測定を行うことが望ましい。これらの試行測定
は、当該配線網に対する期待された値と比較されて、測
定値のメジアンと期待された値との比を計算することに
よって、スケーリングファクターが決定される。このス
ケーリングファクターは、参照(基準)値にスケーリン
グファクターを乗じてこの補正された数値を実測値と比
較することによって、全回路の測定に対して用いられ
る。スケーリングファクターを用いることによって、ノ
ード間の不一致に対する、基板間の不一致が平均化によ
って低減され、許容される回路が誤って拒否されてしま
う割合が非常に減少する。
各々のノードの静電容量から特定の回路の配線網パター
ンを決定することが可能である。全てのノードの静電容
量が測定される。同一の静電容量を有するノード対間の
抵抗が測定される。(ここで同一とは、一般には、一群
の値であり、それらの中の全ての値が、その群に属する
他の少なくとも一つのものの値と、所定の割合+ある絶
対量(通常3%+2.0pF)以下しか異ならないもののこと
と考えられている。)全てのノード対が測定される訳で
はない。まず静電容量が最も近いノード対に関して抵抗
が測定され、前述のようなアルゴリズムによってノード
対間の適切な移動が決定される。
毎回、より近い値ではない静電容量値を有するノード対
に対して多くのパスが設定されてチェックされる。ある
ノードが他のノードに対して接続されていることが見出
されると、このノードはそれ以降のパスにおいて再び試
験される必要がなくなる。各々のパスの間、アルゴリズ
ムが、プローブが動作中に計算することによって適用さ
れる。このプロセスは全てのノードがグループ分け、す
なわち配線網内に配置された場合に完成する。以下の例
は、本発明の一例である。
例1 装置は数多くのコンポーネントを有している。測定さる
べき基板を保持するための真空チャックが台座にマウン
トされている。この台座は、Z方向の移動手段を有して
いる。移動速度は20ミリ秒で0.75mmである。Zの正負双
方の方向への移動がカムを用いることによってなされ
る。
2つのX,Y移動ステージも供えている。これらのステ
ージは、1インチ厚の共通鋼板の、真空チャック台座の
反対側にマウントされている。真空チャック台座及び
X,Yステージは、同一X,Y平面内にあるようにアラ
インメントされている。移動ステージは、台座から離れ
たところに、各々のステージにマウントされたプローブ
が、台座を越えて、真空チャック上にマウントされた基
板の遠くの側に到達できるように位置させられている。
各々のステージのX,Y移動方向は、双方のX方向が平
行でかつX方向がY方向に対して直交するようにアライ
ンメントされている。移動ステージは、最大速度25mm/
s及び最大加速度約6m/sを有するように選択され
ている。トランスレータは、ロータリエンコーダを有す
るクローズド・ループDCサーボモーターによって駆動
される。第2図に示したようなプローブが、各々の移動
ステージにマウントされ、上述のようにカンチレバーに
よって、被測定基板の遠くの側に到達できるように、保
持される。第2図に示すような配置を有するタングステ
ン針が各々のプローブの端部にマウントされている。こ
の針のチップの大きさは、直径約50μmである。各々の
プローブに対して微小範囲マニュピュレータが供えられ
ていて、各々のプローブのチップが同一X,Y平面内に
位置するようになされる。
アラインメントのために、各々ビデオカメラ及びビデオ
ディスプレーを有する2組のビデオ顕微鏡が供えられて
いる。これらのビデオ顕微鏡は、オペレータが操作中に
占める位置から離れた、台座の遠い側に配置された共通
のX,Yステージにマウントされている。カメラはカン
チレバーによって保持され。共通のX方向にマウントさ
れて、この方向のカメラの間隔が調節できるようになっ
ている。(この配置により、2ケ所のアラインメント用
マークを同時に見ることが可能となる。) 台座のカムは、アップ及びダウンの双方の方向に対して
制限フラグを有するDCステッピングモーターによって
制御される。当該モーターは、適切なアップ及びダウン
位置をモニターする専用回路基板によって制御される。
各々のX,Yステージには、サーボコントローラが供え
られている。このコントローラは、リニアアンプ、デジ
タル入力信号を前記リニアアンプに適合する信号に変換
するインデクサ、エンコーダ回路、リミッタ回路、及び
帰還回路を有する。ロータリエンコーダ及びその付随エ
レクトロニクスにより、最小ステップ距離10μmが得ら
れる。コントローラはX,Yステージに取り付けられた
プローブの最大速度、加速度を制御する回路を有してい
る。コントローラはAT&TのPC6300型マイクロコン
ピュータからの入力信号を受信する。このコンピュータ
には、X,Yコントローラとコンピュータとの間の高速
相互接続を可能ならしめるインターフェースボードがそ
のI/Oバスに接続されている。コンピュータは、さら
に、個別のインターフェースを通じて台座のZ方向移動
用コントローラに接続されている(コンピュータからの
信号は台座の上下方向への移動を指示するが、その距離
はコントローラが制御する)。コンピュータシステム
は、X,Y方向の移動がZ方向と同時に起こらないよう
にプログラムされている。(インターロックシステムも
供えられていて、プローブ領域上に保護材がある場合に
のみX,Y方向の移動が可能であるようになってい
る。) 台座は、リレーの動作を通じて、測定システムのグラウ
ンドに接地されたり、電気的に浮かされて接続されてい
る。一方のプローブは、測定システムのグラウンドに接
続され、他方のプローブは、抵抗及び静電容量の測定を
システムグラウンドに対してなすために、適した回路に
接続されている。測定回路は、従来技術に係るもので、
抵抗値を電流及び電圧の測定から、また静電容量をRC
時定数の測定から、それぞれモニターする。(静電容量
測定回路は、実際に時間間隔の設定を行っているコンピ
ュータにインターフェースされている。)測定回路のア
ナログ部は、雑音を防止し、浮遊容量を減少させるため
に、プローブ近傍に配置される。このアナログ部は、コ
ンピュータ内部の、A/Dコンバータを備え静電容量測
定に必要なタイミング信号を生成するための手段を回路
基板に接続されている。静電容量分解能0.02pF及び抵抗
分解能0.1Ωが与えられる回路が備えられている。
コンピュータは、X,Y方向の移動中にも常時測定回路
をモニタする能力を有している。プローブ間の機械的接
触を示す信号が検出されると、コンピュータは全ての動
きを停止する。既述の回路を通してコンピュータはコン
トローラに指示を出し、適切な動きをさせ、次いで、コ
ントローラはこの動きが実行されたことを示す信号をコ
ンピュータに返送する。
端末及びエレクトロニクス機器間の通信を可能ならしめ
るソフトウェアが備えられている。この通信により、英
語型のコマンドが所定の電気信号のシーケンスに変換さ
れる。このソフトウェア言語の使用を通じて被試験基板
のテストポイントのX,Y位置に関するソフトがコンピ
ュータにロードされる。このリストに加えてこれらのテ
ストポイント間の移動シーケンス及びテストポイントで
の測定シーケンスもロードされる。リアルタイム処理を
行なうためのソフトウェアも備えられている。測定が開
始される前に、2つのアライメント位置が前述のカメラ
システムを用いて決定される。この決定は、オペレータ
による基板の台座上への配置における偏移のために必要
とされる補正を可能ならしめるものである。アラインメ
ント位置の測定は、テストポイント位置におけるこの偏
移補正を可能ならしめるものである。各々のプローブの
動作の前に、コンピュータはテストポイントの位置を、
アラインメント位置の測定によって示された調整値によ
って補正する。さらに、コンピュータは、それ以降の動
作がなされる経路をプローブ間の衝突が生じないことを
保証するためにチェックし、衝突が生ずることが示され
た場合には、その可能性を回避するために経路を変更す
る。(回路試験用のシーケンスが正確であれば、このチ
ェックは不要であるが、人為的エラーを回避するために
付加的なチェックがなされる。)コンピュータにロード
された初期の回路試験シーケンスは、アルゴリズムに基
ずく変形を用いてプローブの動きを減少させるように選
択されている。利便性から、このアルゴリズムは、シス
テムに電気的に接続されていないコンピュータに適応さ
れるが、必要とあらば、測定を開始する前に、テストシ
ステム自体に適切なシーケンスを決定させることも可能
である。静電容量測定のスケーリング及び電気的測定の
所定の許容度を与えるために、試験結果を記録し表示す
る為のプログラムも備えられている。さらに、配線網パ
ターンがあらかじめ知られていない場合に、配線網の接
続性を決定するためのソフトウエアも備えられている。
試験測定中に基板がおかしいことを示す結果がでた場
合、再び試験を行って、測定がおかしいのではなく、基
板そのものが正常ではないことを保証するためのソフト
ウェアが備えられている。計算によって試験が遅らされ
ないことを保証するために、コンピュータはいつでも、
プローブの動作がなされている期間のうちに実行され
る。
実際の動作では、オペレータが試験シーケンスを開始す
る。この開始動作は、特定の被試験基板に関するプロー
ブの動作が既にロードされている場合には、所定の試験
動作を内部ロードすることを要求するのみである。新た
な基板配線網配置に対しては、開始動作は、適切なプロ
ーブ動作及び測定順序を外部からロードすることを含
む。被試験基板が台座上に置かれ、真空チャックが動作
させられる。指示を与える目的でオペレーターは特定の
被試験基板を識別するデータを入力する。その後、オペ
レータはキーボード上のカーソルキーを用いて、各々の
プローブを対応するアラインメントマークに合致させ
る。正確さを保証するために、双方のプローブがまず第
1アラインメントマークに合致させられ、その後に一方
のプローブが第ニアラインメントマークに対して合致さ
せられる。その後、オペレーターは、測定を開始させ
る。測定が完了するとコンピュータは、測定結果をビデ
オディスプレー上に表示させる。
例2 例1における装置及び手続きが用いられる。但し、Z方
向への動きは、台座ではなくプローブの動作によってな
される。各々のプローブのマウントは、ロータリエンコ
ーダを有するクローズドループDCモーターを用いたラ
ック・ピニオン式Z方針トランスレータを有している。
台座用コントローラの代わりにマイクロコンピュータに
基づくサーボコントローラが用いられ、このコントロー
ラはコンピュータのI/Oバスに直接接続されている。
プローブのZ方向のアラインメントは、それらが双方と
も導電性のX,Y平面に接触するように動かすことによ
って自動的に実行される。Z方向の移動動作によって発
生するトルクはモニターされ、プローブが基板の非導電
性部等の障害物と接触しないことが保証される。このシ
ステムは、例1に示したシステムよりもいくらか大きい
自由度を有する。なぜなら、静電容量の測定が、一方の
プローブを上げておき、他方のプローブを基板に接触さ
せておくことによって可能だからである。このシステム
は、同一X,Y平面内に存在しないノードの試験も行う
こともできる。
【図面の簡単な説明】
第1図は、本発明の具体例によって測定されつつある回
路の一部を模式的に示した図;及び 第2図は、本発明において用いられるのに適したプロー
ブを模式的に示した図である。 1〜7…ノード 20…プローブ 21…接点
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭59−168375(JP,A)

Claims (13)

    【特許請求の範囲】
  1. 【請求項1】複数のノードを相互接続する複数の導電性
    配線網を有する装置の作製プロセスにおいて、 前記プロセスは、ノード間を接続するステップと、ノー
    ド間の適切な導電性を保証するための試験ステップと、
    この試験ステップに基づいて前記装置を使用するステッ
    プとからなり、試験ステップは、それぞれプローブを接
    続した2つのノード間の電気抵抗の一連の測定よりな
    り、 この一連の電気抵抗の測定と測定の間に、プローブが、
    直前に測定したノード対に最も近接したノード対へ移動
    することによって、異なる配線網のノード間の測定に進
    む前に、測定中の配線網内のすべてのノード間の電気抵
    抗を測定するという制限が除かれることを特徴とする配
    線試験法。
  2. 【請求項2】前記装置が、プリント回路ボードよりなる
    ことを特徴とする請求項1の配線試験法。
  3. 【請求項3】前記装置が、混成集積回路よりなることを
    特徴とする請求項1の配線試験法。
  4. 【請求項4】前記装置が、アドヴァンストVLSIパッ
    ケージングよりなることを特徴とする請求項1の配線試
    験法。
  5. 【請求項5】3個以上のプローブが用いられることを特
    徴とする請求項1の配線試験法。
  6. 【請求項6】前記試験が、静電容量の測定を含むことを
    特徴とする請求項1の配線試験法。
  7. 【請求項7】前記静電容量の測定がスケーリングされる
    ことを特徴とする請求項1の配線試験法。
  8. 【請求項8】前記試験に要する時間が、前記プローブの
    動作に要する時間を主とすることを特徴とする請求項1
    の配線試験法。
  9. 【請求項9】前記試験に要する時間が、前記プローブの
    動作に要する時間を主とすることが、前記測定をなし、
    電気信号を伝達し、かつ前記動作時間に関係した信号を
    準備するために要する時間を短く保つことによって保証
    されることを特徴とする請求項8の配線試験法。
  10. 【請求項10】前記プローブが前記動作中充分に加速さ
    れて、この動作が完了する前に最大速度に達することを
    特徴とする請求項1の配線試験法。
  11. 【請求項11】前記試験のための、前記プローブと前記
    装置との間の接続が、前記装置の表面に垂直な方向の前
    記装置の動きを含む動作によってなされることを特徴と
    する請求項1の配線試験法。
  12. 【請求項12】前記試験のための、前記プローブと前記
    装置との間の接続が、前記装置の表面に垂直な方向の前
    記プローブの動きを含む動作によってなされることを特
    徴とする請求項1の配線試験法。
  13. 【請求項13】各ノードが、前記複数の配線網のうちの
    1つに属していることによって識別されることを特徴と
    する請求項1の配線試験法。
JP63235153A 1987-09-21 1988-09-21 配線試験法 Expired - Fee Related JPH0660923B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US9919687A 1987-09-21 1987-09-21
US99196 1987-09-21

Publications (2)

Publication Number Publication Date
JPH0290071A JPH0290071A (ja) 1990-03-29
JPH0660923B2 true JPH0660923B2 (ja) 1994-08-10

Family

ID=22273479

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63235153A Expired - Fee Related JPH0660923B2 (ja) 1987-09-21 1988-09-21 配線試験法

Country Status (6)

Country Link
EP (1) EP0309109B1 (ja)
JP (1) JPH0660923B2 (ja)
KR (1) KR890005531A (ja)
CA (1) CA1308816C (ja)
DE (1) DE3853327T2 (ja)
ES (1) ES2068831T3 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005311009A (ja) * 2004-04-21 2005-11-04 Kokusai Electric Alhpa Co Ltd 半導体ウェーハ抵抗率測定装置
JP2008191064A (ja) * 2007-02-07 2008-08-21 Produce:Kk アクティブプローブを備えた電気特性検査装置
JP5752466B2 (ja) * 2011-04-06 2015-07-22 日置電機株式会社 基板検査装置
CN109848075B (zh) * 2018-12-25 2024-06-18 东莞市奥海科技股份有限公司 带机械手的ate测试设备及其控制方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA944435A (en) * 1970-12-25 1974-03-26 Tadashi Kubota Inspection apparatus for printed circuit boards
US4242751A (en) * 1978-08-28 1980-12-30 Genrad, Inc. Automatic fault-probing method and apparatus for checking electrical circuits and the like
JPS5788369A (en) * 1980-11-25 1982-06-02 Hitachi Ltd Automatic probing device
US4471298A (en) * 1981-12-11 1984-09-11 Cirdyne, Inc. Apparatus for automatically electrically testing printed circuit boards
US4565966A (en) * 1983-03-07 1986-01-21 Kollmorgen Technologies Corporation Method and apparatus for testing of electrical interconnection networks
US4709366A (en) * 1985-07-29 1987-11-24 John Fluke Mfg. Co., Inc. Computer assisted fault isolation in circuit board testing

Also Published As

Publication number Publication date
DE3853327T2 (de) 1995-08-24
CA1308816C (en) 1992-10-13
KR890005531A (ko) 1989-05-15
EP0309109A2 (en) 1989-03-29
EP0309109A3 (en) 1991-02-27
DE3853327D1 (de) 1995-04-20
ES2068831T3 (es) 1995-05-01
EP0309109B1 (en) 1995-03-15
JPH0290071A (ja) 1990-03-29

Similar Documents

Publication Publication Date Title
JP2006258667A (ja) パッケージ基板のrfインピーダンス測定装置
JPH0660923B2 (ja) 配線試験法
JP4219489B2 (ja) 回路基板検査装置
US5023557A (en) Testing process for electronic devices
KR102230608B1 (ko) 검사장치 및 검사방법
JP3276755B2 (ja) 実装部品のリードの半田付け不良検出方法
JP4223640B2 (ja) プローブ方法及びプローブシステム
JPH07244105A (ja) 実装基板の基板検査装置によるブリッジ半田検出方法
JPS6170735A (ja) 電気測定用アライメントマ−クを有するウエハまたはチツプ
JP3047361B2 (ja) プローブニードルの位置検出方法
JP2548703Y2 (ja) 回路基板検査装置
JP2588715B2 (ja) プローブ装置の探針先端位置検出方法
JPH0666832A (ja) プローブ及び検査装置
JP2717884B2 (ja) 半導体ウエハ測定方法
JPH07280868A (ja) セラミック基板の配線パターン検査装置と方法
JP2655188B2 (ja) 検査装置
JPH09213757A (ja) ウエハプローブ容易化方法
JPH0949867A (ja) 基板検査方法及び装置
JPH0658973A (ja) 基板検査装置
JP2000171511A (ja) プリント配線基板短絡検査装置および方法
JPH0921841A (ja) 半田付け検査方法
JPH06294817A (ja) プローブカード
JP2000206170A (ja) 回路基板検査装置
JPH06331681A (ja) 基板検査機及び基板検査方法
JPS61250568A (ja) プリント基板の端子位置検出方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees