JPH0658673U - 平板パネルディスプレイの水平同期信号制御回路 - Google Patents

Abstract

(57)【要約】 ［目的］ 既存のＣＲＴシステムから出力される水平同
期信号を平板パネルディスプレイに適合した水平同期信
号に適正に変換させる。 ［構成］ カウンタに接続され周期差に対するデータの
ダウンカウンタが完了したか否かを検出する第１の検出
手段と、ＣＲＴ用の水平同期信号のレベルと前記第１の
検出手段から出力される信号のレベルとが同期したこと
を検出して前記カウンタのロード側に制御信号を出力す
る第２の検出手段と、前記第１の検出手段の出力側に接
続され変換後の水平同期信号を平板パネルディスプレイ
に与えるラッチ手段とを備えている。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は平板パネルディスプレイの水平同期信号制御回路に係り、特にＣＲＴ モニタ代りに平板パネルディスプレイを既存のＣＲＴシステムに接続して使用し ようとする時に平板パネルディスプレイに適正な信号に水平同期信号を変換し得 るようになった平板パネルディスプレイの水平同期信号制御回路に関する。

【０００２】

【従来の技術】

従来のＣＲＴシステムは、基本的にＣＲＴモニタを表示装置として用いるよう に構成されているところ、このＣＲＴモニタ代りにマトリクス状の平板パネルデ ィスプレイ、１例として発光表示素子ＬＥＤやプラズマ表示素子ＰＤＰ、または 、液晶表示素子ＬＣＤ等を前記既存のＣＲＴシステムに接続して使用しようとす る時に平板パネルディスプレイ専用のコントローラとインターフェイス回路が必 要となる。

【０００３】 前記インターフェイス回路には、従来のＣＲＴシステムから与えられるＣＲＴ モニタ用水平同期信号を平板パネルディスプレイに適宜な信号に変換し得るよう になった水平同期信号制御回路が構成されている。

【０００４】 また、図４は従来の水平同期信号制御回路の回路図を示したものであり、図５ は回路の動作を説明するためのタイミングチャートである。

【０００５】 図４に示すように、従来の水平同期信号制御回路は、ＣＲＴシステムから与え られる水平同期信号ＨＳＹＮＣと表示画素数（例えば、６４０×４００ドット） に応じた平板パネルディスプレイの水平同期信号ＨＳＹＮＣとの周期差に対する 変換データがあらかじめセッティングされたデータセッティング回路１１，１２ と、テキストモードまたはグラフィックモード等の各種モードを選択するモード 選択信号ＳＥＬに基づいて前記データセッティング回路１１，１２から出力され る変換データを選択するデータセレクタ１３，１４とからなるデータ供給回路１ ０を有している。また、前記水平同期信号制御回路は、前記データ供給回路１０ にセッティングされた変換データを出力回路に記憶させた後、記憶されたデータ からＰＬＬおよびクロック発生部（図示せず）から出力されるクロック信号ＣＬ Ｋ１をそれぞれカウンタ２１，２２，２３でダウンカウントするカウンタ回路２ ０と、前記カウンタ回路２０でダウンカウントを完了することにより、平板パネ ルディスプレイに適合するように変換された水平同期信号ＨＳＹＮＣ１を出力す るフリップフロップ３１，３２からなる水平同期信号出力回路３０とにより構成 されている。

【０００６】 前記従来の水平同期信号制御回路においては、電源端子Ｖｃｃから動作電源が 与えられた状態で、モード選択信号ＳＥＬをデータセレクタ１３，１４に入力さ せると、データセレクタ１３，１４により、使用モードに応じてデータセッティ ング部１１，１２に設定された変換データを選択し、この選択された変換データ はデータ供給回路１０からカウンタ回路２０に出力される。

【０００７】 この状態で、既存のＣＲＴシステムにより作成された水平同期信号ＨＳＹＮＣ が、図示しないインバータを介して、図５ａに示すように、逆パルス形態でフリ ップフロップ３２のフリーセット回路ＰＲＥおよびカウンタ２１，２２のロード 端子ＬＤに与えられると、前記フリップフロップ３２はフリーセットされ出力端 子Ｑから平板パネルディスプレイにＬレベルの信号が出力される。また、このと き、カウンタ２１，２２のアップ／ダウン端子には、電源端子Ｖｃｃから電源が 与えられた状態であるから、カウンタ２１，２２では、情報入力端子Ａ〜Ｄに供 給された変換データを記憶した後、このロードされた変換データからクロック信 号ＣＬＫ１をダウンカウントすることになる。

【０００８】 ここで、モード選択によりＣＲＴシステムから出力される水平同期信号ＨＳＹ ＮＣと平板パネルディスプレイに適合した水平同期信号ＨＳＹＮＣ１との周期差 は、図５ａ，ｄに示す周期差ｔ１と同様である。

【０００９】 次に、カウンタ回路２０のダウンカウント動作が終了すると、カウンタ２３の リプルクロック出力端子ＲＣからＬレベルのクロックパルス信号がフリップフロ ップ３１の入力端子Ｄに出力され、このフリップフロップ３１は、クロックパル ス信号に同期して出力端子Ｑを介して、フリップフロップ３２の入力端子ＤにＬ レベルの信号を出力し、前記フリップフロップ３２は、クロックパルス信号に同 期して出力端子Ｑを介してＨレベルの水平同期信号ＨＳＹＮＣ１を出力すること になる。

【００１０】 このように動作される前記従来の水平同期信号制御回路は、既存のＣＲＴシス テムから出力される水平同期信号ＨＳＹＮＣがＨレベルになる時からカウンタ回 路２０を動作させ、所望の位置、すなわちデータが与えられる時点で水平同期信 号ＨＳＹＮＣ１をＨレベルにした後、水平走査期間の間、そのＨレベル状態を連 続して保持するようになっている。

【００１１】

【考案が解決しようとする課題】

しかし、前記従来の水平同期信号制御回路においては、既存のＣＲＴシステム からインバータを介して出力される水平同期信号ＨＳＹＮＣをその立上がりエッ ジ区間においては、平板パネルディスプレイに適合した適正な水平同期信号に変 換することができたが、ダウンエッジ区間においては、特別な制御手段が構成さ れていなかった。

【００１２】 したがって、平板パネルディスプレイに入力される変換された水平同期信号Ｈ ＳＹＮＣ１の立上がりエッジ区間では、映像データと、効果的に同期して、適正 な水平走査を行なうことができるが、ダウンエッジ区間においては、映像データ が続いて与えられる間に水平走査が終了して映像が切れてしまったり、映像デー タの出力が終了した後にも、水平走査の動作が続けられ映像がない部分が表示さ れる等画面の右側部分の映像が切れてしまうという問題を有しており、ＣＲＴモ ニタ用水平同期信号ＨＳＹＮＣを平板パネルディスプレイに適合した水平同期信 号に変換する場合に、水平同期信号が映像データの周期と適正に同期されないと いう問題を有している。

【００１３】 特に、このような状態の平板パネルディスプレイをデータ処理装置の画面とし て用いる場合、前述のように画面が適正でないことから、使用者は著しいストレ スを受けてしまうという問題を有している。

【００１４】 本考案は前記した点に鑑みてなされたもので、既存のＣＲＴシステムから出力 される水平同期信号を平板パネルディスプレイに適合した水平同期信号に適正に 変換させることのできる平板パネルディスプレイの水平同期信号制御回路を提供 することを目的とするものである。

【００１５】

【課題を解決するための手段】

前記目的を達成するため本考案に係る平板パネルディスプレイの水平同期信号 制御回路は、カウンタを用いてＣＲＴ用の水平同期信号を平板パネルディスプレ イ用の水平同期信号に変換するための平板パネルディスプレイの水平同期信号制 御回路において、周期差に対するデータのダウンカウンタが完了したか否かを検 出する第１の検出手段と、ＣＲＴ用の水平同期信号のレベルと前記第１の検出手 段から出力される信号のレベルとが同期したことを検出して前記カウンタのロー ド側に制御信号を出力する第２の検出手段と、前記第１の検出手段の出力側に接 続され変換後の水平同期信号を平板パネルディスプレイに与えるラッチ手段とを 備えていることをその特徴とするものである。

【００１６】

【作用】

本考案によれば、ＣＲＴシステムで作成された水平同期信号がカウンタに入力 された後に、前記カウンタによりデータに基づいてダウンカウントされ、第１の 検出手段により、カウンタによるダウンカウント動作が終了したことを検出した ら、ラッチ手段により変換後の水平同期信号を平板パネルディスプレイに出力し 、その後、第２の検出手段により、ＣＲＴ用の水平同期信号のレベルと前記第１ の検出手段から出力される信号のレベルとが同期したことを検出したらラッチ手 段からの出力を制御するものであり、これにより、データが与えられる水平走査 初期の立上がりエッジ区間からデータが終了する水平走査終期のダウンエッジ区 間まで変換後の水平同期信号を適正に出力することができるものである。

【００１７】

【実施例】

以下、本考案の実施例を図１から図３を参照して説明する。

【００１８】 図１は本考案に係る平板パネルディスプレイの水平同期信号制御回路の一実施 例を示したものであり、ＣＲＴコントローラ１により既存のＣＲＴシステムに接 続されるＣＲＴモニタ５の表示タイミングで生成された垂直同期信号ＶＳＹＮＣ 、水平同期信号ＨＳＹＮＣおよび表示データ（Ｉ−ＤＡＴＡ）等がそれぞれＣＲ Ｔモニタ５に直接出力されるものである。また、前記ＣＲＴコントローラ１から 出力される垂直同期信号ＶＳＹＮＣ、水平同期信号ＨＳＹＮＣおよび表示データ 等は、インターフェイス回路３を介して平板パネルディスプレイ４に出力される ものであり、前記平板パネルディスプレイ４に出力される垂直同期信号ＶＳＹＮ Ｃおよび水平同期信号ＨＳＹＮＣは、インターフェイス回路３により、表示画素 数（例えば、６４０×４８０ドット、６４０×４００ドット、６４０×３５０ド ット）に基づいて変換されるようになっている。さらに、前記平板パネルディス プレイ４には、クロックモジュール２から図示しないドライバを介してクロック 信号ＣＬＫが出力されるようになっている。

【００１９】 また、図２は前記インターフェイス回路３の内部構成を示したものであり、こ のインターフェイス回路３は、前記ＣＲＴコントローラ１からの垂直同期信号Ｖ ＳＹＮＣ、水平同期信号ＨＳＹＮＣおよび表示データ等の各種信号が入力される 入力回路６と、テキストモードやグラフィックモード等の各種使用モードを検出 するモード検出回路７と、クロックパルスを発生させるＰＬＬおよびクロック発 生回路８と、既存のＣＲＴシステムから出力される水平同期信号ＨＳＹＮＣを平 板パネルディスプレイ４に適合した水平同期信号ＨＳＹＮＣ２に変換する水平同 期信号制御回路９と、ＣＲＴシステムの垂直同期信号ＶＳＹＮＣを平板パネルデ ィスプレイに適合した垂直同期信号ＶＳＹＮＣに変換する垂直同期信号制御回路 ３３と、前記各回路から出力される信号を平板パネルディスプレイ４の各種ドラ イバ回路（図示せず）に出力する出力回路３４とから構成されている。

【００２０】 前記インターフェイス回路３においては、前記モード検出回路７により、入力 回路６から出力されるモード信号に基づいて各種使用モードを検出し、このモー ド検出回路７から水平同期信号制御回路９に前記検出した使用モードに基づくモ ード選択信号ＳＥＬを出力する。そして、前記水平同期信号制御回路９を動作さ せ、モード選択信号ＳＥＬによるモードに基づいてＣＲＴシステムから入力回路 ６を介して入力される水平同期信号ＨＳＹＮＣを平板パネルディスプレイ５に適 合した水平同期信号ＨＳＹＮＣ３に変換するようになっている。このとき、ＰＬ Ｌおよびクロック発生回路８により、クロック信号ＣＬＫ１を前記モード選択信 号ＳＥＬと共に水平同期信号制御回路９に入力させ、このクロック信号ＣＬＫ１ に基づいて水平同期信号ＨＳＹＮＣ１を同期させて平板パネルディスプレイ５に 適合した水平同期信号ＨＳＹＮＣ３に変換するようになっている。

【００２１】 また、図３は、例えば、６４０×４００ドットの表示画素数を有する平板パネ ルディスプレイに適用される水平同期信号制御回路９の一実施例を示したもので あり、この水平同期信号制御回路９は、ＣＲＴシステムから出力される水平同期 信号ＨＳＹＮＣと平板パネルディスプレイ４に適合する表示画素数に応じた水平 同期信号ＨＳＹＮＣ３との周期差等の変換データ内容があらかじめセッティング されたデータセッティング回路１１，１２と、テキストモードまたはグラフィッ クモード等の各種モードを選択するモード選択信号ＳＥＬに基づいて前記データ セッティング回路１１，１２から出力される変換データを選択するデータセレク タ１３，１４とからなるデータ供給回路１０を有している。さらに、前記水平同 期信号制御回路９は、前記データ供給回路１０にセッティングされた変換データ を出力回路に記憶させた後、記憶された変換データに基づいて、前記ＰＬＬおよ びクロック発生回路８から出力されるクロック信号ＣＬＫ１をカウンタ２１，２ ２，２３によりそれぞれダウンカウントするカウンタ回路２０を有している。

【００２２】 また、本実施例においては、水平表示画素数６４０を２進法で表わす際に０の 信号を出力するカウンタ２２の出力端子ＱＨおよびカウンタ２３の出力端子ＱＪ は、第１の検出手段であるＯＲゲートＯＲ１の入力側に接続されており、このＯ ＲゲートＯＲ１の出力側は、ラッチ手段であるフリップフロップ４０の入力端子 Ｄに接続されるとともに、第２の検出手段であるＯＲゲートＯＲ２の入力側に接 続されている。また、前記ＯＲゲートＯＲ２の入力側には、水平同期信号ＨＳＹ ＮＣが入力されるようになされており、このＯＲゲートＯＲ２の出力側は、カウ ンタ回路２０の各カウンタ２１，２２，２３のそれぞれロード端子ＬＤに接続さ れている。さらに、前記フリップフロップ４０のクロック端子ＣＬＫには、クロ ック信号ＣＬＫ１が入力されるようになっており、このクロック端子ＣＬＫにク ロック信号ＣＬＫ１が入力されることにより、フリップフロップ４０の出力端子 Ｑからクロック信号に同期された水平同期信号ＨＳＹＮＣ３が出力されるように なっている。

【００２３】 次に、本実施例の動作について説明する。

【００２４】 電源端子Ｖｃｃから動作電源が与えられた状態で、データセレクタ１３，１４ にモード選択信号ＳＥＬを与えると、使用モードに応じてデータセッティング回 路１２にセッティングされた変換データが出力され、この変換データは、既存の ＣＲＴシステムで作成された水平同期信号ＨＳＹＮＣがカウンタ２１，２２のロ ード端子ＬＤに入力された時に、前記カウンタ２１，２２の出力端子に記憶され る。その後に、前記カウンタ２１，２２，２３は、ロードされた変換データ値に 基づいてクロックパルスをカウントするものであり、この場合、カウンタ２１， ２２，２３のアップ／ダウン端子に電源が与えられた状態であるためダウンカウ ントするようになる。

【００２５】 前記動作と同時に、ＯＲゲートＯＲ１からＬレベルの信号が出力されているフ リップフロップ４０の出力端子Ｑからは、平板パネルディスプレイ４にＬレベル の水平同期信号ＨＳＹＮＣ３が出力される。

【００２６】 次に、カウンタ回路２０によるダウンカウント動作が終了すると、カウンタ２ １，２２，２３の出力端子ＱＡ〜ＱＬからは、すべてＨレベル１の信号が出力さ れ、これにより、ＯＲゲートＯＲ１を介してフリップフロップ４０の入力端子Ｄ にＨレベルの信号が入力される。その後、フリップフロップ４０の出力端子Ｑか ら、立上がりエッジｒのＨレベルの水平同期信号ＨＳＹＮＣ３が出力され、これ により、立上がりエッジ区間で平板パネルディスプレイ４に適合した水平同期信 号ＨＳＹＮＣに変換するようになる。

【００２７】 また、カウンタ回路２０では、出力端子ＱＡ〜ＱＬのＨレベル信号、すなわち 、１１／１１１１／１１１１から続いてダウンカウントを行なうことになるが、 このような状態で、水平画素数である６４０個のクロックパルスをダウンカウン トすると、カウンタ２３，２２，２１のそれぞれの出力端子ＱＪ〜ＱＡからは０ １／０１１１／１１１１の信号が出力されることになる。これにより、０値とな る出力端子ＱＨ〜ＱＪに接続されたＯＲゲートＯＲ１は、Ｌレベルの信号を出力 することになり、ＯＲゲートＯＲ２も既存の水平同期信号ＨＳＹＮＣがＬレベル になる時点から同期され、Ｌレベルの信号がカウンタ２１，２２，２３のロード 端子ＬＤに出力される。そして、前記カウンタ回路２０は、データ供給回路１０ のデータ値をロードした後、ダウンカウントする動作をくり返して行なうことに なる。

【００２８】 他方、ＯＲゲートＯＲ１から出力されたＬレベルの信号は、フリップフロップ ４０の入力端子Ｄに与えられ、このフリップフロップ４０の出力端子ＱからＬレ ベルの信号が出力されることになり、その結果、水平同期信号ＨＳＹＮＣ３のダ ウンエッジｄ区間も制御できることになる。

【００２９】 したがって、本実施例においては、データが与えられる水平走査初期の立上が りエッジ区間からデータが終了する水平走査終期のダウンエッジ区間に合せて変 換された水平同期信号ＨＳＹＮＣ３を出力することができるようになるものであ る。

【００３０】 なお、前記実施例においては、水平に６４０個の画素を有する平板パネルディ スプレイを例に上げて水平同期信号ＨＳＹＮＣ３を出力させる場合について説明 したが、平板表示器の水平画素の数に応じてカウンタ回路２０の出力端子ＱＡ〜 ＱＬとＯＲゲートＯＲ１の入力端子との接続を変更させることにより、平板パネ ルディスプレイの水平画素数に適合した水平同期信号ＨＳＹＮＣが生じるように 変更実施することができる。

【００３１】

【考案の効果】

以上述べたように本考案に係る平板パネルディスプレイの水平同期信号制御回 路は、クロック信号に同期させて水平同期信号の立上がりエッジ区間はもちろん 、水平同期信号のダウンエッジ区間をも適正に制御することができるので、ダウ ンエッジ区間における水平同期信号の不良による映像の切れや揺れ等を確実に防 止することができ、表示画面の安定化を図ることができ、使用者のストレスを防 止することができる。しかも、水平同期信号のダウンエッジ区間の制御を行なう ことにより、データが水平同期信号に対してずれている場合にも、データの出力 周期に合せて水平同期信号を同期させることが可能となる等の効果を奏する。

【図面の簡単な説明】

【図１】本考案を実施するためのＣＲＴ基本システムの
一実施例を示すブロック図

【図２】図１のインターフェイス回路のブロック図

【図３】本考案の水平同期信号制御回路の一実施例を示
す回路図

【図４】従来の水平同期信号制御回路を示す回路図

【図５】各種水平同期信号と表示データとの関係を示す
タイミングチャート

【符号の説明】

１ ＣＲＴコントローラ ２ クロックモジュール ３ インターフェイス回路 ４ 平板パネルディスプレイ ５ ＣＲＴシステム ７ モード検出回路 ８ ＰＬＬおよびクロック発生回路 ９ 水平同期信号制御回路 １０ データ供給回路 ２０ カウンタ回路 ２１，２２，２３ カウンタ ３０ 水平同期信号出力回路 ３３ 垂直同期信号制御回路 ４０ フリップフロップ

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 カウンタを用いてＣＲＴ用の水平同期信
   号を平板パネルディスプレイ用の水平同期信号に変換す
   るための平板パネルディスプレイの水平同期信号制御回
   路において、周期差に対するデータのダウンカウンタが
   完了したか否かを検出する第１の検出手段と、ＣＲＴ用
   の水平同期信号のレベルと前記第１の検出手段から出力
   される信号のレベルとが同期したことを検出して前記カ
   ウンタのロード側に制御信号を出力する第２の検出手段
   と、前記第１の検出手段の出力側に接続され変換後の水
   平同期信号を平板パネルディスプレイに与えるラッチ手
   段とを備えていることを特徴とする平板パネルディスプ
   レイの水平同期信号制御回路。