JPH065853A - 電界効果トランジスタ - Google Patents
電界効果トランジスタInfo
- Publication number
- JPH065853A JPH065853A JP15906992A JP15906992A JPH065853A JP H065853 A JPH065853 A JP H065853A JP 15906992 A JP15906992 A JP 15906992A JP 15906992 A JP15906992 A JP 15906992A JP H065853 A JPH065853 A JP H065853A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- effect transistor
- substrate
- field effect
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】 ゲート直下のみならずゲート側面にもチャネ
ル領域を有する電界効果トランジスタにおいて、性能と
信頼性とを両方向上させる。 【構成】 本発明の電界効果トランジスタのチャネル
は、半導体基板９とゲート側面半導体領域６，７に形成
され、ゲート直下の絶縁膜１０ゲート側壁絶縁膜２，３
を有する。そして、基板側面のせり上げチャネル領域
６，７の不純物濃度を、基板下法からソース、ドレイン
電極方向に単調減少差せることにより、その半導体領域
の局所的なしきい値電圧を平均化し、ホットキャリアの
発生量を減少させ、かつピンチオフ電圧を上昇させオン
電流を増加させることが可能になっている。そのうえ、
ゲートに対し対称構造になっているため汎用性が高い。
ル領域を有する電界効果トランジスタにおいて、性能と
信頼性とを両方向上させる。 【構成】 本発明の電界効果トランジスタのチャネル
は、半導体基板９とゲート側面半導体領域６，７に形成
され、ゲート直下の絶縁膜１０ゲート側壁絶縁膜２，３
を有する。そして、基板側面のせり上げチャネル領域
６，７の不純物濃度を、基板下法からソース、ドレイン
電極方向に単調減少差せることにより、その半導体領域
の局所的なしきい値電圧を平均化し、ホットキャリアの
発生量を減少させ、かつピンチオフ電圧を上昇させオン
電流を増加させることが可能になっている。そのうえ、
ゲートに対し対称構造になっているため汎用性が高い。
Description
【０００１】
【産業上の利用分野】本発明は、電界効果トランジスタ
に関するものである。
に関するものである。
【０００２】
【従来の技術】従来、半導体素子、特にＭＯＳ電界効果
トランジスタでは、そのチャネルはゲート電極直下の基
板半導体領域に形成される。そのため、素子の微細化に
ともないそのゲート長を短くするとしきい値電圧の低
下、いわゆる短チャネル効果が現れる。この短チャネル
効果を抑えるために、ソース・ドレインの接合深さと同
程度の深さの基板半導体領域の不純物濃度を増加させる
技術がある。しかし、この構造では、トランジスタの信
頼性が低下する。これはドレイン端の基板不純物濃度が
高くなる結果、ドレイン端への電界集中からホットキャ
リアの発生量が増加するからである。そこで、その電界
集中を緩和するため、ドレイン拡散層のチャネル側の半
導体領域にドレインと同じ伝導型でしかもその濃度を薄
くするＬｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ （Ｌ
ＤＤ）構造が、すでに提案されている。その構造では、
トランジスタの動作極性が反転してしまうダイナミック
ランダムアクセスメモリー（ＤＲＡＭ）のメモリーセル
回路のように電界効果トランジスタをトランスファーゲ
ートとして利用する回路では、ソース側でその領域が抵
抗成分となり、ドレイン電流が減少してしまう欠点があ
る。このように、従来一般的な微細電界効果トランジス
タに取り入れられている構造では、トランジスタの全体
的の特性は、性能と信頼性のトレードオフの関係になっ
てしまう。
トランジスタでは、そのチャネルはゲート電極直下の基
板半導体領域に形成される。そのため、素子の微細化に
ともないそのゲート長を短くするとしきい値電圧の低
下、いわゆる短チャネル効果が現れる。この短チャネル
効果を抑えるために、ソース・ドレインの接合深さと同
程度の深さの基板半導体領域の不純物濃度を増加させる
技術がある。しかし、この構造では、トランジスタの信
頼性が低下する。これはドレイン端の基板不純物濃度が
高くなる結果、ドレイン端への電界集中からホットキャ
リアの発生量が増加するからである。そこで、その電界
集中を緩和するため、ドレイン拡散層のチャネル側の半
導体領域にドレインと同じ伝導型でしかもその濃度を薄
くするＬｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ （Ｌ
ＤＤ）構造が、すでに提案されている。その構造では、
トランジスタの動作極性が反転してしまうダイナミック
ランダムアクセスメモリー（ＤＲＡＭ）のメモリーセル
回路のように電界効果トランジスタをトランスファーゲ
ートとして利用する回路では、ソース側でその領域が抵
抗成分となり、ドレイン電流が減少してしまう欠点があ
る。このように、従来一般的な微細電界効果トランジス
タに取り入れられている構造では、トランジスタの全体
的の特性は、性能と信頼性のトレードオフの関係になっ
てしまう。
【０００３】上記の性能と信頼性とのトレードオフ関係
を同時に解決しようとする構造として、チャネル部分の
不純物濃度分布、ソースかドレイン方向へ単調減少する
ようにする構造が、１９９０年の秋季応用物理学会にお
ける朝倉等によって発表（講演番号２６ｐ−Ｇ−９／Ｉ
Ｉ）されている。その構造では、ＦＥＴのチャネルが形
成される領域の不純物濃度がソース側からドレイン側へ
単調減少する事により、基板効果からドレイン方向に局
所的なしきい値電圧が上昇する現象を相殺することがで
きる。よって、チャネル領域の局所的なしきい値分布が
平均化する。このことは、チャネルにかかる電界を考え
ると、それを平均化することになる。その電界の平均化
はホットキャリアの発生を抑えることになる。そのう
え、ドレイン端での不純物濃度が低いことから、ドレイ
ン端でピンチオフしにくくなり、オン電流が増加する。
しかし、この構造は非対称構造であり、上述のようなソ
ースとドレインノ役割が反転する回路構成では利用する
ことができず、汎用性に欠けるという欠点がある。ま
た、図３に示すようにチャネル部分の不純物分布を斜め
イオン注入によりソースおよびドレイン両方からチャネ
ルの中心方向に減少させた構造（Ｎｏｎｕｎｉｎｆｏｒ
ｍｌｙ Ｄｏｐｅｄ Ｃｈａｎｎｅｌ ＭＯＳＦＥＴ；
ＮＵＤＣ ＭＯＳＦＥＴ）により、ドレイン電流を増加
させることが、１９９０年の国際電子素子会議（Ｉｎｔ
ｅｒｎａｔｉｏｎａｌ ＥｌｅｃｔｒｏｎＤｅｖｉｃｅ
Ｍｅｅｔｉｎｇ）講演予稿集，ｐ３９１及び日経マイ
クロデバイス１９９１年４月号ｐ５７において、奥村に
より提案されている。この構造では、ソース及びドレイ
ン端に拡散層１４，１５と同じ伝導型の領域１６，１７
を形成し、ホットキャリアの生成を防ごうとしている
が、その領域の周囲の基板領域の１８，１９の不純物濃
度が高いためドレイン端での電界集中を従来のＬＤＤ構
造を持たないＦＥＴより緩和することは困難である。
を同時に解決しようとする構造として、チャネル部分の
不純物濃度分布、ソースかドレイン方向へ単調減少する
ようにする構造が、１９９０年の秋季応用物理学会にお
ける朝倉等によって発表（講演番号２６ｐ−Ｇ−９／Ｉ
Ｉ）されている。その構造では、ＦＥＴのチャネルが形
成される領域の不純物濃度がソース側からドレイン側へ
単調減少する事により、基板効果からドレイン方向に局
所的なしきい値電圧が上昇する現象を相殺することがで
きる。よって、チャネル領域の局所的なしきい値分布が
平均化する。このことは、チャネルにかかる電界を考え
ると、それを平均化することになる。その電界の平均化
はホットキャリアの発生を抑えることになる。そのう
え、ドレイン端での不純物濃度が低いことから、ドレイ
ン端でピンチオフしにくくなり、オン電流が増加する。
しかし、この構造は非対称構造であり、上述のようなソ
ースとドレインノ役割が反転する回路構成では利用する
ことができず、汎用性に欠けるという欠点がある。ま
た、図３に示すようにチャネル部分の不純物分布を斜め
イオン注入によりソースおよびドレイン両方からチャネ
ルの中心方向に減少させた構造（Ｎｏｎｕｎｉｎｆｏｒ
ｍｌｙ Ｄｏｐｅｄ Ｃｈａｎｎｅｌ ＭＯＳＦＥＴ；
ＮＵＤＣ ＭＯＳＦＥＴ）により、ドレイン電流を増加
させることが、１９９０年の国際電子素子会議（Ｉｎｔ
ｅｒｎａｔｉｏｎａｌ ＥｌｅｃｔｒｏｎＤｅｖｉｃｅ
Ｍｅｅｔｉｎｇ）講演予稿集，ｐ３９１及び日経マイ
クロデバイス１９９１年４月号ｐ５７において、奥村に
より提案されている。この構造では、ソース及びドレイ
ン端に拡散層１４，１５と同じ伝導型の領域１６，１７
を形成し、ホットキャリアの生成を防ごうとしている
が、その領域の周囲の基板領域の１８，１９の不純物濃
度が高いためドレイン端での電界集中を従来のＬＤＤ構
造を持たないＦＥＴより緩和することは困難である。
【０００４】このように、微細な電界効果トランジスタ
の動作性を低下させる最も大きな要因は、微細化にとも
なう短チャネル化である。そこで、ゲート電極の直下の
みならず、側面にもチャネルを伸ばす構造がＳ．Ｎｉｓ
ｈｉｍａｔｓｕらにより提案されている（Ｊｐｎ．Ｊ．
Ａｐｐｌ．，Ｐｈｐ，１６，１７９，（１９７７））。
の動作性を低下させる最も大きな要因は、微細化にとも
なう短チャネル化である。そこで、ゲート電極の直下の
みならず、側面にもチャネルを伸ばす構造がＳ．Ｎｉｓ
ｈｉｍａｔｓｕらにより提案されている（Ｊｐｎ．Ｊ．
Ａｐｐｌ．，Ｐｈｐ，１６，１７９，（１９７７））。
【０００５】
【発明が解決しようとする課題】ソースとドレインを囲
む領域を基板と同じ型の不純物でくるむ図３の構造は、
ドレイン電流を増加させることが可能である。しかし、
この構造では、ドレイン端でのホットキャリアの発生が
多く、いわゆるＬＤＤ構造を付けてもドレイン端に極度
に集中する電界成分を従来のＬＤＤ構造のみの場合程度
に減少させることは本質的に困難である。また、ソース
からドレイン方向に不純物濃度を単調減少させた構造で
は、トランジスタに対称性がなく、汎用性に欠ける。
む領域を基板と同じ型の不純物でくるむ図３の構造は、
ドレイン電流を増加させることが可能である。しかし、
この構造では、ドレイン端でのホットキャリアの発生が
多く、いわゆるＬＤＤ構造を付けてもドレイン端に極度
に集中する電界成分を従来のＬＤＤ構造のみの場合程度
に減少させることは本質的に困難である。また、ソース
からドレイン方向に不純物濃度を単調減少させた構造で
は、トランジスタに対称性がなく、汎用性に欠ける。
【０００６】また、チャネルをゲート側面部にも形成
し、実効チャネル長を伸ばしても、その長さは，たかだ
か、ゲート電極の厚みの倍でしかない。つまり、ゲート
の厚みが、平坦化プロセスやエッチングプロセスの条件
で制限されている場合、実効チャネル長を十分に伸ばす
ことは出来ないため、素子の信頼性が下がる。
し、実効チャネル長を伸ばしても、その長さは，たかだ
か、ゲート電極の厚みの倍でしかない。つまり、ゲート
の厚みが、平坦化プロセスやエッチングプロセスの条件
で制限されている場合、実効チャネル長を十分に伸ばす
ことは出来ないため、素子の信頼性が下がる。
【０００７】
【課題を解決するための手段】本発明の電界効果トラン
ジスタは、ゲート電圧により電気伝導を制御できる領域
をゲート直下のみならずその側面にも形成する電界効果
トランジスタにおいて、その側面の領域の不純物濃度分
布を基板下方からソース及びドレイン電極に向かって単
調減少させることを特徴とする。
ジスタは、ゲート電圧により電気伝導を制御できる領域
をゲート直下のみならずその側面にも形成する電界効果
トランジスタにおいて、その側面の領域の不純物濃度分
布を基板下方からソース及びドレイン電極に向かって単
調減少させることを特徴とする。
【０００８】
【作用】本発明による電界効果トラジスタは、ゲート電
極側方の半導体領域の不純物濃度が、基板から上方、つ
まりソース電極及びドレイン電極の方向に向かって減少
する構造のためドレイン端での電界集中を緩和すること
ができ、その結果、素子の寿命が長くなる。その不純物
分布によりピンチオフ電圧を上昇させオン電流が増加す
る。ソース・ドレイン対称に形成できるので、汎用性が
ある。
極側方の半導体領域の不純物濃度が、基板から上方、つ
まりソース電極及びドレイン電極の方向に向かって減少
する構造のためドレイン端での電界集中を緩和すること
ができ、その結果、素子の寿命が長くなる。その不純物
分布によりピンチオフ電圧を上昇させオン電流が増加す
る。ソース・ドレイン対称に形成できるので、汎用性が
ある。
【０００９】
【実施例】以下、本発明の実施例を図１を参照して説明
する。本実施例では、高濃度のソース及びドレインと基
板半導体領域との間に、基板半導体９と同じ伝導型でか
つ、その不純物濃度が基板から電極方向に向けて減少す
る分布をもう領域６，７を挿入している。この領域は、
チャネルとして動作しなければならないので、その不純
物の正味の濃度は、基板不純物濃度より小さくなければ
ならい。そのうえ、側壁絶縁膜２，３の厚さと材質とを
適切に選択することが必要である。
する。本実施例では、高濃度のソース及びドレインと基
板半導体領域との間に、基板半導体９と同じ伝導型でか
つ、その不純物濃度が基板から電極方向に向けて減少す
る分布をもう領域６，７を挿入している。この領域は、
チャネルとして動作しなければならないので、その不純
物の正味の濃度は、基板不純物濃度より小さくなければ
ならい。そのうえ、側壁絶縁膜２，３の厚さと材質とを
適切に選択することが必要である。
【００１０】具体的な製造方法をシリコンＭＯＳ電界効
果トランジスタについて述べる。シリコン半導体基板９
上に厚さ１０ｎｍの酸化シリコンのゲート絶縁膜１０を
形成し、その上部に多結晶シリコンのゲート電極１を適
当な方法で形成する。引き継ぎ、ゲート側壁絶縁膜２，
３として厚さ５０ｎｍの酸化シリコン膜を側壁に形成す
る。次に、ゲート側面領域の半導体領域４〜７を基板上
に形成する。その典型的な方法として、真空中に上記半
導体元素を含む化合物ガス（ＳｉＨ2 Ｃｌ2 ，ＳｉＣｌ
4 等）を導入し基板半導体表面で分解させ、基板上に選
択的にシリコン結晶をエピタキシャル成長させる方法が
ある。この場合、不純物もそれを含む化合物ガスを同時
に導入しかつその流量をマスフローコントローラーで制
御することで不純物濃度勾配をつけることができる。こ
こで、ソース、ドレイン拡散層４，５は、イオン注入等
でせり上げチャネル領域６，７と異なる伝導型に高濃度
にドーピングする。典型的な分布は、図２に示すように
基板不純物濃度が基板界面付近で２×１０17ｃｍ-2、ド
レイン端に向かって単調減少し、そのドレイン端で１×
１０16ｃｍ-2程度の濃度である。この時、基板シリコン
９の不純物濃度は、２×１０17ｃｍ-2以上に設定する。
ソース、ドレイン拡散層は、２×１０20ｃｍ-3である。
果トランジスタについて述べる。シリコン半導体基板９
上に厚さ１０ｎｍの酸化シリコンのゲート絶縁膜１０を
形成し、その上部に多結晶シリコンのゲート電極１を適
当な方法で形成する。引き継ぎ、ゲート側壁絶縁膜２，
３として厚さ５０ｎｍの酸化シリコン膜を側壁に形成す
る。次に、ゲート側面領域の半導体領域４〜７を基板上
に形成する。その典型的な方法として、真空中に上記半
導体元素を含む化合物ガス（ＳｉＨ2 Ｃｌ2 ，ＳｉＣｌ
4 等）を導入し基板半導体表面で分解させ、基板上に選
択的にシリコン結晶をエピタキシャル成長させる方法が
ある。この場合、不純物もそれを含む化合物ガスを同時
に導入しかつその流量をマスフローコントローラーで制
御することで不純物濃度勾配をつけることができる。こ
こで、ソース、ドレイン拡散層４，５は、イオン注入等
でせり上げチャネル領域６，７と異なる伝導型に高濃度
にドーピングする。典型的な分布は、図２に示すように
基板不純物濃度が基板界面付近で２×１０17ｃｍ-2、ド
レイン端に向かって単調減少し、そのドレイン端で１×
１０16ｃｍ-2程度の濃度である。この時、基板シリコン
９の不純物濃度は、２×１０17ｃｍ-2以上に設定する。
ソース、ドレイン拡散層は、２×１０20ｃｍ-3である。
【００１１】
【発明の効果】以上説明したように、本発明による電界
効果トラジスタは基板からソース及びドレイン電極にむ
けて不純物濃度を単調減少させる構造をとることにより
ドレイン端への電界集中を緩和する結果、ホットキャリ
アの発生を抑制し、素子の寿命を長くすることができ
る。
効果トラジスタは基板からソース及びドレイン電極にむ
けて不純物濃度を単調減少させる構造をとることにより
ドレイン端への電界集中を緩和する結果、ホットキャリ
アの発生を抑制し、素子の寿命を長くすることができ
る。
【図１】本発明の電界効果トランジスタの実施例を説明
する概略断面図である
する概略断面図である
【図２】せり上げチャネル領域の一次元不純物分布の図
である。
である。
【図３】従来のＮＵＤＣ ＭＯＳＦＥＴの概略断面図で
ある。
ある。
１、１１ ゲート電極 ２、３、１２、１３ ゲート側壁絶縁膜 ４、５、１４、１５ ソース・ドレイン拡散層 ６、７ せり上げチャネル領域 １６、１７ ソース及びドレインと同導伝型でその濃度
が低い領域 ８ ゲートキャップ酸化膜 ９ 基板半導体 １０、２１ ゲート絶縁膜 １８、１９ 基板と同導伝型で斜めイオン注入で形成さ
れた半導体領域 ２０ 基板半導体領域
が低い領域 ８ ゲートキャップ酸化膜 ９ 基板半導体 １０、２１ ゲート絶縁膜 １８、１９ 基板と同導伝型で斜めイオン注入で形成さ
れた半導体領域 ２０ 基板半導体領域
Claims (1)
- 【請求項１】 ゲート電圧により電気伝導を制御できる
領域をゲート直下のみならずその側面にも形成する電界
効果トランジスタにおいて、その側面の領域の不純物濃
度分布を基板下方からソース及びドレイン電極に向かっ
て単調減少させることを特徴とする電界効果トランジス
タ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15906992A JPH065853A (ja) | 1992-06-18 | 1992-06-18 | 電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15906992A JPH065853A (ja) | 1992-06-18 | 1992-06-18 | 電界効果トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH065853A true JPH065853A (ja) | 1994-01-14 |
Family
ID=15685542
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15906992A Withdrawn JPH065853A (ja) | 1992-06-18 | 1992-06-18 | 電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH065853A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4962085A (en) * | 1988-04-12 | 1990-10-09 | Inco Alloys International, Inc. | Production of oxidic superconductors by zone oxidation of a precursor alloy |
| KR100951740B1 (ko) * | 2007-12-21 | 2010-04-08 | 주식회사 동부하이텍 | 반도체 소자의 제조 방법 |
-
1992
- 1992-06-18 JP JP15906992A patent/JPH065853A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4962085A (en) * | 1988-04-12 | 1990-10-09 | Inco Alloys International, Inc. | Production of oxidic superconductors by zone oxidation of a precursor alloy |
| KR100951740B1 (ko) * | 2007-12-21 | 2010-04-08 | 주식회사 동부하이텍 | 반도체 소자의 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6020600A (en) | Silicon carbide semiconductor device with trench | |
| US5089863A (en) | Field effect transistor with T-shaped gate electrode | |
| US6468843B2 (en) | MIS semiconductor device having an LDD structure and a manufacturing method therefor | |
| JP3217690B2 (ja) | 半導体装置の製造方法 | |
| US7671426B2 (en) | Metal insulator semiconductor transistor using a gate insulator including a high dielectric constant film | |
| JPH0330310B2 (ja) | ||
| JPH11135512A (ja) | 電力用半導体装置及びその製造方法 | |
| JP2003529940A (ja) | 改善されたオン状態特性を有する高電圧薄膜トランジスタおよびその製造方法 | |
| JP2000101069A (ja) | 半導体素子及びその製造方法 | |
| JPH04107877A (ja) | 半導体装置及びその製造方法 | |
| CN111863967A (zh) | 一种具有埋层结构的新型低阈值jlfet器件及其制备方法 | |
| JPH065853A (ja) | 電界効果トランジスタ | |
| CN100373633C (zh) | 不对称的薄膜晶体管结构 | |
| JPS6366969A (ja) | 高耐圧多結晶シリコン薄膜トランジスタ | |
| WO2013063975A1 (zh) | 隧穿场效应晶体管结构及其形成方法 | |
| JPS61255069A (ja) | 絶縁ゲ−ト型電界効果トランジスタ | |
| JPH05243575A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP2623902B2 (ja) | 半導体装置とその製造方法 | |
| US6060767A (en) | Semiconductor device having fluorine bearing sidewall spacers and method of manufacture thereof | |
| JPH05343666A (ja) | 集積回路トランジスタ | |
| US12033851B1 (en) | Left-ISD-LTSEE {low electrostatic field transistor (LEFT) using implanted S/D and selective low temperature epitaxial extension (ISD-LTSEE)} | |
| US6720224B2 (en) | Method for forming transistor of semiconductor device | |
| Chang et al. | High-performance RSD poly-Si TFTs with a new ONO gate dielectric | |
| KR100201779B1 (ko) | 반도체 장치 및 그 제조방법 | |
| KR100376874B1 (ko) | 반도체장치의트랜지스터제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990831 |