JPH0656957B2 - 広範囲の基準電圧に対して正確なｄ／ａ変換器 - Google Patents
広範囲の基準電圧に対して正確なｄ／ａ変換器Info
- Publication number
- JPH0656957B2 JPH0656957B2 JP59023033A JP2303384A JPH0656957B2 JP H0656957 B2 JPH0656957 B2 JP H0656957B2 JP 59023033 A JP59023033 A JP 59023033A JP 2303384 A JP2303384 A JP 2303384A JP H0656957 B2 JPH0656957 B2 JP H0656957B2
- Authority
- JP
- Japan
- Prior art keywords
- vref
- switch
- agnd
- voltage
- gate voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】 この発明はディジタル−アナログ（D/A）変換器に関す
る。特に、この発明は電圧モードの出力信号を得るため
に相補的に励振されるMOSスイッチの対を使用するD/A変
換器に関する。
る。特に、この発明は電圧モードの出力信号を得るため
に相補的に励振されるMOSスイッチの対を使用するD/A変
換器に関する。
第１図は、基本的な電圧モードすなわち電圧−切替型の
MOS D/A変換器を示すもので、この変換器は薄膜R/2R抵
抗ラダー回路(20)と、ｎ個のチャンネルMOSスイーチ(2
2)の対とを含む。それぞれの相補的に励振されるスイッ
チ対は基準電圧（Ｖref）へのスイッチと、アナログ接
地（Ａgnd）へのスイッチとから成り、「ＯＮ」スイッ
チは変換器への対応する入力コード・ビットによって選
ばれる。ラダー回路の終端は常時「ＯＫ」のＡgndスイ
ッチを経てＡgndに接続されている。
MOS D/A変換器を示すもので、この変換器は薄膜R/2R抵
抗ラダー回路(20)と、ｎ個のチャンネルMOSスイーチ(2
2)の対とを含む。それぞれの相補的に励振されるスイッ
チ対は基準電圧（Ｖref）へのスイッチと、アナログ接
地（Ａgnd）へのスイッチとから成り、「ＯＮ」スイッ
チは変換器への対応する入力コード・ビットによって選
ばれる。ラダー回路の終端は常時「ＯＫ」のＡgndスイ
ッチを経てＡgndに接続されている。
R/2Rラダー回路の性質と、スイッチ「ＯＮ」抵抗（ＲＯ
Ｎ）の抵抗値ｒが有限（すなわちｒ＞ｏ）であることの
ために、ＲONは従来はバイナリにウエイトをつけている
（即ちｒ，２ｒ，４ｒ……2N-1ｒ）。これはＶrefスイ
ッチとＡgndスイッチの両方のデバイス寸法をバイナリ
にウエイトをかけることによって行われる。またスイッ
チ対の対応するスイッチの「ＯＮ」抵抗値が出来るだけ
等しいこと、即ち理想的には、どのスイッチ対について
も であることが重要である。
Ｎ）の抵抗値ｒが有限（すなわちｒ＞ｏ）であることの
ために、ＲONは従来はバイナリにウエイトをつけている
（即ちｒ，２ｒ，４ｒ……2N-1ｒ）。これはＶrefスイ
ッチとＡgndスイッチの両方のデバイス寸法をバイナリ
にウエイトをかけることによって行われる。またスイッ
チ対の対応するスイッチの「ＯＮ」抵抗値が出来るだけ
等しいこと、即ち理想的には、どのスイッチ対について
も であることが重要である。
第２図は、従来の電流モードD/A変換器が電圧モードで
使用される時にしばしば使われる周知のスイッチ対(22
A)、(22B)の構成を示す。
使用される時にしばしば使われる周知のスイッチ対(22
A)、(22B)の構成を示す。
この構成の重要な特性は、 すなわち ＶrefスイッチおよびＡgndスイッチは同じ大きさのもの
である。ここでＷはデバイスのチャンネル幅、Ｌはチャ
ンネル長さを示す。
である。ここでＷはデバイスのチャンネル幅、Ｌはチャ
ンネル長さを示す。
（添字ＶはＶrefスイッチを示し、添字ＡはＡgndスイッ
チを示す。） (b)両方のデバイスとも同じｐ−ウエルを占有し、この
ｐ−ウエルはＡgndに接続される。
チを示す。） (b)両方のデバイスとも同じｐ−ウエルを占有し、この
ｐ−ウエルはＡgndに接続される。
(c)両デバイスとも「ON」ゲート電圧はＶDDである。
非飽和でのデバイス動作を仮定すると、スイッチの「O
N」抵抗値の表現式は基本的な電流方程式から導くこと
が出来る。
N」抵抗値の表現式は基本的な電流方程式から導くこと
が出来る。
＝実効チャンネル移動度 ＶＴ＝臨界電圧 Ｗ ＝実効チャンネル幅 Ｌ ＝実効チャンネル長さ である。
(i)この関係はＶrefスイッチに対して次のように導くこ
とが出来る。
とが出来る。
(ii)同様の関係がＡgndスイッチに対して次のように導
くことが出来る。
くことが出来る。
各デバイスのドレインにおいて、臨界電圧は次のように
与えられる。
与えられる。
ここで、ボデー効果係数Ｍは次式のように であり、φＦはフェルミのポテンシヤルである。
上式から、第２図の周知のスイッチ構成ではＶref、Ａg
ndのデバイスのＶGSとＶDSとの値の間の不一致に基づく
固有のスイッチＲONの不一致（すなわちＲONV＞ＲONA）
が存在すること明らかである。このＲONの不一致がＶre
fの増加につれて悪化することによって、変換器のため
の基準電圧範囲が制限される。
ndのデバイスのＶGSとＶDSとの値の間の不一致に基づく
固有のスイッチＲONの不一致（すなわちＲONV＞ＲONA）
が存在すること明らかである。このＲONの不一致がＶre
fの増加につれて悪化することによって、変換器のため
の基準電圧範囲が制限される。
他方において、第２図の構成は(i)すべてのスイッチが
Ａgndに接続された１つのｐ−ウエル内に含まれ得るの
で、比較的小さい不活性領域ですみ、また(ii)回路構成
自身がもともと電流モード用のものと同じように設計さ
れているので、電流モードの動作への適応が容易である
という利点をもっている。
Ａgndに接続された１つのｐ−ウエル内に含まれ得るの
で、比較的小さい不活性領域ですみ、また(ii)回路構成
自身がもともと電流モード用のものと同じように設計さ
れているので、電流モードの動作への適応が容易である
という利点をもっている。
第３図は、特に電圧モードで使用するために設計された
D/A変換器の中でＲONの一致を達成することを目標とし
た別の周知のスイッチ対の構成を示す。このスイッチ対
(22C)、(22D)の構成は次の重要な特徴をもつ。
D/A変換器の中でＲONの一致を達成することを目標とし
た別の周知のスイッチ対の構成を示す。このスイッチ対
(22C)、(22D)の構成は次の重要な特徴をもつ。
(a) の不一致は両方のオン抵抗値を一致させるために故意に
導入するものである。
導入するものである。
(b) ＶrefとＡgndデバイスは別々のｐ−ウエルを占有す
ることになる。
ることになる。
(c) 両デバイスとも「ON」ゲート電圧はＶDDである。
この場合「ON」抵抗値を表す式は (i) Ｖrefスイッチについては、 (ii) Ａgndスイッチについては、 であり、ドレインの臨界電圧は、 (i) Ｖrefスイッチについては、 (ii) Ａgndスイッチについては、 である。
ＶrefデバイスはＡgndデバイスと別のｐ−ウエルの中に
作られているから、Ｖrefデバイスの臨界電圧は（ボデ
イ効果が減少するために）第２図のこれに相当するＶre
fデバイスの臨界電圧よりも低くなり、またそれぞれが
対応するＡgndデバイスの臨界電圧に前の場合よりよく
一致する。
作られているから、Ｖrefデバイスの臨界電圧は（ボデ
イ効果が減少するために）第２図のこれに相当するＶre
fデバイスの臨界電圧よりも低くなり、またそれぞれが
対応するＡgndデバイスの臨界電圧に前の場合よりよく
一致する。
ＲONを等しくするためには、W/Lの比を次式のような値
にすることにより、与えられたＶrefの値について、ス
イッチのＶGSの不一致に対する一次近似の補償をするこ
とが出来る。
にすることにより、与えられたＶrefの値について、ス
イッチのＶGSの不一致に対する一次近似の補償をするこ
とが出来る。
この構成の第２図のものに勝る利点は使用出来る基準電
圧の上限値が増加することである。不利な点は、(i)各
Ｖrefスイッチがそれぞれ固有のｐ−ウエルを必要とす
るので、比較的大きな不活性領域になること、(ii)基準
電圧の範囲が上記方程式を満足するＶrefの特定の値に
近い値に制限されてしまうことである。
圧の上限値が増加することである。不利な点は、(i)各
Ｖrefスイッチがそれぞれ固有のｐ−ウエルを必要とす
るので、比較的大きな不活性領域になること、(ii)基準
電圧の範囲が上記方程式を満足するＶrefの特定の値に
近い値に制限されてしまうことである。
電圧モードで動作するMOS変換器の正確度をよくするた
めには、与えられたスイッチ対に対してＶrefスイッチ
の「ON」抵抗値が対応する Ａgndスイッチの抵抗値に
出来るだけ近く一致することが重要である。本発明はこ
のような抵抗値の一致を、比較的広い範囲の基準電圧に
亘って達成するための回路構成を目指すものである。
めには、与えられたスイッチ対に対してＶrefスイッチ
の「ON」抵抗値が対応する Ａgndスイッチの抵抗値に
出来るだけ近く一致することが重要である。本発明はこ
のような抵抗値の一致を、比較的広い範囲の基準電圧に
亘って達成するための回路構成を目指すものである。
第３図の(1)式と(2)式とを比較すると(1)式の分母のＶD
D−Ｖrefに対する(2)式の部分がＶDDだけになってい
る。これはＡgndスイッチのゲート電圧がＶDDであるか
らで、一般的にゲート電圧をＶonすれば第２式は、 となる。従って(3)式は、 となる。ＶDD−Ｖref以外の項を無視すれば Ｖon＝ｎ（ＶDD−Ｖref） (4) この条件が満たされれば、(1)式の と(2)′式の
とは近似的に等しくなる。注意すべき点はＶref
が変化してもその値に拘らず両方のスイッチのオン抵抗
値が常に等しくなることである。
D−Ｖrefに対する(2)式の部分がＶDDだけになってい
る。これはＡgndスイッチのゲート電圧がＶDDであるか
らで、一般的にゲート電圧をＶonすれば第２式は、 となる。従って(3)式は、 となる。ＶDD−Ｖref以外の項を無視すれば Ｖon＝ｎ（ＶDD−Ｖref） (4) この条件が満たされれば、(1)式の と(2)′式の
とは近似的に等しくなる。注意すべき点はＶref
が変化してもその値に拘らず両方のスイッチのオン抵抗
値が常に等しくなることである。
第３図の例では特定のＶrefに対して、W/Lの比を特定し
ていたので、Ｖrefの変化した場合ＲONが等しくなくな
る。
ていたので、Ｖrefの変化した場合ＲONが等しくなくな
る。
又、ｎ＝１の場合は、 Ｖon＝ＶDD−Ｖref (4)′ が条件となる。
以下に詳述する好ましい実施例においては、両デバイス
の寸法が等しい場合についてスイッチのＶGSの値を等し
くするために、Ａgndスイッチのゲート電圧をＶrefの値
に応じて調整し、これによって広い範囲の基準電圧に対
して「ON」抵抗値を一致させる例をあげている。この結
果電圧モードのV/A変換器の能力を倍増することができ
る。
の寸法が等しい場合についてスイッチのＶGSの値を等し
くするために、Ａgndスイッチのゲート電圧をＶrefの値
に応じて調整し、これによって広い範囲の基準電圧に対
して「ON」抵抗値を一致させる例をあげている。この結
果電圧モードのV/A変換器の能力を倍増することができ
る。
次に、本発明を実施例について図面を参照して説明す
る。
る。
第４図を参照すると、この発明による基礎的なMOSスイ
ッチ対(30A)、(30B)の回路構成が示されている。この構
成は次の特徴をもっている。
ッチ対(30A)、(30B)の回路構成が示されている。この構
成は次の特徴をもっている。
(a) 即ちＶrefおよびＡgndスイッチは同一の大きさを持って
いる。
いる。
(b) ＶrefとＡgndデバイスは別々のｐ−ウエルを占有す
る。
る。
(c) Ａgndスイッチの「ON」ゲート電圧はＶDD−Ｖrefで
あり、ＶrefスイッチのそれはＶDDである。
あり、ＶrefスイッチのそれはＶDDである。
従って関係するＲONの式は次のようになる。
(i) Ｖrefスイッチについては、 (ii) Ａgndスイッチについては、 となる。ドレインの臨界電圧は (i) Ｖrefスイッチについては、 (ii) Ａgndスイッチについては、 である。
上のＲONの式からＶrefスイッチのＲONもＡgndのＲONも
共にＶrefの関数であって、広い範囲のＶrefに対して殆
どよく一致していることが分るであろう。
共にＶrefの関数であって、広い範囲のＶrefに対して殆
どよく一致していることが分るであろう。
第５図は第４図の構成の時に用いるためのＡgndスイッ
チ「ON」ゲート電圧発生器回路をブロック図の形式で示
す。この発生器回路の出力電圧はすべてのＡgndスイッ
チ励振器に対して正の電圧を提供する母線を提供する。
チ「ON」ゲート電圧発生器回路をブロック図の形式で示
す。この発生器回路の出力電圧はすべてのＡgndスイッ
チ励振器に対して正の電圧を提供する母線を提供する。
第６図は必要なゲート電圧を与える機能を集積回路上に
実現するのに適する回路の回路図である。このＶDD−Ｖ
ref発生回路は第７図に示されるＡgndスイッチに対する
正電圧供給母線を提供する。
実現するのに適する回路の回路図である。このＶDD−Ｖ
ref発生回路は第７図に示されるＡgndスイッチに対する
正電圧供給母線を提供する。
第６図の電圧発生器の動作は次のようである。
入力電圧ＶrefはQ1とQ2とで形成されるエミッタ・フォ
ロアに加えられる。このエミッタ・フォロアの出力はＶ
ref−Ｖbeである。Ｑ３からＱ８までのデバイスはＱ４
の電源回路にＶref−Ｖbeを再生する二重のカレントミ
ラーを形成し、これによって抵抗Ｒに（Ｖref−Ｖbe）
／Ｒの電流を流させる。この電流はＱ７からＱ９までの
デバイスによって同様の抵抗Ｒの中にうつされ、その結
果Ｑ１１のベース電圧をＶＤＤ−Ｖｒｅｆ＋Ｖbeにす
る。そしてＱ１０とＱ１１とによって形成されるエミッ
タ・フォロアの出力にＶDD−Ｖrefが現れる。このエミ
ッタ・フォロアによって不可避的に出力に現れるＶbeの
項は入力におけるエミッタ・フォロアによる同様のＶbe
の導入によって補償されていることは特に注目すべきで
ある。
ロアに加えられる。このエミッタ・フォロアの出力はＶ
ref−Ｖbeである。Ｑ３からＱ８までのデバイスはＱ４
の電源回路にＶref−Ｖbeを再生する二重のカレントミ
ラーを形成し、これによって抵抗Ｒに（Ｖref−Ｖbe）
／Ｒの電流を流させる。この電流はＱ７からＱ９までの
デバイスによって同様の抵抗Ｒの中にうつされ、その結
果Ｑ１１のベース電圧をＶＤＤ−Ｖｒｅｆ＋Ｖbeにす
る。そしてＱ１０とＱ１１とによって形成されるエミッ
タ・フォロアの出力にＶDD−Ｖrefが現れる。このエミ
ッタ・フォロアによって不可避的に出力に現れるＶbeの
項は入力におけるエミッタ・フォロアによる同様のＶbe
の導入によって補償されていることは特に注目すべきで
ある。
第８Ａおよび８Ｂ図は、Ｖbeの補償を行うための回路構
成の代替案を示す。この方法はＶrefスイッチおよびＡg
ndスイッチ両方の「ON」ゲート電圧発生回路を使用して
いる。第10図のスイッチ励振器回路において使用するた
めの第８Ａ、８Ｂ図の具体化の一例としての回路の系統
図を第９図に示す。
成の代替案を示す。この方法はＶrefスイッチおよびＡg
ndスイッチ両方の「ON」ゲート電圧発生回路を使用して
いる。第10図のスイッチ励振器回路において使用するた
めの第８Ａ、８Ｂ図の具体化の一例としての回路の系統
図を第９図に示す。
これらの電圧発生回路の基本設計上のいくつかの重要な
特徴を示すと以下のようである。
特徴を示すと以下のようである。
(A) スイッチ対のＲONの不一致に起因する最も顕著なD/
A変換器の直線性誤差はＶrefが最大の時起るから、Ａgn
dスイッチ「ON」ゲート電圧発生器回路は、この特別の
値の時に最も正確であるように設計することが好まし
い。典型的には15VのＶDDに対して第６図のＶDD−Ｖref
発生器回路は基準電圧が10Vで働くように設計すること
が出来る。
A変換器の直線性誤差はＶrefが最大の時起るから、Ａgn
dスイッチ「ON」ゲート電圧発生器回路は、この特別の
値の時に最も正確であるように設計することが好まし
い。典型的には15VのＶDDに対して第６図のＶDD−Ｖref
発生器回路は基準電圧が10Vで働くように設計すること
が出来る。
(B) 第６図のＲの値の選択によって回路設計のトレード
・オフが決まる。休止中の電力供給電流を最小にするた
めには抵抗値は比較的大きくなければならないが、一方
励振器スイッチングの間のベース電流の影響を減少させ
るためには小さい値の方が望ましい。
・オフが決まる。休止中の電力供給電流を最小にするた
めには抵抗値は比較的大きくなければならないが、一方
励振器スイッチングの間のベース電流の影響を減少させ
るためには小さい値の方が望ましい。
(C) 前述の特定のＲONの等式がなお有効であるために
は、Ａgndスイッチが非飽和動作することを確認するこ
とが必要である。すべてのＶrefスイッチが「ON」であ
る時、ラダー回路終端のＡgndスイッチが最悪の場合を
示す。
は、Ａgndスイッチが非飽和動作することを確認するこ
とが必要である。すべてのＶrefスイッチが「ON」であ
る時、ラダー回路終端のＡgndスイッチが最悪の場合を
示す。
次の不等式を考慮しなければならない； これは、 が次式を成立させる程充分に小さくなければならないこ
とを意味する。
とを意味する。
この不等式が成立することを確実にするための１つの方
法はR/2Rラダー回路のＲの値を充分大きく選ぶことであ
る。Ｖrefスイッチの場合はこの問題は起らない。この
場合は次の不等式は に無関係である。
法はR/2Rラダー回路のＲの値を充分大きく選ぶことであ
る。Ｖrefスイッチの場合はこの問題は起らない。この
場合は次の不等式は に無関係である。
従って 従って この発明を好ましい実施例について詳細に述べたけれど
も、これはこの発明を説明するためのものであって、発
明を制限するものではなく当業者によってここに請求す
る発明の使用して多くの変形を行うことが可能であるこ
とを考慮すべきである。
も、これはこの発明を説明するためのものであって、発
明を制限するものではなく当業者によってここに請求す
る発明の使用して多くの変形を行うことが可能であるこ
とを考慮すべきである。
第１図は従来のMOS D/A変換器の基本的な回路図、第２
図は従来の電流モード変換器を電圧モード働作に適用す
るための周知のスイッチ対の回路構成図、第３図は電圧
モードD/A変換器に使用するための周知スイッチ対の回
路構成図を示し、基準電圧の一つの値に対して「ON」抵
抗値を一致させるようになっており、第４図は本発明に
よるスイッチ対の回路構成図、第５図は第４図のＡgnd
スイッチに対するゲート電圧発生器のブロック図、第６
図は集積回路上に製造するのに適する一つのゲート電圧
発生器回路図、第７図はスイッチ励振回路図、第８Ａ図
および第８Ｂ図は別のゲート電圧発生器回路のブロック
図、第９図は第８Ａ図および８Ｂ図に示した種類のゲー
ト電圧発生器の回路図の一例、第10図は第９図の発生器
回路を使用したスイッチ励振回路図を示す。
図は従来の電流モード変換器を電圧モード働作に適用す
るための周知のスイッチ対の回路構成図、第３図は電圧
モードD/A変換器に使用するための周知スイッチ対の回
路構成図を示し、基準電圧の一つの値に対して「ON」抵
抗値を一致させるようになっており、第４図は本発明に
よるスイッチ対の回路構成図、第５図は第４図のＡgnd
スイッチに対するゲート電圧発生器のブロック図、第６
図は集積回路上に製造するのに適する一つのゲート電圧
発生器回路図、第７図はスイッチ励振回路図、第８Ａ図
および第８Ｂ図は別のゲート電圧発生器回路のブロック
図、第９図は第８Ａ図および８Ｂ図に示した種類のゲー
ト電圧発生器の回路図の一例、第10図は第９図の発生器
回路を使用したスイッチ励振回路図を示す。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭55−75348（ＪＰ，Ａ) 特開 昭56−47128（ＪＰ，Ａ) 実開 昭57−115745（ＪＰ，Ｕ)
Claims (8)
- 【請求項１】ディジタル入力に応じて基準電圧(Ｖref)
側とアナログ接地(Ａgnd)側とのいずれか一方の端子に
相補的に出力係路を接続するMOSスイッチを一対とする
複数個のスイッチ対を含む型のD/A変換器において、 半導体の電流基本式から計算したアナログ接地(Ａgnd)
側MOSスイッチのオン抵抗値が、同じ式から計算した基
準電圧(Ｖref)側MOSスイッチのオン抵抗値と本質的に等
しくなるように基準電圧の値の変化に応じて変化する、
アナログ接地側MOSスイッチのゲート電圧（Ｖon）を生
成するゲート電圧発生器を含むことによって、 基準電圧が広範囲に亘って変化しても、前記スイッチ対
の両方のスイッチのオン抵抗値の一致を基本的に維持
し、これによってD/A変換器の誤差を少なくすることを
特徴とする、広範囲の基準電圧に対して正確なMOS D/A
変換器。 - 【請求項２】特許請求の範囲第１項に記載の装置におい
て、前記ゲート電圧発生器が基準電圧Ｖrefを入力さ
れ、電源電圧ＶDDの下で動作して、ＶDD−Ｖrefに対応
する電圧を出力として生成することを特徴とする、装
置。 - 【請求項３】特許請求の範囲第２項に記載の装置におい
て、前記ゲート電圧発生器が、その入力回路の第１のト
ランジスタ（Ｑ１）に前記基準電圧Ｖrefを入力され
て、該トランジスタのベースエミッタ電圧Ｖbeの含む信
号Ｖref−Ｖbeをその出力回路に生ぜしめ、これを電源
電圧ＶDDから該信号を差し引いた信号ＶDD−Ｖref＋Ｖb
eを生じる回路に入力し、該回路の出力を第２のトラン
ジスタ（Ｑ11）に入力して、そのベース・エミッタ電圧
Ｖbeによって、該入力された信号のＶbe成分を相殺する
回路を含むことを特徴とする装置。 - 【請求項４】特許請求の範囲第１項に記載の装置におい
て、前記ゲート電圧発生器がＶrefスイッチおよびＡgnd
スイッチの両方のゲート電圧を発生する回路を含み、 相回路が該ゲート電圧を発生する回路に含むトランジス
タ（Ｑ１）によって生成されるＶbe成分を打ち消すため
のトランジスタ手段（Ｑ11）を含むことを特徴とする装
置。 - 【請求項５】デバイスの実効チャンネル幅をＷ、実効チ
ャンネル長さをＬとする時、前記各対のＶrefスイッチ
およびＡgndスイッチが同じ W/L比をもつことを特徴と
する、特許請求の範囲第１項に記載の装置。 - 【請求項６】前記各対の中の対応するＶrefスイッチお
よびＡgndスイッチが同じ大きさをもっていることを特
徴とする、特許請求の範囲第５項に記載の装置。 - 【請求項７】前記ＶrefスイッチおよびＡgndスイッチが
別々のｐ−ウェルを占有することを特徴とする、特許請
求の範囲第６項に記載のD/A変換器。 - 【請求項８】前記Ａgndスイッチの「ＯＮ」ゲート電圧
がＶDD−Ｖrefであり、前記Ｖrefスイッチの「ＯＮ」ゲ
ート電圧がＶDDであることを特徴とする、特許請求の範
囲第７項に記載の装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US465,493 | 1983-02-11 | ||
| US06/465,493 US4558242A (en) | 1983-02-11 | 1983-02-11 | Extended reference range, voltage-mode CMOS D/A converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59214321A JPS59214321A (ja) | 1984-12-04 |
| JPH0656957B2 true JPH0656957B2 (ja) | 1994-07-27 |
Family
ID=23848041
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59023033A Expired - Lifetime JPH0656957B2 (ja) | 1983-02-11 | 1984-02-13 | 広範囲の基準電圧に対して正確なｄ／ａ変換器 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US4558242A (ja) |
| JP (1) | JPH0656957B2 (ja) |
| CA (1) | CA1212730A (ja) |
| DE (1) | DE3404652A1 (ja) |
| FR (1) | FR2541059B1 (ja) |
| GB (1) | GB2135545B (ja) |
| NL (1) | NL8400444A (ja) |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1190325B (it) * | 1986-04-18 | 1988-02-16 | Sgs Microelettronica Spa | Circuito di polarizzazione per dispositivi integrati in tecnologia mos,particolarmente di tipo misto digitale-analogico |
| US4800365A (en) * | 1987-06-15 | 1989-01-24 | Burr-Brown Corporation | CMOS digital-to-analog converter circuitry |
| US5008671A (en) * | 1988-06-27 | 1991-04-16 | Analog Devices, Incorporated | High-speed digital-to-analog converter with BiMOS cell structure |
| US4881512A (en) * | 1988-08-31 | 1989-11-21 | General Motors Corporation | Internal combustion engine ignition system |
| JPH02268524A (ja) * | 1989-04-11 | 1990-11-02 | Seiko Epson Corp | デジタルアナログ変換器 |
| US5075677A (en) * | 1989-07-27 | 1991-12-24 | Analog Devices, Inc. | Voltage-switching d/a converter using p- and n-channel MOSFETs |
| US5017919A (en) * | 1990-06-06 | 1991-05-21 | Western Digital Corporation | Digital-to-analog converter with bit weight segmented arrays |
| US5994755A (en) | 1991-10-30 | 1999-11-30 | Intersil Corporation | Analog-to-digital converter and method of fabrication |
| US5369309A (en) * | 1991-10-30 | 1994-11-29 | Harris Corporation | Analog-to-digital converter and method of fabrication |
| US5258757A (en) * | 1992-05-08 | 1993-11-02 | Analog Devices, Incorporated | Apparatus and method for increasing the output impedance of a current-type digital-to-analog converter |
| US5489904A (en) * | 1993-09-28 | 1996-02-06 | The Regents Of The University Of California | Analog current mode analog/digital converter |
| US6118261A (en) * | 1993-11-08 | 2000-09-12 | International Business Machines Corp. | Slew rate control circuit |
| US5675278A (en) * | 1994-02-09 | 1997-10-07 | Texas Instruments Incorporated/Hiji High-Tech Co., Ltd. | Level shifting circuit |
| JP3436971B2 (ja) * | 1994-06-03 | 2003-08-18 | 三菱電機株式会社 | 電圧制御型電流源およびそれを用いたバイアス発生回路 |
| FR2732129B1 (fr) * | 1995-03-22 | 1997-06-20 | Suisse Electronique Microtech | Generateur de courant de reference en technologie cmos |
| US5764174A (en) * | 1996-05-14 | 1998-06-09 | Analog Devices, Inc. | Switch architecture for R/2R digital to analog converters |
| US5969657A (en) * | 1997-07-22 | 1999-10-19 | Analog Devices, Inc. | Digital to analog converter |
| US6208278B1 (en) * | 1999-05-07 | 2001-03-27 | Infineon Technologies North America Corp. | System and method for logarithmic digital to analog conversion |
| US6150971A (en) * | 1999-06-22 | 2000-11-21 | Burr-Brown Corporation | R/2R' ladder switch circuit and method for digital-to-analog converter |
| JP3450257B2 (ja) | 2000-02-28 | 2003-09-22 | Ｎｅｃ化合物デバイス株式会社 | アクティブ・バイアス回路 |
| US6414616B1 (en) | 2000-06-22 | 2002-07-02 | Analog Devices, Inc. | Architecture for voltage scaling DAC |
| US7884747B2 (en) * | 2009-06-12 | 2011-02-08 | Analog Devices, Inc. | Digital to analog converters having circuit architectures to overcome switch losses |
| US10574247B1 (en) | 2018-09-14 | 2020-02-25 | Analog Devices Global Unlimited Company | Digital-to-analog converter transfer function modification |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2851789C2 (de) * | 1978-11-30 | 1981-10-01 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Schaltung zum Schalten und Übertragen von Wechselspannungen |
| JPS55156422A (en) * | 1979-05-25 | 1980-12-05 | Nec Corp | Digital-analog converter |
| GB2054996B (en) * | 1979-07-20 | 1983-06-08 | Philips Electronic Associated | D/a converter mos ic |
| JPS5647128A (en) * | 1979-09-26 | 1981-04-28 | Matsushita Electric Ind Co Ltd | Switch circuit |
| US4308467A (en) * | 1979-11-02 | 1981-12-29 | Raytheon Company | Electronic circuitry |
| US4338590A (en) * | 1980-01-07 | 1982-07-06 | National Semiconductor Corporation | Multi stage resistive ladder network having extra stages for trimming |
| US4267550A (en) * | 1980-01-25 | 1981-05-12 | National Semiconductor Corporation | Digital to analog conversion circuit including compensation FET'S |
| US4410880A (en) * | 1981-03-25 | 1983-10-18 | Sperry Corporation | Digital-to-analog converter and analog-to-digital converter with controllable bi-polar and uni-polar capability |
| US4464588A (en) * | 1982-04-01 | 1984-08-07 | National Semiconductor Corporation | Temperature stable CMOS voltage reference |
| US4495425A (en) * | 1982-06-24 | 1985-01-22 | Motorola, Inc. | VBE Voltage reference circuit |
-
1983
- 1983-02-11 US US06/465,493 patent/US4558242A/en not_active Expired - Lifetime
-
1984
- 1984-01-16 CA CA000445397A patent/CA1212730A/en not_active Expired
- 1984-01-18 GB GB08401269A patent/GB2135545B/en not_active Expired
- 1984-02-10 FR FR8402108A patent/FR2541059B1/fr not_active Expired
- 1984-02-10 NL NL8400444A patent/NL8400444A/nl not_active Application Discontinuation
- 1984-02-10 DE DE19843404652 patent/DE3404652A1/de active Granted
- 1984-02-13 JP JP59023033A patent/JPH0656957B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE3404652C2 (ja) | 1992-12-03 |
| DE3404652A1 (de) | 1984-08-16 |
| FR2541059A1 (fr) | 1984-08-17 |
| US4558242A (en) | 1985-12-10 |
| GB8401269D0 (en) | 1984-02-22 |
| CA1212730A (en) | 1986-10-14 |
| FR2541059B1 (fr) | 1988-07-08 |
| GB2135545B (en) | 1986-06-11 |
| JPS59214321A (ja) | 1984-12-04 |
| GB2135545A (en) | 1984-08-30 |
| NL8400444A (nl) | 1984-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0656957B2 (ja) | 広範囲の基準電圧に対して正確なｄ／ａ変換器 | |
| US6473019B1 (en) | Low capacitance, low kickback noise input stage of a multi-level quantizer with dithering and multi-threshold generation for a multi-bit sigma-delta modulator | |
| US3740581A (en) | Precision switching circuit for analog signals | |
| JPH05175737A (ja) | サンプルホールド型位相比較回路 | |
| JPH0810832B2 (ja) | デイジタル―アナログ変換器 | |
| JP2916505B2 (ja) | 比較回路 | |
| JPH0774605A (ja) | Ｄａ変換器用電流スイッチ回路 | |
| USRE36014E (en) | Voltage storage circuits | |
| JPH0454407B2 (ja) | ||
| US6683549B2 (en) | Digital-to-analog converter | |
| US6621439B1 (en) | Method for implementing a segmented current-mode digital/analog converter with matched segment time constants | |
| US5838175A (en) | Low distortion track and hold circuit | |
| JPH07231228A (ja) | 半導体集積回路装置 | |
| JP3986963B2 (ja) | 電圧範囲の圧縮および膨張を有する低電圧サンプルおよびホールド回路 | |
| JP2001502512A (ja) | ディジタル―アナログ及びアナログ―ディジタル変換器 | |
| US5815028A (en) | Method and apparatus for frequency controlled bias current | |
| JPH06132828A (ja) | Ｄ／ａ変換装置 | |
| GB2134342A (en) | Apparatus for matching fet switches as for a video digital-to-analog converter | |
| JPH0595287A (ja) | 減算回路および減算回路を備えるａ／ｄコンバータ | |
| JPH0685584A (ja) | 比較器 | |
| JPS5923625A (ja) | 信号処理回路 | |
| US6169430B1 (en) | CMOS imager column buffer gain compensation circuit | |
| JPH11298329A (ja) | ディジタル／アナログ変換回路 | |
| JPH05218864A (ja) | アナログ−デジタル変換器 | |
| JPH08115136A (ja) | 電流源回路および電圧源回路 |