JPH0654995B2

JPH0654995B2 - 多重分離スイツチ

Info

Publication number: JPH0654995B2
Application number: JP23147586A
Authority: JP
Inventors: 慎一郎早野
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1986-09-29
Filing date: 1986-09-29
Publication date: 1994-07-20
Anticipated expiration: 2009-07-20
Also published as: JPS6386700A

Description

【発明の詳細な説明】（産業上の利用分野）本発明は高速信号の交換を行なう多重・分離スイッチ方
式に関する。

（従来の技術）従来この種の交換方式としては、例えば猪瀬博編「ＰＣ
Ｍ通信の基礎と新技術」（産報）339ページから344ペー
ジ記載の多重・分離スイッチによるものが知られてい
る。

第４図は従来技術による多重・分離スイッチ方式を用い
た交換機のブロック図を示す。第４図によれば、それぞ
れ一方の入力が入力端子420,421,422,423に接続され、
出力がハイウェイ40に接続されている論理積回路410,41
1,412,413と、それぞれ一方の入力がハイウェイ40に並
列に接続され、出力が出力端子424,425,426,427に接続
された論理積回路414,415,416,417と、複数の出力がそ
れぞれ論理積回路410.411,412,413,414,415,416,417の
他方の入力に接続された可変位相パルス発生回路400か
らなる。

第４図に示した可変位相パルス発生回路400は図示して
いない制御系の指示により、各論理積回路410,411,412,
413,414,415,416,417の他方の入力ヘタイムスロットＴ
１，Ｔ２，Ｔ３に対応した位相をもつパルスを供給す
る。

ここで入力端子420へ入力した信号D₁を出力端子425へ、
入力端子421へ入力した信号D₂を出力端子424へ出力する
場合について説明する。この場合可変位相パルス発生回
路400は論理積回路410の他方の入力へタイムスロットT2
に対応した位相をもつパルスTI1を出力し、論理積回路4
11の他方の入力へタイムスロットT1に対応した位相をも
つパルスTI2を出力する。論理積回路410は入力端子420
に加えられたデータD₁とパルスTI1の論理積をとってハ
イウェイ40へ出力する。

また論理回路411は、入力端子421に加えられたデータD₂
とパルスTI2の論理積をとってハイウェイ40へ出力す
る。更に、可変位相パルス発生回路400は、論理積回路4
15の他方の入力にハイウェイ40上のタイムスロットT2に
対応する位相をもつパルスTO2を出力し、論理積回路414
の他方の入力に共通線40上のタイムスロットT₁に対応す
る位相をもつパルスTO1を出力する。論理積回路415はハ
イウェイ40のデータとパルスTO2の論理積をとって出力
端子425に出力し、これによりハイウェイ40上のタイム
スロットT2に多重化されたデータD₁が出力端子425に出
力される。

また論理回路414はハイウェイ40のデータとパルスTO1の
論理積をとって出力端子424に出力し、これによりハイ
ウェイ40上のタイムスロットT1に多重化されたデータD₂
が出力端子424に出力される。上述した従来例において
は通話信号速度が高くなり、配線遅延が無視し得なくな
ると例えば可変位相パルス発生回路400から論理積回路4
10,411,412,413への配線長の差によりデータD₄，D₁，D₂
が互いに重なり合うことになる。また可変位相パルス発
生回路400から論理積回路414,415,416,417への配線長が
異なると他のタイムスロットのデータを誤って分離する
こととなる。したがって多重分離スイッチを設計する際
には可変位相パルスから各論理積回路410,411,412,413,
414,415,416,417への配線を等長化しなければならず、
これが多重分離スイッチを設計する際の大きな制限要因
となっていた。

（発明が解決しようとする問題点）前述したように、従来技術による多重分離スイッチにお
いては、通話信号が高速になり、配線による信号遅延が
無視し得なくなると、例えば可変位相パルス発生回路か
ら論理積回路に至る配線長を一致させなければならず、
これが多重分離スイッチを設計する際の大きな制限要因
となる。

本発明は、このような問題を解決した多重分離スイッチ
を提供することにある。

（問題点を解決するための手段）本発明によれば、時分割多重信号上にフレーム同期パタ
ーンを送出する手段と、時分割多重信号入出力と通話信
号入力を持った複数の多重回路と、時分割多重信号入出
力と通話信号出力を持った複数の分離回路から構成さ
れ、前記フレーム同期パターン送出手段の時分割多重信
号出力に第１の多重回路の時分割多重信号入力が接続さ
れ、さらに第１の多重回路に引続き複数の多重回路がお
互いの時分割多重信号出力を時分割多重信号入力に接続
する形で直列接続され、さらに、最後尾の多重回路の時
分割多重信号出力に、第１の分離回路の時分割多重信号
入力が接続され、さらに第１の分離回路に引続き複数の
分離回路がお互いの時分割多重信号出力を時分割多重信
号入力に接続する形で直列接続され、該複数の多重回路
は、それぞれ前記フレーム同期パターンを前記時分割多
重信号から検出することによりフレーム位相を検出し、
フレーム位相の先頭から制御系から予め設定された制御
情報に応じた位相差を持つタイムスロットへ通話信号入
力から入力される通話信号を前記時分割多重信号に時分
割多重し、該複数の分離回路は、それぞれ前記フレーム
同期パターンを前記時分割多重信号から検出することに
よりフレーム位相を検出し、フレーム位相の先頭から制
御系から予め設定された制御情報に応じた位相差を持つ
タイムスロットに多重化された通話信号を前記時分割多
重信号から分離し、通話信号出力に出力することを特徴
とする多重分離スイッチが得られる。

また本発明によれば、時分割多重信号上に複数のフレー
ム同期パターンを送出する手段と、時分割多重信号入出
力と通話信号入力を持った複数の多重回路と、時分割多
重信号入出力と通話信号出力を持った複数の分離回路か
ら構成され、前記複数のフレーム同期パターン送出手段
の時分割多重信号出力にそれぞれ第１の多重回路の時分
割多重信号入力が接続され、さらに第１の多重回路に引
続き複数の多重回路がお互いの時分割多重信号出力を時
分割多重信号入力に接続する形で直列接続され、さら
に、それぞれの最後尾の多重回路の時分割多重信号出力
が、時分割空間スイッチの入力にそれぞれ接続され、該
時分割空間スイッチの出力がそれぞれ分離回路の時分割
多重信号入力に接続され、さらに該分離回路に引続き複
数の分離回路がお互いの時分割多重信号出力を時分割多
重信号入力に接続する形で直列接続され、該複数の多重
回路は、それぞれ前記フレーム同期パターンを前記時分
割多重信号から検出することによりフレーム位相を検出
し、フレーム位相の先頭から制御系から予め設定された
制御情報に応じた位相差を持つタイムスロットへ通話信
号入力から入力される通話信号を前記時分割多重信号に
時分割多重し、該複数の分離回路は、それぞれ前記フレ
ーム同期パターンを前記時分割多重信号から検出するこ
とによりフレーム位相を検出し、フレーム位相の先頭か
ら制御系から予め設定された制御情報に応じた位相差を
持つタイムスロットに多重化された通話信号を前記時分
割多重信号から分離し、通話信号出力に出力することを
特徴とする多重分離スイッチが得られる。

さらに、本発明によれば、多重回路においてフレーム同
期パターンを前記時分割多重信号から検出することによ
りフレーム位相を検出し、フレーム位相の先頭から制御
系から予め設定された第１の制御情報に応じた位相差を
持ったタイムスロットから、制御系から予め設定された
情報速度を示す第２の制御情報に応じた間隔で通話信号
入力から入力される通話信号を前記時分割多重信号に時
分割多重し、分離回路において、フレーム同期パターン
を前記時分割多重信号から検出することによりフレーム
位相を検出し、フレーム位相の先頭から制御系から予め
設定された第１の制御情報に応じた位相差を持ったタイ
ムスロットから、制御系から予め設定された第２の制御
情報に応じた間隔で時分割多重信号から通話信号を通話
信号出力に出力することを特徴とする多重分離スイッチ
が得られる。

（作用）本発明はハイウェイ上の時分割多重信号にフレーム同期
パターンを付加し、各多重分離回路はフレーム同期をと
りつつ通話信号の多重分離を行なう。このため、位相パ
ルスを各多重分離回路に分配する必要がなく多重分離ス
イッチの設計時に配線長を考慮する必要がなく、高速で
大容量の交換機を容易に構成することができる。

（実施例）以下に図面を参照して本発明の実施例を説明する。

第１図は本発明の第１の実施例を示すブロック図であ
る。第１図によれば、本発明の第１の実施例はフレーム
同期パターン発生回路100と、それぞれ通話信号入力
が、端子116,126,136,146に、制御信号入力が端子115,1
25,135,145に接続され、互いに入力端子を出力端子に接
続するともに、フレーム同期パターン発生回路100から
縦続接続された多重回路110,120,130,140と、それぞれ
通話信号出力が端子156,166,176,186に、制御信号入力
が端子155,165,175,178に接続され、お互いに入力端子
を出力端子に接続することにより多重回路140から縦続
接続された分離回路150,160,170,180からなる。

さらに、多重回路110は入力が入力端子に接続されたフ
レーム同期回路111と、基準位相入力がフレーム同期回
路の出力に、制御信号入力が端子115に接続された位相
差発生回路112と、一方の入力がフレーム同期パターン
発生回路100の出力に、他方の入力が入力端子に、制御
入力が位相差発生回路112の出力に接続され、出力が出
力端子に接続されたマルチフレクサ113からなる。更に
多重回路120,130,140も同様に構成されている。

また、分離回路160は入力が入力端子に接続されたフレ
ーム同期回路161と、基準位相入力がフレーム同期回路1
61の出力に、制御信号入力が位相指定端子165に接続さ
れた位相差発生回路162と、一方の入力が入力端子に、
他方の入力が位相差発生回路162の出力に、出力が出力
端子に接続された論理積回路163からなる。更に分離回
路150,170,180も同様に構成されている。ここで入力端
子116から入力されたデータD1を出力端子166に出力する
場合について説明する。

第１図においてフレーム同期パターン発生回路100は出
力端子にフレーム同期パターンＳを周期的に出力する。
また図示していない制御系は端子115,165へ制御信号と
してそれぞれ位相差情報"2","2"を印加する。

多重回路110のフレーム同期回路111は、入力端子上のフ
レーム同期パターンＳによってフレーム同期パターンを
前記時分割多重信号から検出することによりフレーム位
相を検出し、タイムスロットT₁の位置で基準位相パルス
を出力する。位相差発生回路112は基準位相パルスより
も端子115に加えられた位相差情報の値、すなわち、２
タイムスロットだけ遅れた位置T₃で位相パルスを出力す
る。これによりマルチプレクサ113はタイムスロットT₃
において入力端子116から入力されたデータD₁をハイウ
ェイ10上に多重化する。

一方分離回路160のフレーム同期回路161は入力端子上の
フレーム同期パターンＳでフレーム同期パターンを前記
時分割多重信号から検出することによりフレーム位相を
検出し、タイムスロットT₁の位置で基準位相パルスを出
力する。位相差発生回路162は、基準位相パルスよりも
端子165に加えられた位相差情報の値、すなわち２タイ
ムスロットだけ遅れた位置T₃で位相パルスを出力する。
位相差発生回路から発生された位相パルスは論理積回路
の一方の入力に印加され、入力端子上のタイムスロット
T₃に多重化されているデータD₁が出力端子166に出力さ
れる。

以上説明したように本実施例においては時分割ハイウェ
イ上の時分割多重信号にフレーム同期パルスを付加し、
各多重部110,120,130,140、並びに分離部150,160,170,18
0はハイウェイ上のフレーム同期パターンＳによってフ
レーム同期パターンを前記時分割多重信号から検出する
ことによりフレーム位相を検出し、通話信号の多重分離
を行なうため、各多重・分離回路へは位相パルスを分配
する必要がない。これにより信号速度が高くなっても配
線長を考慮に入れて設計を行なう必要がなく、多重分離
スイッチの設計が容易となり、高速動作が可能であると
いう効果がある。時分割スイッチとしての機能は通話信
号を多重化するタイムスロットを変えることにより行
う。第５図は第１図に示した位相差発生回路112あるい
は162の具体例を示すブロック図である。第５図によれ
ば第１図に示した位相差発生回路112あるいは162は、ク
ロック入力がクロック端子510に、リセット入力が基準
位相入力端子513に接続された４ビットカウンタ501と、
一方の端子群が４ビットカウンタ501の出力Q₀.Q₁.Q₂.Q₃
に、他方の端子群が位相差入力端子B₀,B₁,B₂,B₃に接続
され出力が位相パルス出力端子511に接続された一致検
出回路502からなる。

第５図において16タイムスロットからなるフレームのタ
イムスロット４を指示する場合について動作を説明す
る。

図示していないクロックジェネレータは１タイムスロッ
トで１周期とするクロックをクロック端子510に入力す
る。また図示していない制御系は、位相差入力端子B₃,B
₂,B₁,B₀に位相差情報"4"すなわち２進数で0100で入力す
る。また第１図に示したフレーム同期回路111あるいは1
62は毎フレームごとにタイムスロット０において基準位
相端子513に基準位相パルスを出力し、４ビットカウン
タ501をリセットする。

４ビットカウンタ501はクロックに従って0,1,2,…,15と
順次タイムスロットの番号をカウントアップをしてい
く。一方位相差入力端子B₃,B₂,B₁,B₀には"4"が入力され
ている。一致検出回路502は４ビットカウンタ501の出力
Q₀,Q₁,Q₂,Q₃と位相差情報B₀,B₁,B₂,B₃とを比較し、両者
が等しい時、すなわち４ビットカウンタ501が４までカ
ウントアップした時のみ１タイムスロット幅の位相パル
スを出力する。これによりタイムスロットから制御情報
に応じた位相差だけはなれた位置にパルスを発生するす
ることができる。

第２図は本発明の第２の実施例を示すブロック図であ
る。第２図によれば、本発明の第２の実施例はフレーム
同期パターン発生回路211と、それぞれ制御信号入力が
端子261,263,265,267に、通話信号入力が端子262,264,2
66,268に接続され、お互いに入力端子を出力端子に接続
することによりフレーム同期パターン発生回路２１１か
ら縦続接続された多重回路221,222,223,224と、フレー
ム同期パターン発生回路212と、それぞれ制御信号入力
が端子271,273,275,277に、通話信号入力が端子272,27
4,276,278に接続され、お互いに入力端子を出力端子に
接続することによりフレーム同期パターン発生回路２１
２から縦続接続された多重回路231,232,233,234と第１
の入力が多重回路244の出力に、第２の入力が多重回路2
34の出力に接続され、第１の出力が分離回路241の入力
に、第２の出力が分離回路251の出力に接続された空間
スイッチ204と、それぞれ制御信号入力が端子281,283,2
85,287に、通話信号入力が端子282,284,286,288に接続
され、お互いに入力端子を出力端子に接続することによ
り空間スイッチ204の第１の出力から縦続接続された分
離回路241,242,243,244と、それぞれ制御信号入力が端
子291,293,295,297に、通話信号入力が端子292,294,29
6,298に接続され、お互いに入力端子を出力端子に接続
することにより空間スイッチ204の第２の出力から従属
接続された分離回路251,252,253,254と、第１、第２、
第３、第４の出力が空間スイッチ280の制御端子C₁,C₂,C
₃,C₄にそれぞれ接続された可変位相パルス発生回路279
からなる。第２図において各多重回路221,222,223,224,
231,232,234は第１図の多重部110と同様に構成され、各
分離部241,242,243,244,251,252,253,254は第１図の分
離部160と同様に構成されている。ここで多重回路221の
端子262から入力されたデータD₁₁を分離回路252の端子2
94へ、出力する場合について説明する。

第２図においてフレーム同期パターン発生回路211,212
はそれぞれハイウェイ200,201上へフレーム同期パター
ンＳを出力する。また図示していない制御系は端子261,
293へ制御情報としてそれぞれ位相差情報"2","2"を印加
する。

多重回路221は第１の実施例と同様にハイウェイ200上の
フレーム同期パターンＳによってフレーム同期パターン
を前記時分割多重信号から検出することによりフレーム
位相を検出し、そこから端子261に加えられた位相差２
だけ離れたタイムスロットT₁₃にデータD₁₁を多重化す
る。ハイウェイ200上に多重化されたデータD₁₁は空間ス
イッチ204の第１の入力に入力される。ここで可変位相
パルス発生回路205は図示していない制御系の指令によ
りまずタイムスロットＴにおいてC₂,C₃を通してそれぞ
れスイッチ素子S₁₂,S₂₁を閉じるように制御パルスを出
力する。これによりハイウェイ201,200上のフレーム同
期パターンＳそれぞれがハイウェイ203,202上に出力さ
れる。さらに、可変位相パルス発生回路205は図示され
ていない制御系の指令により、タイムスロットT₃におい
てC₁を通してスイッチ素子S₁₁を閉じるように制御パル
スを出力する。これによりハイウェイ200上のデータD₁₁
はハイウェイ203に出力される。

一方、分離回路252は、第１の実施例と同様にハイウェ
イ203上のフレーム同期パターンＳによってフレームフ
レーム同期パターンを前記時分割多重信号から検出する
ことによりフレーム位相を検出し、同期パターンＳから
端子293から入力された位相差２だけ離れたタイムスロ
ットT₄₃のデータD₁₁を出力端子294に分離する。

以上説明したように本実施例によれば本発明による多重
分離スイッチと空間スイッチ204を用いて収容通話信号
数を増加させることができる。第３図は本発明における
位相差発生回路を示すブロック図である。第３図によれ
ば第１図に示した位相差発生回路112はクロック入力が
クロック端子310に、リセット入力が基準位相入力端子3
13に接続された４ビットカウンタ301と、一方の入力が
カウンタ301の出力Q₃に、他方の入力が２倍モード指定
端子312に接続された論理積回路303と、一方の入力が２
倍モード指定端子312に、他方の入力が位相指定端子B₃
に接続された論理積回路304と、一方の端子群が４ビッ
トカウンタ301の出力Q₀,Q₁,Q₂、論理積回路303の出力
に、他方の端子群が位相差入力端子B₀,B₁,B₂,論理積回
路304の出力に接続され、出力が位相パルス出力端子311
に接続された一致検出回路302からなる。

第３図において16タイムスロットからなるフレームのタ
イムスロット４を指示する場合について動作を説明す
る。図示していないクロックジェネレータは、１タイム
スロットを１周期とするクロックをクロック端子310に
入力する。また図示していない制御系は、２倍モード指
定端子312に入力し、位相指定端子B₃,B₂,B₁,B₀には位相
差情報"4"2進数で0100を入力する。

また第１図のフレーム同期回路111は毎フレームタイム
スロット０において基準位相端子313に基準位相パルス
を出力し、４ビットカウンタ301をリセットする。

４ビットカウンタ301はクロックに従って、フレームの
先頭から順に０，１，２，…，15とタイムスロットの番
号を表すように順次カウントアップしていく。一方、２
倍モード指定端子312には１が入力されているので、４
ビットカウンタの出力Q₃、位相指定端子B₃の出力は論理
積回路303,304を通して一致検出回路302へ入力されてい
る。一致検出回路302はカウンタ301の出力Q₀,Q₁,Q₂,Q₃
と位相差情報B₀,B₁,B₂,B₃とを比較し、両者が等しい
時、すなわちカウンタ301が４までカウントアップした
時のみ１タイムスロット幅の位相パルスX1を出力する。

次に第３図において２つのタイムスロットを用いて２倍
の帯域を持つ通話信号を時分割多重信号に多重化する場
合について説明する。この場合には図示していない制御
系は２倍モード指定端子312へ０を入力するとともに、
位相指定端子B₃,B₂,B₁,B₀へ位相差情報4(0100)を入力す
る。２倍モード指定端子312に０が入力されると論理積
回路303,304の出力は共に０となる。これにより一致検
出回路302はカウンタ301の出力Q₁,Q₂,Q₃と位相差指定情
報B₁,B₂,B₃が一致した時、すなわち、カウンタ301が"4"
と"12"になった時に１タイムスロット分の位相パルスX
2,X3を出力する。

この位相差発生回路を使用することにより、本発明の第
１、第２の実施例に示した多重回路は通話信号入力に加
えられた基本速度、あるいはその倍の速度の通話信号を
必要に応じてハイウェイに多重化することができる。ま
た同様に分離回路はハイウェイ上の基本速度、あるいは
その倍の速度の通話信号を必要に応じて通話信号出力端
子に出力することができるという効果がある。

（発明の効果）以上述べたように、本発明によれば配線長を考慮して設
計する必要がなく、高速動作が可能な多重分離スイッチ
が得られる。

更に、本発明によれば基本速度ならびに基本速度の整数
倍の速度を有する通話信号を必要に応じて多重分離し得
るという効果が得られる。

【図面の簡単な説明】

第１図は本発明の第１の実施例を示すブロック図、第２
図は本発明の第２の実施例を示すブロック図、第３図は
本発明の第１、第２の実施例に示す位相差発生回路を示
すブロック図、第４図は従来技術による交換機の構成を
示すブロック図、第５図は第１図に示す位相差発生回路
112あるいは162の構成を示すブロック図である。図において、100,211,212はフレーム同期パターン発生
回路、110,120,130,140,221,222,223,224,231,232,233,
234は多重回路、150,160,170,180,241,242,243,244,25
1,252,253,254は分離回路、111,161はフレーム同期回
路、112,162は位相差発生回路、113はマルチプレクサ、
204は空間スイッチ、205,400は可変位相パルス発生回
路、301,501は４ビットカウンタ、302,502は一致検出回
路、163,303,304,410,411,412,413,414,415,416,417は
論理積回路をそれぞれ表す。

Claims

【特許請求の範囲】

【請求項１】時分割多重信号上にフレーム同期パターン
を送出する手段と、時分割多重信号入出力と通話信号入
力を持った複数の多重回路と、時分割多重信号入出力と
通話信号出力を持った複数の分離回路から構成され、前
記フレーム同期パターン送出手段の時分割多重信号出力
に第１の多重回路の時分割多重信号入力が接続され、さ
らに第１の多重回路に引続き複数の多重回路がお互いの
時分割多重信号出力を時分割多重信号入力に接続する形
で直列接続され、さらに、最後尾の多重回路の時分割多
重信号出力に、第１の分離回路の時分割多重信号入力が
接続され、さらに第１の分離回路に引続き複数の分離回
路がお互いの時分割多重信号出力を時分割多重信号入力
に接続する形で直列接続され、該複数の多重回路は、そ
れぞれ前記フレーム同期パターンを前記時分割多重信号
から検出することによりフレーム位相を検出し、フレー
ム位相の先頭から制御系から予め設定された制御情報に
応じた位相差を持つタイムスロットへ通話信号入力から
入力される通話信号を前記時分割多重信号に時分割多重
し、該複数の分離回路は、それぞれ前記フレーム同期パ
ターンを前記時分割多重信号から検出することによりフ
レーム位相を検出し、フレーム位相の先頭から制御系か
ら予め設定された制御情報に応じた位相差を持つタイム
スロットに多重化された通話信号を前記時分割多重信号
から分離し、通話信号出力に出力することを特徴とする
多重分離スイッチ。
【請求項２】時分割多重信号上に複数のフレーム同期パ
ターンを送出する手段と、時分割多重信号入出力と通話
信号入力を持った複数の多重回路と、時分割多重信号入
出力と通話信号出力を持った複数の分離回路から構成さ
れ、前記複数のフレーム同期パターン送出手段の時分割
多重信号出力にそれぞれ第１の多重回路の時分割多重信
号入力が接続され、さらに第１の多重回路に引続き複数
の多重回路がお互いの時分割多重信号出力を時分割多重
信号入力に接続する形で直列接続され、さらに、それぞ
れの最後尾の多重回路の時分割多重信号出力が、時分割
空間スイッチの入力にそれぞれ接続され、該時分割空間
スイッチの出力がそれぞれ分離回路の時分割多重信号入
力に接続され、さらに該分離回路に引続き複数の分離回
路がお互いの時分割多重信号出力を時分割多重信号入力
に接続する形で直列接続され、該複数の多重回路は、そ
れぞれ前記フレーム同期パターンを前記時分割多重信号
から検出することによりフレーム位相を検出し、フレー
ム位相の先頭から制御系から予め設定された制御情報に
応じた位相差を持つタイムスロットへ通話信号入力から
入力される通話信号を前記時分割多重信号に時分割多重
し、該複数の分離回路は、それぞれ前記フレーム同期パ
ターンを前記時分割多重信号から検出することによりフ
レーム位相を検出し、フレーム位相の先頭から制御系か
ら予め設定された制御情報に応じた位相差を持つタイム
スロットに多重化された通話信号を前記時分割多重信号
から分離し、通話信号出力に出力することを特徴とする
多重分離スイッチ。
【請求項３】多重回路においてフレーム同期パターンを
前記時分割多重信号から検出することによりフレーム位
相を検出し、フレーム位相の先頭から制御系から予め設
定された第１の制御情報に応じた位相差を持ったタイム
スロットから、制御系から予め設定された情報速度を示
す第２の制御情報に応じた間隔で通話信号入力から入力
される通話信号を前記時分割多重信号に時分割多重し、
分離回路において、フレーム同期パターンを前記時分割
多重信号から検出することによりフレーム位相を検出
し、フレーム位相の先頭から制御系から予め設定された
第１の制御情報に応じた位相差を持ったタイムスロット
から、制御系から予め設定された第２の制御情報に応じ
た間隔で時分割多重信号から通話信号を通話信号出力に
出力することを特徴とする特許請求の範囲第１項または
第２項に記載の多重分離スイッチ。