JPH065490B2

JPH065490B2 - サ−ボシステムのテスト及び調整装置

Info

Publication number: JPH065490B2
Application number: JP59044007A
Authority: JP
Inventors: 泰平中間; 隆降旗
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1984-03-09
Filing date: 1984-03-09
Publication date: 1994-01-19
Anticipated expiration: 2009-01-19
Also published as: JPS60189516A

Description

【発明の詳細な説明】〔発明の利用分野〕本発明は、サーボシステムのテスト及び調整装置に関
し、特にＶＴＲなどのディスクあるいはキャフスタンの
サーボシステムのテスト及び調整装置に関する。

〔発明の背景〕

第１図は、回転２ヘッド形ＶＴＲの記録時のディスクサ
ーボシステムの一例を示す概略ブロック図である。

第１図において、１，２は映像信号をフィールド毎に交
互に磁気テーフ４に記録し再生する磁気ヘツドである。
この二つの磁気ヘツド１，２は、ディスク３の上に互い
に１８０°の角度で取付けられており、ディスクモータ
５によりディスク３とともに回転される。６は前記一方
の磁気ヘツド１の位置に関連してディスクに取付けられ
たマグネット、７はマグネット６の位置を検出する為の
タックヘッドである。

又、８は増幅回路、９は遅延マルチ回路、１０はヘッド
切換信号形成回路、１１は複合同期信号の入力端子、１
２は垂直同期分離回路、１３は分周回路、１４は位相比
較回路、１５は速度調整回路、１６は速度弁別回路、１
７はモータ駆動回路、１８はスイッチ、３２は速度制御
系の基準電圧の入力端子、４０は出力端子である。

第１図において、マグネット６の位置を検出したタック
ヘッド７からの出力はまず増幅回路８に供給されて増幅
される。この増幅された信号は、遅延マルチ回路９に供
給され、ここで磁気ヘツド１と磁気テープ４の空間的な
相対位置が規定の関係になるように位相調整される。

この遅延マルチ回路９の出力は、ヘッド切換信号形成回
路１０に供給される。この回路１０では前記遅延マルチ
回路９の出力に基ついて、磁気ヘッド１，２の回転に同
期した周波数３０Hz、デューティ比５０％のヘッド切換
信号（参照信号）Ｓ_wを形成し、これを出力する。この
信号Ｓ_wは、位相比較回路１４の一方に入力される。

前記位相比較回路１４の他方には、サンプリング信号
（被参照信号）Ｖ_sが供給される。この信号Ｖ_sは入力端
子１１より入力される複合同期信号より、垂直同期分離
回路１２で分離した垂直同期信号を、分周回路１３で1/
2分周した信号である。

そこで、位相比較回路１４では、前記ヘッド切換信号Ｓ
_wとサンフリング信号Ｖ_sとを位相比較し、その結果得ら
れた位相誤差信号Ｅ_iを出力する。

一方、速度弁別回路１６は、ディスクモータ５から、そ
の回転速度に関連して検出されたＦＧ（Frequency Gene
rator）信号を速度弁別し、その結果得られた速度誤差
信号をＥ_pを出力する。

したがって、スイッチ１８の可動接点が固定接点Ａに閉
じている時は、位相誤差信号Ｅ_iと速度誤差信号Ｅ_pとが
速度調整回路１５に供給され、ここで両信号Ｅ_i，Ｅ_pが
加算される。また、前記可動接点が固定接点Ｂに閉じて
いる時には、入力端子３２からの速度制御系の基準電圧
Ｅ_Rが速度調整回路１５に供給され、該基準電圧Ｅ_Rと速
度誤差信号Ｅ_pとが加算される。なお、前記基準電圧Ｅ_R
は、位相誤差信号Ｅ_iの中心電圧に等しい電圧である。

そして、速度調整回路１５で加算された信号（電圧）
は、次段のモータ駆動回路１７に供給される。この結
果、ディスクモータ５は、前記駆動回路１７の出力をモ
ータ駆動電圧として入力する為に、その速度は制御され
る。

以上の説明からも明らかなように、第１図においては、
垂直同期分離回路１２及び分周回路１３を含めて、ディ
スクモータ５、マグネット６、タックヘッド７、各回路
８，9，10，１４、スイッチ１８及び回路15,17は負帰還
の位相制御ルーフを構成している。また、ディスクモー
タ５及び各回路16，15，17は、同じく負帰還の速度制御
ルーフを構成している。

したがって、前記スイッチ１８の可動接点を固定接点Ｂ
に閉じると、制御ルーフから位相制御ルーフが切り離さ
れ、速度制御ルーフのみとなる。又、スイッチ１８の可
動接点を固定接点Ａに閉じると、この時には、速度制御
ループに位相制御ループが接続されたことになる。すな
わち、スイッチ１８は、後述するところから明らかな様
に、ディスクサーボシステムのテスト及び調整を行なう
際に、制御ループから位相制御ループを切り離す為に用
いられるものである。

ところで、この様な第１図のサーボ回路において、速度
及び位相のサーボ調整を行なう為には、速度調整回路１
５の調整用ツマミ（図示せず）を操作して、ディスクモ
ータ５の回転を変えることによってなされる。すなわ
ち、前記ディスクモータ５が所定速度で回転するように
制御（速度調整）すると共に、ヘッド切換信号Ｓ_wとサ
ンプリング信号Ｖ_sとの位相差が規格で定める所定値と
なる様に制御（位相調整）してなされる。以下、具体的
に説明する。

第１図において、サーボテスト及び調整は、まずスイッ
チ１８の可動接点を固定接点Ｂに閉じて制御ループから
位相制御ループを切り離し、速度制御ループのみとして
行なわれる。

すなわち、出力端子４０で検知した第２図に示すヘッド
が切換信号Ｓ_wに対して、別の出力端子（図示せず）か
ら取り出した第２図に示すサンプリング信号Ｖ_sがほぼ
固定状態、すなわち信号Ｓ_wとＶ_sとが同一周波数となっ
ているか否かをテストする。その結果、前記状態になっ
ていなければ速度調整回路１５の調整用ツマミを操作し
て、前記状態となるように調整を行なう。

次に、スイッチ１８の可動接点を固定接点Ａに閉じて、
速度制御ループに位相制御ループを接続した状態とす
る。そして、この時には、第２図に示す信号Ｓ_wに対し
て信号Ｖ_sが所定の位相でロックされているか否かをテ
ストする。その結果、位相ロック状態になっていなけれ
ば、前記速度制御と同様に、速度調整回路１５の調整用
ツマミを操作して、前記位相ロック状態となるように調
整を行なう。

しかしながら、このようなサーボテスト及び調整方法で
は、第１図をＩＣ回路で構成した場合に出力端子４０の
外に、サンプリング信号Ｖ_sを取り出すピンが必要とな
り、ピン数が増えるという欠点があると共に、観測すべ
き２つの信号Ｓ_w，Ｖ_sを２現像で表示する為にテスト及
び調整行為が煩雑になるという欠点もあった。

そこで、この煩雑さを避ける為に、前記両信号を１現像
で観測することが考えられるが、これを行なう為には、
第１図のＩＣ回路とは別個の基板にアナログ加算回路等
のテスト用の周辺回路を形成し、生産現場でのサーボテ
スト及び調整時には該周辺回路を取付け取り外し等する
必要があった。ところで、このような作業は、前記した
ことから明らかなようにスイッチ１８による位相制御ル
ープの接続遮断操作と共に、サーボテスト及び調整作業
の能率を低下させるという欠点を生じさせた。

一方、昨今のディジタルＩＣ技術の発展により、上述し
たサーボ回路等をディジタルＩＣに高集積化する試みが
なされている。そして、従来のこの方法では、ディジタ
ル的に計数した速度，位相誤差量に対応してパルス幅変
調した信号を出力し、該信号をもとにしてサーボテスト
及び調整を行っていた。

すなわち、速度及び位相制御のサーボテストは前記速
度，位相誤差量に応じてパルス幅変調されて出力される
パルス幅変調信号のデューティ比を観測して行なってい
た。なお、該信号において、速度及び位相ロック状態で
は、デューティ比は５０％である。

しかしながら、この方法では、デューティ比により速度
及び位相ロック状態をいわば間接的に観測するものであ
るから、速度及び位相の進み遅れを直接把握することが
できず、この結果、正確な速度及び位相調整を行なうの
には時間がかかり作業能力が悪いという欠点があった。

〔発明の目的〕

本発明の目的は、前記した従来技術の欠点をなくし、Ｖ
ＴＲなどのサーボシステムのテスト及び調整を、効率よ
く、かつ正確に行なうことができるサーボシステムのテ
スト及び調整装置を提供することにある。

〔発明の概要〕

本発明の特徴は、位相制御に係る参照信号及び基準とな
る被参照信号に基づいて形成されたサンプリング信号の
位相誤差に基づいてパルス幅変調された位相誤差信号を
出力する位相比較回路と、前記位相誤差信号と同一周波
数でかつデューティ比５０％のパルス信号を出力するパ
ルス生成回路と、第１〜第３の各モードを指定するモー
ド指定手段と、前記第１のモードが指定された時には前
記参照信号を出力し、前記第２、第３のモードが指定さ
れた時には前記参照信号及び前記サンプリング信号を排
他的論理和加算した信号を出力する第１の信号出力手段
と、前記第１及び第２のモードが指定された時には前記
位相誤差信号を出力し前記第３のモードが指定された時
には前記パルス信号を出力する第２の信号出力手段と、
前記第２の信号出力手段の出力を平滑し、該信号を速度
調整回路に供給する手段とを設け、かつ前記第１のモー
ドが通常動作モード、第２のモードが位相制御系のテス
ト及び調整モード、第３のモードが速度制御系のテスト
及び調整モードとした点にある。

〔発明の実施例〕

以下、本発明を用いて説明する。

第３図は、本発明の一実施例を適用した回転２ヘッド形
ＶＴＲの記録時のサーボシステムの要部を示すブロック
図である。同図において、第１図ど同一符号は同一物又
は同等物を示す。

１９は、入力端子３３から入力された被参照信号である
サンプリング信号Ｖ_sをサンプリング信号形成回路３４
で波形整形した第２のサンプリング信号Ｓ_pと、入力端
子３２から入力される参照信号であるヘッド切換信号Ｓ
_wとを位相比較し、両者の位相誤差量に対応してパルス
幅変調された位相誤差信号Ｄ_iを出力する位相比較回路
である。

２０は、前記ヘッド切換信号Ｓ_wと、アンドゲート２１
の出力とを入力とし、出力端子２９に信号Ｔ_sを供給す
る排他的論理和ゲートである。なお、前記アンドゲート
２１には、前記第２のサンプリング信号Ｓ_pと、オアゲ
ート２７からの出力信号Ｉ₁とか入力されている。この
結果、出力信号Ｉ_lがハイレベルの時、第２のサンプリ
ング信号Ｓ_pが前記ゲート２１から出力される。

２２は、アンドゲート23,24の出力を入力として信号Ｔ_i
を出力するオアゲートである。なお前記アンドゲート２
３には、前記位相誤差信号Ｄ_iと、オアゲート２８から
の出力信号Ｉ₂とが供給されている。この結果、アンド
ゲート２３には出力信号Ｉ₂がハイレベルの時、位相誤
差信号Ｄ_iを出力する。そして、この時には、該信号Ｄ_i
は前記オアゲート２２の信号Ｔ_iとして出力される。

又、アンドゲート２４には、パルス生成回路25からのデ
ューティ比５０％で位相誤差信号Ｄ_iと同一周波数のパ
ルス信号Ｒ_iと、後述する３値入力デコーダ２６からの
出力信号Ｉ_Hとが供給されている。この結果、アンド回
路２４は、信号Ｉ_Hがハイレベルの時、前記Ｒ_iを出力す
る。そしてこの時には、該信号Ｒ_iは、前記オアゲート
２２の信号Ｔ_iとして出力される。

３値入力デコーダ２６は端子３１に第４図に示すような
ハイレベル“Ｈ”、ミドルレベル“Ｍ”ローレベル
“Ｌ”の信号（モード指定信号）Ｉがそれぞれ印加され
た時、各入力レベルを識別して、それらに対応する信号
Ｉ_H，Ｉ_M，Ｉ_Lをそれぞれ出力する。そして、信号Ｉ_Hは
オアゲート２７及びアンドゲート２４のそれぞれ一方の
入力端子に信号Ｉ_Mはオアゲート２７の他方の入力端子
及びオアゲート２８の他方の入力端子に供給される。

３０は、前記オアゲート２２の出力信号Ｔ_iを平滑して
直流の位相誤差信号Ｅ_iとして出力するローパスフィル
タである。３６は入力端子３５からの速度誤差信号Ｅ_p
と前記位相誤差信号Ｅ_iとが速度調整回路１５で加算さ
れ、該加算信号が供給される端子である。

なお、前記速度誤差信号Ｅ_pは、第１図と同様図示して
いないが速度弁別回路から供給され、又速度調整回路１
５からの加算信号は端子３６を介して、モータ駆動回路
に供給される。

以上の様な構成からなる第３図の回路動作について、以
下に説明する。

まず、サーボテスト及び調整モードでない通常のディス
クサーボモード（以下モードＩと記す）について説明す
る。

このモードＩでは、３値入力デコーダ２６に入力される
信号Ｉは“Ｌ”である。したがって、該デコーダ２６の
出力は、信号Ｉ_Lのみかハイレベルとなって、他のＩ_H，
Ｉ_Mはローレベルである。この結果、オアゲート２８の
出力信号Ｉ₂はハイレベルとなり、アンドゲート２３を
開くので、該アンドゲート２３からはパルス幅変調され
た位相誤差信号Ｄ_iが出力される。

この時、アンドゲート２４からの出力は、前記した様
に、信号Ｉ_Hがローレベルである為に、ローレベルとな
っている。

したがって、オアゲート２２からは、アンドゲート２３
の出力である位相誤差信号Ｄ_iが信号Ｔ_iとして出力され
る。そして、この信号Ｔ_iは、ローパスフィルタ３０に
おいて平滑され、前記した様に直流の位相誤差信号Ｅ_i
となって、速度調整回路１５の一方に供給される。

そこで、速度調整回路１５では、前記位相誤差信号Ｅ_i
と、他方から供給される速度誤差信号Ｅ_pとを加算し、
該加算信号を端子３６を介して、モータ駆動回路１７に
供給する。この結果、前記第１図の説明からも明らかな
様に、通常のディスク制御が行なわれることになる。

又、このモードＩにおいては、オアゲート２７からの出
力信号Ｉ₁はローレベルとなる為に、アンドゲート２１
は閉状態となっている。この結果排他的論理和ゲート２
０からは、ヘッド切換信号Ｓ_wが、信号Ｔ_sとして出力さ
れる。

そして、この信号Ｔ_sとして出力され、端子29に供給さ
れたヘッド切換信号Ｓ_wは、前述した様に、デューティ
比５０％、周波数３０Hzの信号であるか、該信号はＶＴ
Ｒの信号系あるいは他のサーボ系の信号処理用として使
われる。

次に、サーボテスト及び調整モードについて説明する。

３値入力デコーダ２６に入力される信号Ｉが“Ｍ”とな
るサーボテスト及び調整モード（以下モードIIと記す）
では、該デコーダ２６の出力は、信号Ｉ_Mのみがハイレ
ベルとなり、他の信号Ｉ_H，Ｉ_Lはローレベルとなってい
る。この結果、このモードIIでは前記モードＩと同様
に、オアゲート28の出力信号Ｉ₂はハイレベルであり、
又、アンドゲート２４は、閉状態であるので、オアゲー
ト22からは位相誤差信号Ｄ_iが信号Ｔ_iとして出力され
る。したがって該モードIIでは、通常のディスクサーボ
制御が行なわれていることになる。

しかし、該モードIIは前記モードＩと異なり、オアゲー
ト２７の出力信号Ｉ₁はハイレベルとなっている。この
為に第２のサンプリング信号Ｓ_pはアンドゲート２１を
介して、排他的論理和ゲート２０の一方に供給される。
したがって該ゲート２０からは前記信号Ｓ_pともう一方
の入力であるヘッド切換信号Ｓ_wとの排他的論理和加算
された信号が信号Ｔ_sとして出力される。

この場合における出力信号Ｔ_sは、第５図に示す様にヘ
ッド切換信号Ｓ_wと第２のサンプリング信号Ｓ_pとの両信
号のレベルが一致した時ハイレベル一致しない時はロー
レベルとなる信号である。したがって、信号Ｓ_pは第５
図の様に、信号Ｓ_wがローレベルの期間で正パルスとし
て形成されるか、又は図示しないが、信号Ｓ_wがハイレ
ベルの期間で負パルスとして形成されるようになる。す
なわち信号Ｔ_sは、ヘッド切換信号Ｓ_wに第２のサンプリ
ング信号Ｓ_pが嵌め込まれた状態の信号となる。

次に、３値入力デコーダ２６に入力される信号Ｉが
“Ｈ”となるサーボテスト及び調整モード（以下モード
IIIと記す）について説明する。

このモードIIIでは、該デコーダ２６の出力は、信号Ｉ_H
のみがハイレベルとなり、他の信号Ｉ_M，Ｉ_Lはローレベ
ルとなっている。したがって、このモードIIIでは、オ
アゲート２７の出力信号Ｉ₁がハイレベルとなるので、
前記モードIIと同様に排他的論理和ゲート２０の出力信
号Ｔ_sは、信号Ｓ_wに信号Ｓ_pが嵌め込まれた信号とな
る。

一方、該モードIIIでは、オアゲート２８の出力信号Ｉ₂
はローレベルとなる為に、アンドゲート２３の出力はロ
ーレベルである。他方、アンドゲート２４にはハイレベ
ルの信号Ｉ_Hか供給されている為に、該アンドゲート２
４からは信号Ｒ_iが出力される。したがって、この信号
Ｒ_iはオアゲート２２の信号Ｔ_iとして出力される。な
お、前記信号Ｒ_i、すなわち、この時の出力信号Ｔ_iはモ
ードＩ，IIの場合のパルス幅変調された位相誤差信号Ｄ
_iと異なり、前記した通り信号Ｄ_iと同一周波数でかつデ
ューティ比５０％のパルス信号である。

そして、この信号Ｔ_iは、ローパスフィルタ30により平
滑されて、所定の直流電圧、すなわち位相誤差信号Ｅ_i
の中心電圧に等しい電圧として速度調整回路１５に供給
される。すなわち、このモードIIIでは、制御ループか
ら位相制御ループを切り離し、速度制御ループのみとし
た状態であることは明らかであろう。

以上に述べたモードII，IIIのサーボテスト及び調整モ
ードにおいて、ディスクサーボのテスト及び調整が具体
的にどの様に行なわれるかを以下に説明する。このテス
ト及び調整は、装置の工場出荷時に行なう。

まず、ディスクサーボのテスト及び調整を行なう為には
３値入力デコーダ２６の入力信号Ｉを“Ｈ”としてモー
ドIIIとする。このモードIIIでは、前記した様に、制御
ループから位相制御ループを切り離し、速度制御ループ
のみとした状態であり、又端子２９には第５図に示す様
にヘッド切換信号Ｓ_wに第２のサンプリング信号Ｓ_pが嵌
め込まれた信号Ｔ_sが得られる。したがってこのモードI
IIでは速度制御のテスト及び調整を行なうことになる。

そして、これは、前記信号Ｔ_s（第３図の端子２９に出
力される。）をオシロスコープ等の波形観測手段で観測
して、信号Ｓ_wと信号Ｓ_pが同じ周波数となって、両信号
の位相がほぼ固定状態となっているか否かをテストする
ことでなされる。もし、この時、前記状態になっていな
い場合には、該状態となる様に、速度調整回路１５を調
整する。

次に、入力信号Ｉを“Ｍ”にしてモードIIとする。この
モードIIでは、前記したことから明らかな様に、速度制
御ループに位相制御ループが接続された状態であり、し
たがって通常のディスクサーボが行なわれている。又、
このモードIIでは、前記モードIIIと同様に、端子２９
には信号Ｓ_wに信号Ｓ_pが嵌め込まれた信号Ｔ_sが得られ
る。

したがって、記録時のディスクサーボ系の位相ロック
（同期引込み）状態のテストは、該信号Ｔ_sを観測して
信号Ｓ_wに対し、信号Ｓ_pが規格で定められた所定の位相
差（規定値）Ｘに固定されているか否かを観測すること
でなされる。そして、この時、信号Ｓ_pの位相が前記規
定値に対し、進みか又は遅れかの状態の時には、それに
応じて前記モードIIIと同様に、速度調整回路１５の調
整用ツマミ（図示せず）を操作して調整することにな
る。

以上では、本実施例の装置を記録時のディスクサーボシ
ステムに用いてサーボテスト及び調整を行なう場合であ
った。しかしながら、本発明は再生時のディスクサーボ
の場合にも、又記録，再生時のキャプスタンサーボの場
合にも同様の構成でそれらのサーボテスト及び調整を行
なうことができる。

ただし、再生時のディスクサーボのテスト及び調整時に
は、入力端子３３に供給される被参照信号は、サンプリ
ング信号Ｖ_sと異なる基準信号である。

又、キャプスタンサーボのテスト及び調整を行なう場合
には、入力端子３２に供給される参照信号は、記録時で
はＦＧ信号をもとにして作成された信号であり、再生時
ではコントロール信号（ＣＴＬ信号）をもとにして作成
された信号である。又、入力端子３３に供給される被参
照信号及び入力端子３５に供給される信号は、記録再生
時共にそれぞれ基準信号及びキャプスタンモータのＦＧ
信号を速度弁別して作成された信号である。

〔発明の効果〕

以上の説明から明らかな様に、本発明では、サーボテス
ト及び調整時において従来例の様に、テスト用の周辺回
路を取り付けたりせずに、参照信号と被参照信号の両信
号を排他的論理和加算してなる単一波形信号を形成する
ことができた。

この結果、本発明によれば、前記単一波形信号を観測す
ることのみで、直接的にＶＴＲの速度及び位相系のサー
ボテスト及び調整を行なうことができ、この結果、従来
のスイッチ切換え動作の不必要と共に、生産現場でのサ
ーボテスト及び調整作業の能率を大幅に向上させる効果
がある。

又、以上の説明からの明らかな様に、本発明によれば、
３値入力デコーダのみを共通とする第３図の様な回路を
２つ設けるようにすれば、一つのモード指定信号Ｉのみ
で、ディスクサーボ及びキャプスタンサーボシステムの
テスト及び調整を一括して行なえる効果もある。

さらに又、本発明を含むサーボ回路をＩＣ化した様な場
合にも、被参照信号（例えば、ヘッド切換信号Ｓ_w）を
取り出すピンが特に必要でなく、この結果、ピン数の増
加をおさえることもできる。

【図面の簡単な説明】

第１図は回転２ヘッド形ＶＴＲの記録時のディスクサー
ボシステムの一例を示す概略ブロック図、第２図は第１
図でのサーボテスト及び調整動作を説明する為のヘッド
切換信号Ｓ_wとサンプリング信号Ｖ_sとの関係の一例を示
す波形図（タイムチャート）、第３図は本発明の一実施
例を適用した回転２ヘッド形ＶＴＲの記録時のサーボシ
ステムの要部を示すブロック図、第４図は第３図の３値
入力デコーダのモード指定信号Ｉの信号レベルを示す
図、第５図は第３図でのサーボテスト及び調整動作を説
明する為のヘッド切換信号Ｓ_w、サンプリング信号Ｖ_s及
び前記両信号を排他的論理和加算して形成される信号Ｔ
_sの関係の一例を示す波形図（タイムチャート）であ
る。１５…速度調整回路、１９…位相比較回路、20…排他的
論理和ゲート、21，23，24…アンドゲート、22，27，28
…オアゲート、２５…パルス生成回路、２６…３値入力
デコーダ、３０…ローパスフィルタ、３４…サンプリン
グ信号形成回路。

Claims

【特許請求の範囲】

【請求項１】位相制御に係る参照信号及び基準となる被
参照信号に基づいて形成されたサンプリング信号の位相
誤差に基づいてパルス幅変調された位相誤差信号を出力
する位相比較回路と、デューティ比５０％の一定周波数
パルス信号、または一定レベル直流電圧を出力する定レ
ベル信号生成回路と、第１〜第３の各モードを指定する
モード指定手段と、前記第１のモードが指定された時に
は前記参照信号を出力し、前記第２、第３のモードが指
定された時には前記参照信号及び前記サンプリング信号
を排他的論理和加算した信号を出力する第１の信号出力
手段と、前記第１及び第２のモードが指定された時には
前記位相誤差信号を出力し、前記第３のモードが指定さ
れた時には前記定レベル信号を出力する第２の信号出力
手段と、前記第２の信号出力手段の出力を平滑し、該信
号を速度調整回路に供給する手段とを具備し、前記第１
のモードが通常動作モード、第２のモードが位相制御系
のテスト及び調整モード、第３のモードが速度制御系の
テスト及び調整モードであって、かつ装置のテスト及び
調整方法として、最初に前記第３のモードにし、前記第
１の信号出力手段の観測による前記参照信号とサンプリ
ング信号の位相が略固定するように前記速度調整回路を
調整し、次に前記第２のモードにして、前記参照信号と
サンプリング信号が所定位相差に固定されているか確認
し、そうでなければ再度前記速度調整回路を調整して、
前記所定位相に固定させ、その後、前記第１のモードで
ある通常動作モードにすることを特徴とするサーボシス
テムのテスト及び調整装置。
【請求項２】前記第１の信号出力手段が、前記第２及び
第３のモード指定時のみに前記サンプリング信号を通過
させる第１のゲート回路と、前記参照信号及び前記第１
のゲート回路の出力を排他的論理和加算する排他的論理
和ゲートとで構成されていることを特徴とする特許請求
の範囲第１項記載のサーボシステムのテスト及び調整装
置。
【請求項３】前記第２の信号出力手段が、前記第１及び
第２のモード指定時のみに前記位相誤差信号を通過させ
る第２のゲート回路と、前記第３のモード指定時のみに
前記定レベル信号を通過させる第３のゲート回路と、前
記第２及び第３のゲート回路の出力を入力とするオアゲ
ートとで構成されていることを特徴とする特許請求の範
囲第１項又は第２項記載のサーボシステムのテスト及び
調整装置。