JPS60243848A - サ−ボ調整回路 - Google Patents
サ−ボ調整回路Info
- Publication number
- JPS60243848A JPS60243848A JP10084284A JP10084284A JPS60243848A JP S60243848 A JPS60243848 A JP S60243848A JP 10084284 A JP10084284 A JP 10084284A JP 10084284 A JP10084284 A JP 10084284A JP S60243848 A JPS60243848 A JP S60243848A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- adjusted
- capstan
- adjusting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Velocity Or Acceleration (AREA)
- Control Of Multiple Motors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
本発明は、調整作業を迅速且つ容易にしたビデオテープ
レコーダ（ＶＴＲ）のサーボ調整回路に関する。
レコーダ（ＶＴＲ）のサーボ調整回路に関する。
（ロ） 従来技術
ＶＴＲのへラドサーボとキャプスタンサーボの一般的な
構成は、電子技術出版発行の“テレビ技術”’ｓｏ年１
０月号第４２頁にも示されている。第３図はこのサーボ
回路を更に具体的に示す一般的なサーボ回路ブロック図
である。
構成は、電子技術出版発行の“テレビ技術”’ｓｏ年１
０月号第４２頁にも示されている。第３図はこのサーボ
回路を更に具体的に示す一般的なサーボ回路ブロック図
である。
この図より明らかな様に、ヘッドモータ（ＨＭ）及びキ
ャプスタンモータ（ＣＭ）は、何れも回転速度を制御す
るヘッドＡＦＣ回路とキャプスタンＡＦＣ回路とを備え
ると共に、回転位相を制御するヘッドＡＰＣ回路とキャ
プスタンＡＰＣ回路とを備えており、両人２Ｃ回路の基
準入力は、記録時が記録映像信号の垂直同期分離出力で
あり、再生時が発振出力である。
ャプスタンモータ（ＣＭ）は、何れも回転速度を制御す
るヘッドＡＦＣ回路とキャプスタンＡＦＣ回路とを備え
ると共に、回転位相を制御するヘッドＡＰＣ回路とキャ
プスタンＡＰＣ回路とを備えており、両人２Ｃ回路の基
準入力は、記録時が記録映像信号の垂直同期分離出力で
あり、再生時が発振出力である。
以下、この従来回路の動作に付いて説明する。
まずヘッドモータの回転位相を検出するため、ヘッドデ
ィスクとには１８０＠対向して２個の極性を異にするマ
グネットが配設されており、このマグネットの通過を本
来のヘッドスイッチングタイミングより８＠分先行して
検出する位置にＰＧコイル（ＰＧ）を配している。この
ＰＧ比出力、第１フリツプフロツプ（１）に入力されて
フレーム周期の矩形波とされ、その立上りにより第１モ
ノマルチ〈２）をまた立下りにより第２モノマルチ（３
）をそれぞれトリガしており、８°分先行するＰＧ比出
力正規のタイミングに遅延している。このモノマルチの
各出力は、第２フリツププロツプ（４）を交互に反転せ
しめてヘッド出力切換用のＲＦスイッチングパルスを導
出する。このＲＦスイッチングパルスは第１参照波発生
回路（５）に入力いれ立下り部分を参照スロープに変換
する。
ィスクとには１８０＠対向して２個の極性を異にするマ
グネットが配設されており、このマグネットの通過を本
来のヘッドスイッチングタイミングより８＠分先行して
検出する位置にＰＧコイル（ＰＧ）を配している。この
ＰＧ比出力、第１フリツプフロツプ（１）に入力されて
フレーム周期の矩形波とされ、その立上りにより第１モ
ノマルチ〈２）をまた立下りにより第２モノマルチ（３
）をそれぞれトリガしており、８°分先行するＰＧ比出
力正規のタイミングに遅延している。このモノマルチの
各出力は、第２フリツププロツプ（４）を交互に反転せ
しめてヘッド出力切換用のＲＦスイッチングパルスを導
出する。このＲＦスイッチングパルスは第１参照波発生
回路（５）に入力いれ立下り部分を参照スロープに変換
する。
一方記録映像信号を入力する同期分離回路（６）からは
記録時に垂直同期分離出力が、また基準信号発生回路（
７）からは再生時に垂直同期周期の基準信号がそれぞれ
、第１ＲＰスイツチ（Ｓｌ）を介してに分周回路（８）
に入力きれる。このに分周出力を入力する第３モノマル
チ（９）の出力は、第１位相比較回路（ｌＯ）に於て第
１参照波をサンプルホールドし、サンプルホールド出力
がヘッドＡＰＣ出力として導出される。更に、へ７ドモ
ータの回転を検出する第１ＦＧコイル（ＦＧＩ）の第１
ＦＧパルスは、モノマルチを含む第１ＡＦＣ回路（１１
）に入力されてキャプスタンＡＦＣ出力を導出する。従
って、ヘッドモータ（ＨＭ）はキャプスタンＡＰＣ出力
とキ〜プスタンＡＦＣ出力を第１加算回路（１２）によ
って加算した出力によって回転位相を制御される。
記録時に垂直同期分離出力が、また基準信号発生回路（
７）からは再生時に垂直同期周期の基準信号がそれぞれ
、第１ＲＰスイツチ（Ｓｌ）を介してに分周回路（８）
に入力きれる。このに分周出力を入力する第３モノマル
チ（９）の出力は、第１位相比較回路（ｌＯ）に於て第
１参照波をサンプルホールドし、サンプルホールド出力
がヘッドＡＰＣ出力として導出される。更に、へ７ドモ
ータの回転を検出する第１ＦＧコイル（ＦＧＩ）の第１
ＦＧパルスは、モノマルチを含む第１ＡＦＣ回路（１１
）に入力されてキャプスタンＡＦＣ出力を導出する。従
って、ヘッドモータ（ＨＭ）はキャプスタンＡＰＣ出力
とキ〜プスタンＡＦＣ出力を第１加算回路（１２）によ
って加算した出力によって回転位相を制御される。
一方に分周出力は、記録時第２ＲＰスイツチ（Ｓ２〉を
介してコントロールヘッドに供給されると共に、第２参
照波発生回路（１３）にも入力される。この第２参照波
発生回路（１３）は、立北りを参照スロープに変換され
て第２位相比較回路（１４〉に入力きれる。記録時キャ
プスタンモータの回転を検出する第２ＦＧコイル（ＰＧ
２）の第２ＦＧパルスは分周回路（１５）にて分周され
第３ＲＰスイツチ（Ｓ３）を介して第２位相比較回路〈
１４〉に入力される。また再生時再生コントロール信号
は、第４・第５モノマルチ（１６）（１７）を経てトラ
ッキング調整を済せ、トラッキング出力を第３ＲＰスイ
ツチ（Ｓ３）を介して第２位相比較回路（１４）に入力
きれる。前記第２位相比較出力はキャプスタンＡＰＣ出
力として第２加算回路〈１８）に入力される。前記第２
ＦＧパルスは第２ＡＦＣ回路（１９）に入力されキャブ
スクンＡＦＣ出力を前記第２加算回路〈１８）に入力し
ており、第２加算出力はキ曳プスタンモータの回転位相
を正しくコントロールしている。
介してコントロールヘッドに供給されると共に、第２参
照波発生回路（１３）にも入力される。この第２参照波
発生回路（１３）は、立北りを参照スロープに変換され
て第２位相比較回路（１４〉に入力きれる。記録時キャ
プスタンモータの回転を検出する第２ＦＧコイル（ＰＧ
２）の第２ＦＧパルスは分周回路（１５）にて分周され
第３ＲＰスイツチ（Ｓ３）を介して第２位相比較回路〈
１４〉に入力される。また再生時再生コントロール信号
は、第４・第５モノマルチ（１６）（１７）を経てトラ
ッキング調整を済せ、トラッキング出力を第３ＲＰスイ
ツチ（Ｓ３）を介して第２位相比較回路（１４）に入力
きれる。前記第２位相比較出力はキャプスタンＡＰＣ出
力として第２加算回路〈１８）に入力される。前記第２
ＦＧパルスは第２ＡＦＣ回路（１９）に入力されキャブ
スクンＡＦＣ出力を前記第２加算回路〈１８）に入力し
ており、第２加算出力はキ曳プスタンモータの回転位相
を正しくコントロールしている。
上述する従来回路は、７個のモノマルチを配しており、
各モノマルチは準安定期間を正規の値に規定する様にボ
リュームを調整しなければならない。まず、第１・第２
モノマルチ（２）（３）の第１・第２ボ’Ｊ ニーム（
Ｖ Ｒ１）（ＶＨ２）は、ＰＧ比出力８°分遅延する様
に調整しなければならず、第３モノマルチ（９）の第３
ボリユーム（ＶＨ２）は、／＼ツドＡＰＣ出力が４■に
位相ロックする様に遅延時間を調整しなければならない
。声た第４・第５モノマルチ（１６）（１７）の第４・
第５ボリユームは、トラッキング調整ボリュームであり
、第５ボリユーム（ＶＨ２）はクリック点を有する外付
けの調整ボリュームである。更に、前記第１−第２ＡＦ
Ｃ回路（１１）（１９）には、前後するパルス間隔を基
準周期と比較してＡＦＣ出力を導出すべくＦＧ出力を頂
度基準周期相当期間遅延するモノマルチを配しており、
このモノマルチの準安定期間を第６・第７ボリユーム（
Ｖ Ｒ６）（Ｖ Ｒ７）にて調整している。
各モノマルチは準安定期間を正規の値に規定する様にボ
リュームを調整しなければならない。まず、第１・第２
モノマルチ（２）（３）の第１・第２ボ’Ｊ ニーム（
Ｖ Ｒ１）（ＶＨ２）は、ＰＧ比出力８°分遅延する様
に調整しなければならず、第３モノマルチ（９）の第３
ボリユーム（ＶＨ２）は、／＼ツドＡＰＣ出力が４■に
位相ロックする様に遅延時間を調整しなければならない
。声た第４・第５モノマルチ（１６）（１７）の第４・
第５ボリユームは、トラッキング調整ボリュームであり
、第５ボリユーム（ＶＨ２）はクリック点を有する外付
けの調整ボリュームである。更に、前記第１−第２ＡＦ
Ｃ回路（１１）（１９）には、前後するパルス間隔を基
準周期と比較してＡＦＣ出力を導出すべくＦＧ出力を頂
度基準周期相当期間遅延するモノマルチを配しており、
このモノマルチの準安定期間を第６・第７ボリユーム（
Ｖ Ｒ６）（Ｖ Ｒ７）にて調整している。
従って、組立時の調整に際しては、クリック点に規定き
れた第５ボリユーム（ＶＨ２）を除く６個のボリューム
を調整しなければならず、調整に時間を要した。
れた第５ボリユーム（ＶＨ２）を除く６個のボリューム
を調整しなければならず、調整に時間を要した。
（ハ）発明の目的
そこで本発明は、ＡＰＣ回路とＡＦＣ回路を独立的に調
整することにより調整作業を迅速且容易にした新規なサ
ーボ調整回路を提案するものである。
整することにより調整作業を迅速且容易にした新規なサ
ーボ調整回路を提案するものである。
（ニ） 発明の構成
本発明は、ＡＰＣ回路のλカを共通にすると共にＡＰＣ
出力を一定電圧にすることによりＡＦＣ回路とＡＰＣ回
路を独立調整することを特徴とするものである。
出力を一定電圧にすることによりＡＦＣ回路とＡＰＣ回
路を独立調整することを特徴とするものである。
（ホ） 実施例
以下、本発明を図示せる一実施例に従い説明する。本実
施例は、第３図の従来回路に調整用の回路を付加したも
のであり、同一構成要素は符号を共通にして基本動作の
説明を割愛する。まず、本実施例の調整に際しては、第
１〜第４切換スイツチ（ＳＷＩ）（ＳＷ２）（ＳＷ３）
（ＳＷ４）をＡ側よＰｌＢ側に切換えて定常モードより
調整モードに変更する。従って、第１１ｉ１Ｊ換スイツ
チ（ＳＷＩ）はヘッドＡ１０回路の入力を共通にし、第
２切換スイツチ（ＳＷ２）はキャプスタンＡＰＣ回路の
入力を共通にする。尚各共通入力はＲＦスイッチングパ
ルスである。又第３・第４切換スイツチ（ＳＷ３）（Ｓ
Ｗ４）分割抵抗（Ｒ１）（Ｒ２）により位相ロック電圧
４ｖを各加算回路（１２）（１８）に入力する。斯る状
態でテストテープをＶＴＲに装着して再生モードの設定
を為す。次に、第１ＦＧパルス（ＦＧＩ）の出力が所定
の周期となる様に第１ＦＧパルス（ＦＧＩ）の波形をシ
ンクロスコープで見乍ら第６ボリユーム（ＶＨ２）を調
節する。更にその後、第２ＦＧパルスに付いても同様に
、所定周期となる様に第７ボリユーム（ＶＨ２）を１Ｉ
ＩＩ整する。上述する調整によりヘッドモータ（ＨＭ）
及びキャプスタンモータ（ＣＭ）は所定速度で回転する
。続いて、再生映像信号の波形とＲＰスイッチングパル
ス波形を比較し乍ら再生垂直同期信号に対して所定期間
ＲＰスイッチングパルスが先行する様に、第１・第２
ホＩＪ 、 −ｌ、（Ｖ Ｒ１）（Ｖ Ｒ２）を！Ｉ！
整した上で、キシプスクンＡＰＣ出力が所定のロック電
圧４ｖに達する様に第４ボリユームを調整する。
施例は、第３図の従来回路に調整用の回路を付加したも
のであり、同一構成要素は符号を共通にして基本動作の
説明を割愛する。まず、本実施例の調整に際しては、第
１〜第４切換スイツチ（ＳＷＩ）（ＳＷ２）（ＳＷ３）
（ＳＷ４）をＡ側よＰｌＢ側に切換えて定常モードより
調整モードに変更する。従って、第１１ｉ１Ｊ換スイツ
チ（ＳＷＩ）はヘッドＡ１０回路の入力を共通にし、第
２切換スイツチ（ＳＷ２）はキャプスタンＡＰＣ回路の
入力を共通にする。尚各共通入力はＲＦスイッチングパ
ルスである。又第３・第４切換スイツチ（ＳＷ３）（Ｓ
Ｗ４）分割抵抗（Ｒ１）（Ｒ２）により位相ロック電圧
４ｖを各加算回路（１２）（１８）に入力する。斯る状
態でテストテープをＶＴＲに装着して再生モードの設定
を為す。次に、第１ＦＧパルス（ＦＧＩ）の出力が所定
の周期となる様に第１ＦＧパルス（ＦＧＩ）の波形をシ
ンクロスコープで見乍ら第６ボリユーム（ＶＨ２）を調
節する。更にその後、第２ＦＧパルスに付いても同様に
、所定周期となる様に第７ボリユーム（ＶＨ２）を１Ｉ
ＩＩ整する。上述する調整によりヘッドモータ（ＨＭ）
及びキャプスタンモータ（ＣＭ）は所定速度で回転する
。続いて、再生映像信号の波形とＲＰスイッチングパル
ス波形を比較し乍ら再生垂直同期信号に対して所定期間
ＲＰスイッチングパルスが先行する様に、第１・第２
ホＩＪ 、 −ｌ、（Ｖ Ｒ１）（Ｖ Ｒ２）を！Ｉ！
整した上で、キシプスクンＡＰＣ出力が所定のロック電
圧４ｖに達する様に第４ボリユームを調整する。
□ 更に、ヘッドＡ１０回路の基準人力が本来比較入力
に対し所定期間（７，５Ｈ）遅れているにも拘らず、ｔ
ｉｌｔ整時には入力を共通にすることに鑑み、調整時の
ヘッドＡＰＣ出力電圧が［コック電圧よりＩＶ高い５■
に達する様に第３ボリユーム（ＶＨ２）をｗＲ整する。
に対し所定期間（７，５Ｈ）遅れているにも拘らず、ｔ
ｉｌｔ整時には入力を共通にすることに鑑み、調整時の
ヘッドＡＰＣ出力電圧が［コック電圧よりＩＶ高い５■
に達する様に第３ボリユーム（ＶＨ２）をｗＲ整する。
この余分な１７分の電圧が７．５Ｈの位相進みに相当す
る。
る。
上述する手順によって６個のボリュームをＨＩ３整すれ
ば調整作業は迅速に為し得る。
ば調整作業は迅速に為し得る。
尚、第２図は、調整モードと定常モードの要部波形説明
図であり、第１切換スイツチ（ＳＷＩ）をＡ側よりＢ側
に切換えることにより、第３モノマルチ出力波形は（Ｃ
）より（Ｃ′）へと変化することにより、第１参照波出
力（ｂ）のスロープに対するサンプリング点は４ｖより
５ｖに変更される。
図であり、第１切換スイツチ（ＳＷＩ）をＡ側よりＢ側
に切換えることにより、第３モノマルチ出力波形は（Ｃ
）より（Ｃ′）へと変化することにより、第１参照波出
力（ｂ）のスロープに対するサンプリング点は４ｖより
５ｖに変更される。
また、第１切換スイツチ（ＳＷＩ）の切換により第２参
照波出力（ｅ）は（ｅ’）へと０７５Ｈ先行せしめられ
るが、第２切換スイ／チ（ＳＷ２）の切換によって第４
モノマルチ出力（ｇ）及び第５モノマルチ出力（ｆ）も
それぞれ７．５Ｈづつ（ｇ’）（ｆ”）と変更されるた
め、結果的にキャプスタンＡＰＣ出力電圧は所定のロッ
ク電圧４ｖに一致せしめられる。
照波出力（ｅ）は（ｅ’）へと０７５Ｈ先行せしめられ
るが、第２切換スイ／チ（ＳＷ２）の切換によって第４
モノマルチ出力（ｇ）及び第５モノマルチ出力（ｆ）も
それぞれ７．５Ｈづつ（ｇ’）（ｆ”）と変更されるた
め、結果的にキャプスタンＡＰＣ出力電圧は所定のロッ
ク電圧４ｖに一致せしめられる。
（へ）発明の効果
′ よって、本発明によれば、４個の切換スイッチを切
換えるだけで各ボリュームを独立的に調整することがで
き、調整作業が容易迅速になり、その
換えるだけで各ボリュームを独立的に調整することがで
き、調整作業が容易迅速になり、その
第１図は本発明の一実施例を示す回路ブロック図、第２
図は第１図の要部波形説明図、第３図は従来回路の回路
ブロック図をそれぞれ顕わす。 （ＨＭ＞・・・ヘッドモータ、（ＣＭ）・ キャプスタ
ンモータ、（１１）・・・第１ＡＦＣ回路、（１９）・
・第２ＡＦＣ回路。 出願人 三洋電機株式会社 代理人 弁理士 佐野靜夫
図は第１図の要部波形説明図、第３図は従来回路の回路
ブロック図をそれぞれ顕わす。 （ＨＭ＞・・・ヘッドモータ、（ＣＭ）・ キャプスタ
ンモータ、（１１）・・・第１ＡＦＣ回路、（１９）・
・第２ＡＦＣ回路。 出願人 三洋電機株式会社 代理人 弁理士 佐野靜夫
Claims (1)
- （１）遅延回路を含みビデオヘッドの回転速度を制御す
るヘッドＡＦＣ回路の出力と、遅延回路を含みビデオヘ
ッドの回転位相を制御するヘッドＡＰＣ回路の出力とを
加算してヘッドモータを駆動し、遅延回路を含みキャプ
スタンの回転速度を制御するキャプスタンＡＦＣ回路の
出力と、遅延回路を含みキャプスタンの回転位相を制御
するキャプスタンＡ２０回路の出力を加算してキャプス
タンモータを駆動するビデオテープレコーダに於て、 調整モード設定に際し、前記両人２Ｃ回路の出力に代え
て基準電圧を印加すると共に、前記両ＡＦＣ回路の基準
入力と比較入力にＲＦスイッチングパルスを入力する調
整スイッチを配して成るサーボ調整回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10084284A JPS60243848A (ja) | 1984-05-18 | 1984-05-18 | サ−ボ調整回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10084284A JPS60243848A (ja) | 1984-05-18 | 1984-05-18 | サ−ボ調整回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60243848A true JPS60243848A (ja) | 1985-12-03 |
Family
ID=14284570
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10084284A Pending JPS60243848A (ja) | 1984-05-18 | 1984-05-18 | サ−ボ調整回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60243848A (ja) |
-
1984
- 1984-05-18 JP JP10084284A patent/JPS60243848A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0572668B2 (ja) | ||
| US5012358A (en) | Tracking control apparatus for use with magnetic tape having video track and control track | |
| JPS61267957A (ja) | 磁気テ−プ記録再生装置 | |
| JPS61281688A (ja) | 磁気記録再生装置の疑似垂直同期信号生成方法及び疑似垂直同期信号生成回路 | |
| EP0116926A1 (en) | Magnetic recording and reproducing apparatus | |
| JPS60243848A (ja) | サ−ボ調整回路 | |
| US4609952A (en) | Recording and reproducing apparatus | |
| KR930009229B1 (ko) | 캡스턴모터 제어장치 | |
| JPH0437309Y2 (ja) | ||
| JPH0538423Y2 (ja) | ||
| JP2600512B2 (ja) | ディジタルビデオ信号記録再生装置 | |
| JPS61246952A (ja) | 回転ヘツド位相制御装置 | |
| JPH057830Y2 (ja) | ||
| JPS62226459A (ja) | トラツキング調整回路 | |
| JPS6056938U (ja) | 記録再生装置におけるサ−ボ回路の基準信号切換装置 | |
| JPS62167652A (ja) | 磁気記録再生装置 | |
| JPH04238143A (ja) | テープ走行速度制御装置 | |
| JPS60253046A (ja) | サ−ボ自動調整回路 | |
| JPH0510740B2 (ja) | ||
| JPH02287952A (ja) | コントロール信号発生装置とその信号分離装置 | |
| JPS6056940U (ja) | 記録再生装置におけるサ−ボ回路の基準信号切換装置 | |
| JPS62253279A (ja) | 磁気記録再生装置 | |
| JPH01235056A (ja) | 磁気記録再生装置 | |
| JPH0582662B2 (ja) | ||
| JPH0150986B2 (ja) |