JPH0654418B2 - 液晶パネル駆動用制御パルス発生回路 - Google Patents
液晶パネル駆動用制御パルス発生回路Info
- Publication number
- JPH0654418B2 JPH0654418B2 JP60099819A JP9981985A JPH0654418B2 JP H0654418 B2 JPH0654418 B2 JP H0654418B2 JP 60099819 A JP60099819 A JP 60099819A JP 9981985 A JP9981985 A JP 9981985A JP H0654418 B2 JPH0654418 B2 JP H0654418B2
- Authority
- JP
- Japan
- Prior art keywords
- control pulse
- sample
- video signal
- circuit
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Transforming Electric Information Into Light Information (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、サンプルホールド回路を有する液晶パネル駆
動回路に制御パルスを供給するための制御パルス発生回
路に関するものである。
動回路に制御パルスを供給するための制御パルス発生回
路に関するものである。
従来の技術 近年、液晶パネルを表示素子とした液晶テレビジョン受
像機が開発されている。この液晶テレビジョン受像機の
動作の概要についてまず説明する。
像機が開発されている。この液晶テレビジョン受像機の
動作の概要についてまず説明する。
第３図に液晶テレビジョン受像機の一般的な構成を示
す。放送局から送られたテレビ信号はアンテナ１で受信
され、チューナ２で周波数変換され中間周波数となる。
中間周波数に変換されたテレビ信号は、信号処理回路部
３で増幅，検波され音声信号と映像信号とが得られる。
音声信号は音声出力回路４を経てスピーカー５に出力さ
れる。映像信号は、クロマ部６に印加される。クロマ部
６にはクロマ処理部とクロマ出力部とがあり、映像信号
はクロマ処理部でＲ，Ｇ，Ｂ信号に復調され、その後ク
ロマ出力部で１フィールド毎に極性を反転させられた信
号に変換され、Ｙドライバー集積回路９に加えられる。
（以下集積回路をＩＣと略す）。ＹドライバーＩＣ９に
加えられた映像信号は、サンプルホールドされてアクテ
ィブマトリクス液晶パネル８のソースラインに印加され
る。また映像信号は制御パルス発生回路７に加えられ、
ここで各種制御パルスが得られ、ＸドライバーＩＣ１
０、及びＹドライバーＩＣ９の制御信号入力端子に印加
される。ＸドライバーＩＣ１０は、たて方向の走査を行
なうためのものであり、この出力はアクティブマトリク
ス液晶パネル８のゲートラインに加えられる。Ｘドライ
バーＩＣ１０からのたて方向走査パルスとＹドライバー
ＩＣ９からの映像信号とによって、アクティブマトリク
ス液晶パネル８上にテレビ画像が得られる。
す。放送局から送られたテレビ信号はアンテナ１で受信
され、チューナ２で周波数変換され中間周波数となる。
中間周波数に変換されたテレビ信号は、信号処理回路部
３で増幅，検波され音声信号と映像信号とが得られる。
音声信号は音声出力回路４を経てスピーカー５に出力さ
れる。映像信号は、クロマ部６に印加される。クロマ部
６にはクロマ処理部とクロマ出力部とがあり、映像信号
はクロマ処理部でＲ，Ｇ，Ｂ信号に復調され、その後ク
ロマ出力部で１フィールド毎に極性を反転させられた信
号に変換され、Ｙドライバー集積回路９に加えられる。
（以下集積回路をＩＣと略す）。ＹドライバーＩＣ９に
加えられた映像信号は、サンプルホールドされてアクテ
ィブマトリクス液晶パネル８のソースラインに印加され
る。また映像信号は制御パルス発生回路７に加えられ、
ここで各種制御パルスが得られ、ＸドライバーＩＣ１
０、及びＹドライバーＩＣ９の制御信号入力端子に印加
される。ＸドライバーＩＣ１０は、たて方向の走査を行
なうためのものであり、この出力はアクティブマトリク
ス液晶パネル８のゲートラインに加えられる。Ｘドライ
バーＩＣ１０からのたて方向走査パルスとＹドライバー
ＩＣ９からの映像信号とによって、アクティブマトリク
ス液晶パネル８上にテレビ画像が得られる。
次に、第３図に示すＹドライバーＩＣ９の動作と制御パ
ルス発生回路７からの制御パルスの関係について説明す
る。第４図にＹドライバーＩＣ９、及び制御パルス発生
回路７の構成の一例を示す。本例では制御パルス発生回
路からＹドライバーＩＣ制御パルスとして、φＹ，
Ｇ１，Ｇ２，Ｓが加えられている。クロマ部からのＲ，
Ｇ，Ｂ信号はＲ，Ｇ，Ｂ端子に加えられ、アナログマル
チプレクサ１１により１水平周期毎に切り換えられ３本
の映像信号ライン１２に導かれる。アナログマルチプレ
クサ１１は、液晶パネルのＲ，Ｇ，Ｂ絵素配列に応じた
切換動作を行なう。１３はシフトレジスタであり、制御
パルス発生回路からのクロックφＹとスタートパルスＳ
を入力とし、サンプリングパルスＱ１，Ｑ２，……を順
次出力する。１４はサンプルホールド回路及びオペアン
プであり、映像信号ライン１２の映像信号をシフトレジ
スタからのサンプリングパルスＱ１，Ｑ２，……によっ
てサンプリングし、制御パルス発生回路から加えられる
Ｇ１，Ｇ２パルスによってホールド動作を行なうもので
ある。サンプルホールド回路及びオペアンプ１４の出力
はＹドライバーＩＣの出力端子Ｙo1，Ｙo2……に接続さ
れており、この出力端子Ｙo1，Ｙo2……はアクティブマ
トリクス液晶パネルのソースラインに接続されている。
第４図におけるサンプルホールド回路及びオペアンプの
１つの回路（ｎ番目）及び制御パルス発生回路を第５図
に示し、第６図にそのタイミングチャートを示す。
ルス発生回路７からの制御パルスの関係について説明す
る。第４図にＹドライバーＩＣ９、及び制御パルス発生
回路７の構成の一例を示す。本例では制御パルス発生回
路からＹドライバーＩＣ制御パルスとして、φＹ，
Ｇ１，Ｇ２，Ｓが加えられている。クロマ部からのＲ，
Ｇ，Ｂ信号はＲ，Ｇ，Ｂ端子に加えられ、アナログマル
チプレクサ１１により１水平周期毎に切り換えられ３本
の映像信号ライン１２に導かれる。アナログマルチプレ
クサ１１は、液晶パネルのＲ，Ｇ，Ｂ絵素配列に応じた
切換動作を行なう。１３はシフトレジスタであり、制御
パルス発生回路からのクロックφＹとスタートパルスＳ
を入力とし、サンプリングパルスＱ１，Ｑ２，……を順
次出力する。１４はサンプルホールド回路及びオペアン
プであり、映像信号ライン１２の映像信号をシフトレジ
スタからのサンプリングパルスＱ１，Ｑ２，……によっ
てサンプリングし、制御パルス発生回路から加えられる
Ｇ１，Ｇ２パルスによってホールド動作を行なうもので
ある。サンプルホールド回路及びオペアンプ１４の出力
はＹドライバーＩＣの出力端子Ｙo1，Ｙo2……に接続さ
れており、この出力端子Ｙo1，Ｙo2……はアクティブマ
トリクス液晶パネルのソースラインに接続されている。
第４図におけるサンプルホールド回路及びオペアンプの
１つの回路（ｎ番目）及び制御パルス発生回路を第５図
に示し、第６図にそのタイミングチャートを示す。
第５図において、７は制御パルス発生回路、１５は映像
入力端子、１６，１７，１８，１９，２０はそれぞれ制
御信号Ｑｎ，Ｇ１，Ｇ２，Ｇ２，Ｇ１によって制御され
るスイッチング素子、Ｃna，Ｃnbはサンプルホールド用
コンデンサ、２１はバッファアンプ、２２は映像出力端
子である。
入力端子、１６，１７，１８，１９，２０はそれぞれ制
御信号Ｑｎ，Ｇ１，Ｇ２，Ｇ２，Ｇ１によって制御され
るスイッチング素子、Ｃna，Ｃnbはサンプルホールド用
コンデンサ、２１はバッファアンプ、２２は映像出力端
子である。
以上のように構成された従来の液晶パネル駆動用制御パ
ルス発生回路及びサンプルホールド回路について、第６
図のタイミングチャートに基づきその動作を説明する。
ルス発生回路及びサンプルホールド回路について、第６
図のタイミングチャートに基づきその動作を説明する。
Ｖinは映像入力端子１５に加えられる入力信号の波形で
あり１水平周期を１Ｈで表わしてある（以下、１水平周
期は１Ｈと略す）。Ｇ１，Ｇ２は制御パルス発生回路７
から加えられるサンプルホールド回路の制御パルスであ
り、Ｇ１，Ｇ２とも周期は２水平周期であり、位相は互
いにπだけずれている。また、Ｇ１の立下りとＧ２の立
上り、及びＧ１の立上りとＧ２の立下りとはタイミング
が一致している。Ｑｎは１Ｈの映像信号を時分割したと
きのｎ番目のサンプリングパルスであり、液晶パルスの
ｎ列目に供給する映像信号の情報をサンプリングするも
のである。Ｖna，Ｖnbはそれぞれサンプルホールドコン
デンサＣna，Ｃnbにかかる電圧であり、Ｖoutは映像出
力端子２２の出力信号の波形である。映像出力端子２２
は液晶パネルのｎ列目の電極（図示せず）に接続され
る。
あり１水平周期を１Ｈで表わしてある（以下、１水平周
期は１Ｈと略す）。Ｇ１，Ｇ２は制御パルス発生回路７
から加えられるサンプルホールド回路の制御パルスであ
り、Ｇ１，Ｇ２とも周期は２水平周期であり、位相は互
いにπだけずれている。また、Ｇ１の立下りとＧ２の立
上り、及びＧ１の立上りとＧ２の立下りとはタイミング
が一致している。Ｑｎは１Ｈの映像信号を時分割したと
きのｎ番目のサンプリングパルスであり、液晶パルスの
ｎ列目に供給する映像信号の情報をサンプリングするも
のである。Ｖna，Ｖnbはそれぞれサンプルホールドコン
デンサＣna，Ｃnbにかかる電圧であり、Ｖoutは映像出
力端子２２の出力信号の波形である。映像出力端子２２
は液晶パネルのｎ列目の電極（図示せず）に接続され
る。
タイミングチャートにおいて、ｔ１の期間はＧ１がオン
でＧ２がオフであるから、サンプルホールドコンデンサ
Ｃnbの情報が映像出力端子２２に伝えられるとともに、
サンプルホールドコンデンサＣnaにはサンプリングパル
スＱｎによって映像信号情報がサンプリングされる。次
に、ｔ２の期間はＧ１がオフでＧ２がオンであるから、
ｔ１時間にサンプリングされたＣnaの情報が映像出力端
子２２に伝えられるとともにＣnbにはＱｎのサンプリン
グパルスによって映像信号情報がサンプリングされる。
でＧ２がオフであるから、サンプルホールドコンデンサ
Ｃnbの情報が映像出力端子２２に伝えられるとともに、
サンプルホールドコンデンサＣnaにはサンプリングパル
スＱｎによって映像信号情報がサンプリングされる。次
に、ｔ２の期間はＧ１がオフでＧ２がオンであるから、
ｔ１時間にサンプリングされたＣnaの情報が映像出力端
子２２に伝えられるとともにＣnbにはＱｎのサンプリン
グパルスによって映像信号情報がサンプリングされる。
以下ｔ３，ｔ４……の期間はそれぞれｔ１，ｔ２の期間
と同様の動作を繰り返す。
と同様の動作を繰り返す。
発明が解決しようとする問題点 しかしながら、このような従来の回路では、制御パルス
発生回路からのサンプルホールド制御パルスＧ１，Ｇ２
においてＧ１の立下りとＧ２の立上り、及びＧ１の立上
りとＧ２の立下りのタイミングが一到しているのに対
し、サンプルホールド動作を行っているスイッチ１７，
１８，１９，２０を構成している素子（例えばＭＯＳの
アナログスイッチなど）の過渡的なスイッチング時間は
ゼロではないため、Ｇ１，Ｇ２が切り換わる際Ｇ１，Ｇ
２両方ともがオンとなってしまう期間が存在し、Ｖna，
Ｖnb間にクロストークが発生し、映像出力端子２２には
正確な映像信号情報が伝達されない、という問題点を有
していた。第６図の例では、ｔ３の期間にＶoutとして
Ｖnbの信号が出力されねばならないのにＶnaの影響を受
け正確な情報が得られていない。
発生回路からのサンプルホールド制御パルスＧ１，Ｇ２
においてＧ１の立下りとＧ２の立上り、及びＧ１の立上
りとＧ２の立下りのタイミングが一到しているのに対
し、サンプルホールド動作を行っているスイッチ１７，
１８，１９，２０を構成している素子（例えばＭＯＳの
アナログスイッチなど）の過渡的なスイッチング時間は
ゼロではないため、Ｇ１，Ｇ２が切り換わる際Ｇ１，Ｇ
２両方ともがオンとなってしまう期間が存在し、Ｖna，
Ｖnb間にクロストークが発生し、映像出力端子２２には
正確な映像信号情報が伝達されない、という問題点を有
していた。第６図の例では、ｔ３の期間にＶoutとして
Ｖnbの信号が出力されねばならないのにＶnaの影響を受
け正確な情報が得られていない。
本発明は上記問題点に鑑み、２つのサンプルホールド電
圧Ｖna，Ｖnb間にクロストークがなく、ＹドライバーＩ
Ｃの映像出力端子２２に正確な映像信号情報を伝達する
液晶パネル駆動用制御パルス発生回路を提供することを
目的としている。
圧Ｖna，Ｖnb間にクロストークがなく、ＹドライバーＩ
Ｃの映像出力端子２２に正確な映像信号情報を伝達する
液晶パネル駆動用制御パルス発生回路を提供することを
目的としている。
問題点を解決するための手段 上記問題点を解決するため、本発明の液晶パネル駆動用
制御パルス発生回路は、１水平走査期間の映像信号を時
分割的にサンプリングし、次の１水平走査の期間ホール
ドする、ＹドライバーＩＣ内映像信号サンプルホールド
回路に加えられる制御パルスとして、２つの２水平周期
の制御パルスを有し、かつこの２つの制御パルスがとも
にオフである期間をサンプルホールド回路を構成する素
子の過渡的なスイッチング時間より大きくしたものであ
る。
制御パルス発生回路は、１水平走査期間の映像信号を時
分割的にサンプリングし、次の１水平走査の期間ホール
ドする、ＹドライバーＩＣ内映像信号サンプルホールド
回路に加えられる制御パルスとして、２つの２水平周期
の制御パルスを有し、かつこの２つの制御パルスがとも
にオフである期間をサンプルホールド回路を構成する素
子の過渡的なスイッチング時間より大きくしたものであ
る。
作 用 本発明は上記した構成により、２つのサンプルホールド
制御パルスが切り換わる際、ある有限期間だけこの両パ
ルスが共にオフとなり、そのあとでどちらかがオンとな
るので、２つのサンプルホールドされた電圧間にクロス
トークは発生せず、映像出力端子に正確な映像信号情報
を伝達できることとなる。
制御パルスが切り換わる際、ある有限期間だけこの両パ
ルスが共にオフとなり、そのあとでどちらかがオンとな
るので、２つのサンプルホールドされた電圧間にクロス
トークは発生せず、映像出力端子に正確な映像信号情報
を伝達できることとなる。
実 施 例 以下本発明の一実施例の液晶パネル駆動用制御パルス発
生回路について、図面を参照しながら説明する。
生回路について、図面を参照しながら説明する。
第１図は本発明の一実施例を示す構成図、第２図はその
タイミングチャートである。構成そのものは第５図のも
のと同一である。すなわち第１図において７は制御パル
ス発生回路、１５は映像入力端子、１６，１７，１８，
１９，２０はそれぞれ制御信号Ｑｎ，Ｇ１，Ｇ２，
Ｇ２，Ｇ１によって制御されるスイッチング素子、
Ｃna，Ｃnbはサンプルホールド用コンデンサ、２１はバ
ッファアンプ、２２は映像出力端子である。
タイミングチャートである。構成そのものは第５図のも
のと同一である。すなわち第１図において７は制御パル
ス発生回路、１５は映像入力端子、１６，１７，１８，
１９，２０はそれぞれ制御信号Ｑｎ，Ｇ１，Ｇ２，
Ｇ２，Ｇ１によって制御されるスイッチング素子、
Ｃna，Ｃnbはサンプルホールド用コンデンサ、２１はバ
ッファアンプ、２２は映像出力端子である。
以上のように構成された液晶パネル駆動用制御パルス発
生回路及びサンプルホールド回路について以下第２図タ
イミングチャートに基づきその動作を説明する。
生回路及びサンプルホールド回路について以下第２図タ
イミングチャートに基づきその動作を説明する。
Ｖinは映像入力端子１５に加えられる入力信号の波形で
あり、１水平周期を１Ｈで表わしてある。Ｇ１，Ｇ２は
制御パルス発生回路からＹドライバーＩＣに加えられる
サンプルホールド回路の制御パルスであり、Ｇ１，Ｇ２
とも周期は２水平周期であり、位相は互いにπだけずれ
ている。またＧ２の立下りとＧ１の立上りの間、及びＧ
１の立下りとＧ２の立上りの間、すなわちＧ１，Ｇ２の
両方ともがオフである期間を有限値ｔだけとっている。
そしてこのｔはサンプルホールド回路を構成する素子、
つまりスイッチング素子１７，１８，１９，２０の過渡
的なスイッチング時間よりも大きくとってある。
あり、１水平周期を１Ｈで表わしてある。Ｇ１，Ｇ２は
制御パルス発生回路からＹドライバーＩＣに加えられる
サンプルホールド回路の制御パルスであり、Ｇ１，Ｇ２
とも周期は２水平周期であり、位相は互いにπだけずれ
ている。またＧ２の立下りとＧ１の立上りの間、及びＧ
１の立下りとＧ２の立上りの間、すなわちＧ１，Ｇ２の
両方ともがオフである期間を有限値ｔだけとっている。
そしてこのｔはサンプルホールド回路を構成する素子、
つまりスイッチング素子１７，１８，１９，２０の過渡
的なスイッチング時間よりも大きくとってある。
Ｑｎは１Ｈの映像信号を時分割したときのｎ番目のサン
プリングパルスであり、液晶パルスのｎ列目に供給する
映像信号の情報をサンプリングするものである。Ｖna，
ＶnbはそれぞれサンプルホールドコンデンサＣna，Ｃnb
にかかる電圧であり、Ｖoutは映像出力端子２２の出力
信号の波形である。映像出力端子２２は液晶パネルのｎ
列目電極（図示せず）に接続される。
プリングパルスであり、液晶パルスのｎ列目に供給する
映像信号の情報をサンプリングするものである。Ｖna，
ＶnbはそれぞれサンプルホールドコンデンサＣna，Ｃnb
にかかる電圧であり、Ｖoutは映像出力端子２２の出力
信号の波形である。映像出力端子２２は液晶パネルのｎ
列目電極（図示せず）に接続される。
タイミングチャートにおいて、ｔ１の期間はＧ１がオン
でＧ２がオフであるから、サンプルホールドコンデンサ
Ｃnbの情報が映像出力端子２２に伝えられるとともに、
サンプルホールドコンデンサＣnaにはサンプリングパル
スＱｎによって映像信号がサンプリングされる。次にｔ
２の期間はＧ１がオフでＧ２がオンであるから、ｔ１期
間にサンプリングされたＣnaの情報が映像出力端子２２
に伝えられるとともにＣnbにはＱｎのサンプリングパル
スによって映像信号情報がサンプリングされる。
でＧ２がオフであるから、サンプルホールドコンデンサ
Ｃnbの情報が映像出力端子２２に伝えられるとともに、
サンプルホールドコンデンサＣnaにはサンプリングパル
スＱｎによって映像信号がサンプリングされる。次にｔ
２の期間はＧ１がオフでＧ２がオンであるから、ｔ１期
間にサンプリングされたＣnaの情報が映像出力端子２２
に伝えられるとともにＣnbにはＱｎのサンプリングパル
スによって映像信号情報がサンプリングされる。
以下、ｔ３，ｔ４……の期間はそれぞれｔ１，ｔ２の期
間と同様の動作を繰り返す。
間と同様の動作を繰り返す。
本発明による液晶パネル駆動用制御パルス発生回路で
は、サンプルホールド動作期間ｔ１，ｔ２，ｔ３，
ｔ４，……の間にサンプルホールド制御パルスＧ１，Ｇ
２がともにオフである期間ｔを設けているため、サンプ
ルホールド電圧Ｖna，Ｖnbはサンプリング期間が完全に
終了したあとでホールド期間に移行することになる。
は、サンプルホールド動作期間ｔ１，ｔ２，ｔ３，
ｔ４，……の間にサンプルホールド制御パルスＧ１，Ｇ
２がともにオフである期間ｔを設けているため、サンプ
ルホールド電圧Ｖna，Ｖnbはサンプリング期間が完全に
終了したあとでホールド期間に移行することになる。
以上のように、本実施例によれば、２つのサンプルホー
ルド制御パルスＧ１，Ｇ２がともにオフである期間ｔ
を、サンプルホールド回路を構成する素子の過渡的なス
イッチング時間より大きく設定したことにより、従来回
路で問題となっていた２つのサンプルホールド電圧
Ｖna，Ｖnb間のクロストークをなくし、映像出力端子２
２に正確な映像信号情報を伝達することができる。
ルド制御パルスＧ１，Ｇ２がともにオフである期間ｔ
を、サンプルホールド回路を構成する素子の過渡的なス
イッチング時間より大きく設定したことにより、従来回
路で問題となっていた２つのサンプルホールド電圧
Ｖna，Ｖnb間のクロストークをなくし、映像出力端子２
２に正確な映像信号情報を伝達することができる。
サンプルホールド回路を構成する素子としてアルミゲー
トＭＯＳによるスイッチ回路を使用した場合、その過渡
的なスイッチング期間は５０ｎsec〜１００ｎsec程度と
なるので、制御パルス発生回路からのサンプルホールド
制御パルスＧ１，Ｇ２がともにオフとなる期間を２〜３
μsec程度に設定すればよい。
トＭＯＳによるスイッチ回路を使用した場合、その過渡
的なスイッチング期間は５０ｎsec〜１００ｎsec程度と
なるので、制御パルス発生回路からのサンプルホールド
制御パルスＧ１，Ｇ２がともにオフとなる期間を２〜３
μsec程度に設定すればよい。
発明の効果 以上のように、本発明の液晶パネル駆動用制御パルス発
生回路によれば、１Ｈの映像信号を時分割的にサンプリ
ングし、次の１Ｈの期間ホールドする映像信号サンプル
ホールド回路に加えられる制御パルスとして、２つの２
水平周期の制御パルスを有し、かつこの２つの制御パル
スの両方ともがオフである期間をサンプルホールド回路
を更生する素子の過渡的なスイッチング時間より大きく
設定したことにより、従来回路で問題となっていた２つ
のサンプルホールド電圧間のクロストークをなくし、映
像出力端子に正確な映像信号情報を伝達することができ
る。
生回路によれば、１Ｈの映像信号を時分割的にサンプリ
ングし、次の１Ｈの期間ホールドする映像信号サンプル
ホールド回路に加えられる制御パルスとして、２つの２
水平周期の制御パルスを有し、かつこの２つの制御パル
スの両方ともがオフである期間をサンプルホールド回路
を更生する素子の過渡的なスイッチング時間より大きく
設定したことにより、従来回路で問題となっていた２つ
のサンプルホールド電圧間のクロストークをなくし、映
像出力端子に正確な映像信号情報を伝達することができ
る。
第１図は本発明の一実施例における液晶パネル駆動用制
御パルス発生回路を示すブロック図、第２図はそのタイ
ミングチャート、第３図は液晶テレビジョン受像機の一
般的な構成ブロック図、第４図はＹドライバーＩＣ及び
制御パルス発生回路の構成の一例を示すブロック図、第
５図は従来例の液晶パネル駆動用制御パルス発生回路を
示すブロック図、第６図はそのタイミングチャートであ
る。 ７……制御パルス発生回路、１５……映像入力端子、１
６，１７，１８，１９，２０……スイッチング素子、２
１……バッファアンプ、２２……映像出力端子。
御パルス発生回路を示すブロック図、第２図はそのタイ
ミングチャート、第３図は液晶テレビジョン受像機の一
般的な構成ブロック図、第４図はＹドライバーＩＣ及び
制御パルス発生回路の構成の一例を示すブロック図、第
５図は従来例の液晶パネル駆動用制御パルス発生回路を
示すブロック図、第６図はそのタイミングチャートであ
る。 ７……制御パルス発生回路、１５……映像入力端子、１
６，１７，１８，１９，２０……スイッチング素子、２
１……バッファアンプ、２２……映像出力端子。
Claims (1)
- 【請求項１】１水平走査期間の映像信号を時分割的にサ
ンプリングし、次の１水平走査の期間ホールドする映像
信号サンプルホールド回路と、この映像信号サンプルホ
ールド回路にサンプリングパルスとは別に加えられるホ
ールド動作制御用の制御パルスとして、位相が約１８０
゜異る２つの２水平周期の制御パルスを有し、かつこの
２つの制御パルスがともにオフである期間を上記サンプ
ルホールド回路を構成するスイッチング素子そのものの
過渡的なスイッチング時間より大きくしたことを特徴と
する液晶パネル駆動用制御パルス発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60099819A JPH0654418B2 (ja) | 1985-05-10 | 1985-05-10 | 液晶パネル駆動用制御パルス発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60099819A JPH0654418B2 (ja) | 1985-05-10 | 1985-05-10 | 液晶パネル駆動用制御パルス発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61256390A JPS61256390A (ja) | 1986-11-13 |
| JPH0654418B2 true JPH0654418B2 (ja) | 1994-07-20 |
Family
ID=14257442
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60099819A Expired - Lifetime JPH0654418B2 (ja) | 1985-05-10 | 1985-05-10 | 液晶パネル駆動用制御パルス発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0654418B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2631519B2 (ja) * | 1988-07-25 | 1997-07-16 | 富士写真フイルム株式会社 | 電位保持回路 |
| TW526464B (en) | 2000-03-10 | 2003-04-01 | Sharp Kk | Data transfer method, image display device and signal line driving circuit, active-matrix substrate |
| JP2004139092A (ja) * | 2003-10-27 | 2004-05-13 | Sharp Corp | データ伝送方法および信号線駆動回路 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5540456A (en) * | 1978-09-14 | 1980-03-21 | Matsushita Electric Ind Co Ltd | Sample holing device |
| JPS5691297A (en) * | 1979-12-25 | 1981-07-24 | Citizen Watch Co Ltd | Liquiddcrystal displayypanel drive method |
| JPS56115034A (en) * | 1980-02-15 | 1981-09-10 | Nec Corp | Push-pull circuit |
| JPS59157693A (ja) * | 1983-02-28 | 1984-09-07 | シチズン時計株式会社 | 表示装置の駆動方法 |
-
1985
- 1985-05-10 JP JP60099819A patent/JPH0654418B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61256390A (ja) | 1986-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4779085A (en) | Matrix display panel having alternating scan pulses generated within one frame scan period | |
| US4823027A (en) | Sample and hold circuit | |
| US4795239A (en) | Method of driving a display panel | |
| KR900009055B1 (ko) | 영상 표시 장치용 구동 회로 | |
| US4393380A (en) | Liquid crystal display systems | |
| US4591902A (en) | Matrix type color television panel driver circuit | |
| US4803480A (en) | Liquid crystal display apparatus | |
| JPH07118795B2 (ja) | 液晶ディスプレイ装置の駆動方法 | |
| JPH08286642A (ja) | 表示装置 | |
| JP3586998B2 (ja) | 液晶ディスプレイの駆動装置 | |
| JP2000267616A (ja) | 液晶表示装置およびその駆動方法 | |
| JPH0654418B2 (ja) | 液晶パネル駆動用制御パルス発生回路 | |
| JPS6346636B2 (ja) | ||
| JP2760785B2 (ja) | マトリクス画像表示装置 | |
| JPH06105263A (ja) | 液晶ディスプレイ装置 | |
| JPH07168542A (ja) | 液晶表示装置 | |
| JPH0666925B2 (ja) | 液晶パネル駆動回路 | |
| JP2883521B2 (ja) | 表示装置 | |
| JPH0733268Y2 (ja) | 液晶デイスプレイ装置 | |
| JPS5450289A (en) | Multi-gradation image display device | |
| JP3107745B2 (ja) | マトリクス型表示パネル駆動装置 | |
| JPH07160226A (ja) | 液晶表示装置 | |
| JPH0572994A (ja) | 液晶表示装置の駆動装置 | |
| JPH0779452B2 (ja) | 液晶表示装置 | |
| JPH0723316A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |