JPH0654233A

JPH0654233A - 信号遷移強調装置

Info

Publication number: JPH0654233A
Application number: JP5049816A
Authority: JP
Inventors: Kazuyo Aoki; 和世青木; Tomoki Saeki; 奉紀佐伯
Original assignee: RCA Licensing Corp
Current assignee: RCA Licensing Corp
Priority date: 1992-02-03
Filing date: 1993-02-01
Publication date: 1994-02-25
Anticipated expiration: 2017-05-27
Also published as: KR930019045A; JP3285996B2; KR100299194B1; US5304854A; DE69303041T2; DE69303041D1; CN1045860C; ES2088170T3; EP0554781A1; MY108737A; CN1075585A; EP0554781B1

Abstract

(57)【要約】【構成】信号遷移が強調される入力信号のサンプル
は、タップ付き遅延ライン３８、開始検出器１２、およ
び停止検出器１０に供給される。遅延ライン３８の出力
タップはＰ：１のマルチプレクサ４０に結合される。信
号遷移がないとき、マルチプレクサ４０は信号を遅延ラ
インの中央タップから信号出力ポートに結合させる。信
号遷移が生じると、マルチプレクサ４０はプログラム制
御回路９によりアドレスされ、複数の接続シーケンスの
うちの１つに従ってそれぞれの出力タップを信号出力ポ
ートに結合させる。【効果】信号遷移を可変的に強調することができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、カラーテレビジョン受
像機において、例えば、信号を強調するのに役立つ、信
号の遷移を改善する装置に関する。

【０００２】

【発明の背景】カラーテレビジョンの信号処理装置で使
用するための信号遷移強調回路は、例えば米国特許第
４，７７７，３８５号並びにアイイーイートランザク
シヨンズオンコンシユーマエレクトロニクス（ＩＥ
ＥＥＴｒａｎｓａｃｔｉｏｎｓｏｎＣｏｎｓｕｍｅ
ｒＥｌｅｃｔｒｏｎｉｃｓ）１９８５年８月、Ｖｏ
ｌ．ＣＥ−３１、Ｎｏ．３に発表されたハートムット
ハーロス氏の論文“カラーＴＶ受像機における画像信号
の改善”により知られており、両方共この明細書で参照
されている。ハーロス氏の論文では遷移強調のアナログ
処理方法が述べられており、米国特許第４，７７７，３
８５号では主として遷移強調のディジタル処理方法が述
べられている。両方のシステムにおいて、予め定められ
た値よりも大きい傾斜を有する信号遷移が検出される。
検出された遷移に応答し、遷移の初期振幅値は遷移の継
続期間の一部の間保持するために回路が使用され、その
後信号遷移の最終値は信号出力装置に結合される。遷移
は、遷移の初期値から最終値へ切り換えるのに要する時
間に短縮され、この時間は、典型的には、最初の遷移時
間よりもずっと短い。ハーロス氏の方式では、この機能
を遂行するために、信号路に直列スイッチが組み込ま
れ、その後に一定の電位点に１つの端子が結合されてい
る蓄積コンデンサが続く。直列スイッチは遷移が検出さ
れるまで閉じられており、遷移が検出されると開かれ
る。遷移の初めにおける信号の値はコンデンサに貯えら
れ、そしてさらに先の処理回路に移される。スイッチが
開かれてから、予め定められた時間後にスイッチは閉じ
た状態に戻され、入来信号をコンデンサとさらに先の処
理回路に結合させる。

【０００３】米国特許第４，７７７，３８５号では、入
力信号（例えば、２進サンプルで表わされる）は、直列
入力並列出力シフトレジスタに供給される。並列出力
は、Ｎ入力１出力マルチプレクサのそれぞれの入力に結
合される。モジュロＮカウンタは、マルチプレクサにア
ドレスするように結合される。遷移が無い時、マルチプ
レクサは信号をシフトレジスタの中央タップから通過さ
せるように条件づけられる。信号遷移の検出に応答し
て、カウンタは作動可能にされ、マルチプレクサを条件
づけて、信号サンプルを中央タップおよびそれに続くタ
ップからシフトレジスタの終端の方へ連続的に通過さ
せ、それからサンプルをシフトレジスタの初めのタップ
およびそれに続くタップから中央タップの方へ通過させ
る。この方法により、過渡状態は１つのサンプル期間に
圧縮される。

【０００４】前述の遷移強調方式の欠点は、検出された
信号遷移がすべて同じ遷移時間に圧縮されることであ
る。これは、或る信号成分を強調するよりもむしろ歪め
る傾向にあるので望ましくない。本発明は、検出された
特定の遷移の特徴に従って、信号遷移を可変的に強調す
るように構成される。

【０００５】

【発明の概要】本発明による遷移強調装置は、入力信号
が供給されるタップ付き遅延ラインを含んでいる。遅延
ラインのそれぞれのタップはマルチプレクサのそれぞれ
の入力端子に結合される。マルチプレクサは制御回路を
含んでおり、制御回路は、複数のタップ選択パターンに
従ってそれぞれのタップから信号を順次に通過させるよ
うにプログラムされる。信号遷移検出器は、遅延ライン
に供給される信号に応答して、検出された遷移の特徴を
判定し、それに応答してタップ選択パターンの１つに従
って信号を通過させるようにマルチプレクサの制御回路
を条件づける。

【０００６】

【実施例】本発明は、少なくとも一部は、アナログ形式
またはディジタル形式で実施される。回路要素の選択し
だいでは、或る信号路では付加的補償遅延要素が必要と
される。一般に、説明や図面を混乱させるのを避けるた
めに、補償遅延要素は省略されている。しかしながら、
回路設計分野の当業者は、このような補償遅延要素がど
こで必要とされるかを容易に認識するであろう。

【０００７】本発明の望ましい結果は、例えば帯域制限
により遷移時間が増加した信号遷移を鋭くすることであ
る。この結果は、立上り時間またはスルーレート（ｓｌ
ｅｗｒａｔｅ）の異なる２つの遷移について図１のＡと
図１のＢに示されている。図１のＡにおいて、ＴＢ１で
表わされる第１の遷移は１１個のサンプル期間（Ｓ０〜
Ｓ１０）にわたって起こる。従来技術の遷移強調装置で
は、この遷移を１つまたは２つの遷移期間に短縮するた
めに、最初のサンプル値Ｓ０を、例えば、サンプル時間
Ｓ５まで保持し、それからサンプル値Ｓ１０を時間的に
進める。本発明の装置は、遷移の継続時間を測定し、種
々のサンプル値（最初のすべての遷移サンプル値よりも
数が少ない）を選択し、遷移の継続期間に依存する新し
い遷移ＴＡ１を形成する。この例では、新しい遷移ＴＡ
１は最初のサンプル値のうちの７個（Ｓ０，Ｓ１，Ｓ
３，Ｓ５，Ｓ７，Ｓ９，Ｓ１０）で構成されており、遷
移の継続期間は５つのサンプル期間にわたっているにす
ぎないことが分る。最初の遷移は全体に緩やかな曲線で
あるが、強調された遷移は区分的線形であることに注目
されたい。

【０００８】図１のＢに示す第２の例における遷移ＴＢ
２の継続期間は２１個のサンプル期間（Ｓ０〜Ｓ２０）
から成る。この例では、新しい遷移は最初のサンプルの
うちの９個（Ｓ０，Ｓ３，Ｓ４，Ｓ６，Ｓ１０，Ｓ１
３，Ｓ１６，Ｓ１７，Ｓ２０）により構成される。新し
く構成された遷移の継続期間は、最初の２０サンプル期
間ではなく、約８サンプル期間である。第２の例の新し
い遷移は図１のＡの例の新しい遷移よりも長いことが注
目される。すなわち、再構成された遷移は最初の遷移の
長さに合わされる。

【０００９】図２は、信号遷移の継続期間に応じて調整
された遷移の強調を行うための、本発明の概略の形体を
示す。遷移を変更しようとする入力信号のサンプルはタ
ップ付き遅延ライン３８に供給される。遅延ライン３８
は供給されるサンプル周波数でクロック制御される。遅
延ライン３８の有する複数（Ｐ）の連続的出力タップ
は、Ｐ：１のマルチプレクサ４０に結合される。信号遷
移が無い時、マルチプレクサは信号を遅延ラインの中央
タップから信号出力ポートに結合させるように条件づけ
られる。遷移が起こると、マルチプレクサ４０はプログ
ラム制御回路９によりアドレスされ、複数の接続シーケ
ンスのうちの１つに従ってそれぞれの出力タップを信号
出力ポートに結合させる。

【００１０】入力信号サンプルは、開始検出器１２と停
止検出器１０に供給される。開始検出器１２は、信号遷
移の始まりを検出し、それに応じて開始信号を発生する
ように構成される。

【００１１】停止検出器１０は、遷移における予め定め
られた箇所（例えば、遷移の中間点または終点）で起こ
るパルス信号を発生するように構成される。この例で
は、停止検出器１０は遷移のほぼ中央の点でパルスを発
生するものと仮定する。開始検出器１２と停止検出器１
０からの信号はプログラム制御回路９に結合される。制
御回路９は、この例では、始まりの検出の発生からそれ
ぞれの遷移の中間点までの時間間隔に応じて、連続的な
制御信号を適応的に発生し、マルチプレクサ４０に供給
する。

【００１２】図３は本発明のさらに特定の実施例を示
す。図３において、図２の要素と同じ番号で表わされる
要素は類似したもので、同じ機能を行う。プログラム制
御回路９の機能は回路要素１４〜３５により行われる。
読取り専用メモリ（ＲＯＭ）３５は複数の表でプログラ
ムされる。各表は、遅延された信号を一定の順序で遅延
ライン３８の特定のタップから信号出力ポートに結合さ
せるようにマルチプレクサ４０を条件づける一連のマル
チプレクサ接続制御信号を含んでいる。

【００１３】開始検出器１２と停止検出器１０からの開
始信号と停止信号は、それぞれカウンタ１８のイネーブ
ル端子とリセット端子に結合される。供給されるサンプ
ル周波数と等しいパルス周波数を有するクロック信号は
カウンタ１８のクロック入力端子に結合される。開始信
号の前縁に応答して、カウンタ１８は作動可能にされて
クロックパルスを計数し、停止信号に応答してカウンタ
はゼロの値にリセットされる。カウンタ１８で発生され
る出力すなわち計数値はデータラッチ２１のデータ入力
端子に結合される。停止信号はアンドゲート１９を介し
てデータラッチ２１に供給され、停止信号の発生する直
前にカウンタ１８から供給される計数値を記憶するよう
ラッチ２１を条件づける。従って、ラッチ２１は現在の
遷移継続期間の半分にほぼ等しい値を保持する。ノイズ
あるいはシステムの精度により、実際の遷移期間と計数
された遷移期間との間にわずかな誤差が常にあることに
注目されたい。

【００１４】ラッチ２１に記憶された値は部分アドレス
としてＲＯＭ３５に供給される。この部分アドレスを使
用して、マルチプレクサ接続パターンを有する複数の表
のうちの１つを選択する。ＲＯＭアドレスの残りはモジ
ュロＰカウンタ２３から供給される。停止パルスが発生
されると、カウンタ２３はゼロにリセットされ、それか
ら０〜Ｐまで周期的に計数し始め、部分アドレスにより
ラッチ２１から選択されたそれぞれの表に記入された項
目に連続的にアドレスする。タップ接続の順序の例示的
一覧表については図７を参照されたい。それぞれの順序
はそれぞれの列に記載されている。列の先頭は、ラッチ
２１に記憶された計数値であり、部分アドレスに対応す
る。例えば、先頭が５の列は、半継続期間が５つのサン
プル期間から成る遷移についての接続パターンである。
一番左側にある“アドレス”の列は、ＲＯＭの行アドレ
スの表であり、これらのアドレスはモジュロＰカウンタ
２３により供給される。

【００１５】それぞれの列の記入項目は以下のように定
義される。記入項目“Ｃ”、はマルチプレクサでアドレ
スしようとするタップは中央のタップであり、Ｃ個のサ
ンプル期間より成る相対遅延を有することを意味する。
正の数（例えば１，２，３）は、中央のタップが呈する
遅延よりも長い遅延を呈するタップに相当する。例え
ば、数字２はＣ＋２個のサンプル期間の遅延を呈するタ
ップを表わす。負の数は中央のタップよりも少ない遅延
を有するタップに相当する。従って、数字−２はＣ−２
個のサンプル期間の遅延を呈するタップを表わす。記入
項目“Ｃ^＊”も中央タップの接続を表わす。

【００１６】各記入項目はシステム制御のために付加的
データビットを含んでいる。これらのデータビットの１
つはアンドゲート１９を作動可能にするために供給さ
れ、もう１つはラッチ２１をリセットするために供給さ
れる。アンドゲート１９を作動可能にするデータは以下
のように構成されている。部分アドレス“０”が先頭に
ある第１列の各記入項目は、このデータスロット内に論
理“１”を含んでおり、その他の列の“Ｃ^＊”で表わさ
れる記入項目は、すべてこのデータスロット中において
論理“１”を有する。残りの記入項目は、このデータス
ロット内でプログラムされた論理“０”を有する。従っ
て、アンドゲート１９は作動可能にされて停止信号を通
過させ、それによって現在のＲＯＭアドレスが“０”列
にあるかまたは“Ｃ^＊”で表わされる記入項目にアクセ
スしておれば、新しい部分アドレスを入力する。この機
能は、遷移の再構成が、ひとたび開始されたら、中断さ
れないようにするために設けられている。

【００１７】またこの一覧表の各記入項目は、リセット
ビットを含んでおり、リセットビットはラッチ２１を部
分アドレス値ゼロにリセットするために供給される。値
がゼロの部分アドレス値は、“０”で表わされる列また
は表をアドレスし、それによってカウンタ２３の状態に
関係なく、中央タップを出力接続部に接続させるように
システムを条件づける。この表における記入項目は、す
べてリセットビット値を有する記入項目“Ｃ^＊”を除い
て、非リセットビット値を有する。従って、このシステ
ムは以前の遷移を処理することが完了した後にのみ、リ
セットされて新しい部分アドレスを受け入れそして新し
い遷移を処理する。

【００１８】このシステム内の要素は遅延を処理せずに
動作し、そして補償遅延３６が省略されている場合を考
えてみる。遷移の開始が入力信号に起こると、それは同
時に検出され、タップ付き遅延ライン３８の第１段に入
力される。この信号遷移は遅延ラインのそれぞれの段に
沿ってクロック制御される。この遷移は１０個のサンプ
ル期間から成る継続期間を有し、従って５個のサンプル
期間の後に停止信号が発生され、そして遷移の開始は遅
延ライン中の６つの段にあるものとする。また中央タッ
プは遅延ラインの１７段目にあり、遷移の開始は１７−
６、すなわち１１サンプル期間または中央タップから１
１タップであるものとする。遷移の開始は、１１サンプ
ル期間後に中央タップに到達する。その時に、例えば４
サンプル期間に対する遷移の開始値を保持することが望
ましい。従って、ひとたび遷移の開始値が中央タップに
達すると、マルチプレクサ４０はアドレスされ、アドレ
ス５／１１の中央タップと、Ｃ＋１，Ｃ＋２，Ｃ＋３お
よびＣ＋４個のサンプル期間の遅延を有するタップ（そ
れぞれのアドレス５／１２，５／１３，５／１４および
５／１５を有する）に連続的にアクセスすることによ
り、開始値を順次に追従する。次に、Ｃ＋２個のサンプ
ル期間の遅延を有するタップ（ＲＯＭアドレス５／１
６）をアドレスすることにより、遷移の中間点の値に近
い値を有するサンプルがアクセスされる。次のサンプル
期間中に遷移の中間点は中央のタップで得られ、中央の
タップはアドレスされて、この値（ＲＯＭアドレス５／
１７）を出力する。次に、最初の遷移の中間点をわずか
に超えた所に生じるサンプルが、Ｃ−２個のサンプル期
間の遅延を有するタップ（アドレス５／１８）でアクセ
スされる。次に、マルチプレクサ４０は最初の遷移の最
終値を出力するように条件づけられる。この値はＣ−４
個のサンプル期間の遅延を呈するタップで得られ、この
値を、Ｃ−４，Ｃ−３，Ｃ−２，Ｃ−１，Ｃの遅延を有
するタップ（連続的ＲＯＭアドレス５／１９，５／２
０，５／２１，５／２２，５／２３）に連続的にアクセ
スすることにより、遷移の残りの期間中保持する。

【００１９】ＲＯＭ内のそれぞれの表（列）はそれぞれ
の遷移の長さを受け入れるように構成される。中央のタ
ップ以外のタップがアクセスされた時、特定の遷移の再
構成が始まる。１６サンプル期間から成る半継続期間を
有する遷移は、停止信号が生じた時に、その開始値は中
央のタップに位置している。従って、再構成はアドレス
１６／１で始まる。１５サンプル期間の半継続期間を有
する遷移の開始値は、停止信号が生じた時、Ｃ−１サン
プル期間の遅延を呈するタップに位置しているので、こ
の遷移の再構成はアドレス１５／２で始まる。新しい部
分アドレスがラッチ２１に貯えられるごとに、カウンタ
２３はゼロにリセットされ、適正なアドレスで再構成を
開始する。

【００２０】システムの要素は固有の処理遅延を有する
ので、これらの遅延を補償する必要がある。この補償は
遅延要素３６により行われる。さらに、帯域制限に影響
されない信号遷移が行われることが認識されるであろ
う。これらの遷移は、予め定められた数のサンプル期間
よりも長い継続期間を有し、強調処理を受けるべきでな
い。１６サンプル期間よりも長い半継続期間を有する遷
移の強調を排除するために、検出器２０がカウンタ１８
の出力に結合される。カウンタ１８が、１６より大きい
計数値を発生すると、検出器２０はリセットパルスを発
生し、リセットパルスがオアゲート１４を介して供給さ
れ、カウンタ１８をゼロの計数値にリセットする。カウ
ンタ１８は、開始信号がさらに遷移するまでゼロの状態
に留まっている。従って、リセットパルスが検出器２０
から供給された後に停止信号が発生されると、それはゼ
ロ値を貯えるようにラッチ２１を条件づけるが、これは
ラッチ２１がすでにゼロ値にリセットされているので、
システムの動作に影響を及ぼさない。

【００２１】図３のシステムは、きわめて接近した範囲
内で生じる遷移を見落すという欠点がある。例えば、シ
ステムが図７の一覧表に従って応答するように構成され
ているならば、応答可能な最も接近した遷移間隔は、第
２列において必要とされる記入項目で示されているよう
に、２０サンプル期間だけ離さなければならない。図４
はこの制限を解決する実施例を示す。

【００２２】図４で、図３における要素と同じ番号で表
わされる要素は類似したもので、同じ機能を遂行する。
機能上、図３の実施例と図４の実施例の主要な相違は、
図３ではパターンＲＯＭ３５へのアドレスは、停止パル
スの発生と同時に開始されるのに対し、図４ではパター
ンＲＯＭ３４へのアドレスは、それぞれの遷移の始まり
がタップ付き遅延ライン３８の中央タップに達した時に
開始される。従って、パターンＲＯＭ３４は、より少な
いむだ時間でプログラムされ、システムがより接近した
遷移に応答できるようにする。

【００２３】図８はＲＯＭ３４内のパターン表の例示的
プログラミングを示す。記入値ＣおよびＣ^＊はＣサンプ
ル期間の遅延を有する中央タップを示す。正の数字と負
の数字は、それぞれＣ＋ｉサンプル期間とＣ−ｉサンプ
ル期間の遅延を呈するタップを示す。すべての記入項目
はリセットビットを含んでおり、リセットビットは累算
器３２とラッチ３０のリセット端子に結合される。記入
項目Ｃ^＊は論理１のリセットビットを有し、残りの記入
項目は論理ゼロのリセットビットを有する。特定の遷移
に対しては、対応する列における記入項目が連続的にア
ドレスされて信号を供給し、マルチプレクサ４０を制御
する。図８の表は図７の表と対応する。すなわち、同じ
半継続期間を有する遷移に対しては、ＲＯＭ３４はＲＯ
Ｍ３５と同じ遷移強調機能を行う。

【００２４】２で表わされる列を考え、対応する遷移の
再構成はＲＯＭアドレス６サイクル後に起こることに注
目する。再構成の終了時にシステムはリセットされ、新
しい遷移を処理することができる。システムが処理する
ことのできる連続的な遷移間の時間はシステムのリセッ
ト間隔によってのみ制限され、このリセット間隔は１サ
ンプル期間程度である。

【００２５】図４に関して述べると、開始信号はセット
／リセットラッチ１５のセット入力端子に供給される。
停止信号はラッチ１５のリセット入力端子に結合され
る。従って、ラッチ１５はそれぞれの遷移の半継続期間
に等しい継続期間を有する出力パルスを供給する。ラッ
チ１５の出力はカウンタ１８のイネーブル入力端子に結
合され、カウンタ１８は作動可能にされ、ラッチ１５か
らの出力パルスの前縁により計数を開始する。このパル
スは遅延ライン１６にも入力される。遅延ライン１６
は、供給されるサンプル周波数でクロック制御される。
遅延ライン１６の出力端子は前縁検出器２８に結合さ
れ、検出器２８は開始信号の前縁が遅延ライン１６から
出力されたときパルスを発生する。遅延ライン１６は、
前縁検出器２８から供給されるパルス（これはそれぞれ
の遷移の始まりを示す）が、タップ付き遅延ライン３８
のＣ−１タップで生じる、対応する遷移の開始と同時に
発生するように構成される。

【００２６】前縁検出器２８から供給されるパルスは、
データ入力が論理“１”の値に結合されているデータラ
ッチ３０のクロック入力端子に結合される。検出器２８
からのパルスに応答してラッチ３０は論理“１”レベル
を供給し、累算器３２を作動可能にし累算を開始させ
る。累算器３２は供給されたサンプル周波数で１ラッチ
ずつ連続的にインクリメントするように構成される。累
算された値はＲＯＭアドレス符号として、ＲＯＭ３４内
の特定の表の記入項目に連続的にアドレするために供給
される。各遷移の再構成の終了時にＲＯＭ３４よりリセ
ットパルスが供給されて、累算器３２をゼロにリセット
し、次の遷移の発生に備えてラッチ３０をゼロにリセッ
トする。

【００２７】カウンタ１８からの計数値は、検出器１０
より供給される停止信号に応答してラッチ２２に貯えら
れる。ラッチ２２に貯えられた計数値はそのあとのデー
タラッチ２４のデータ入力端子に結合される。ラッチ２
４はラッチ３０からのイネーブル信号に応答して計数値
を貯え、それを部分アドレスまたは表アドレスとしてＲ
ＯＭ３４に供給する。従って、表は遅延ライン３８の中
央タップで生じる遷移の始まる直前に選択される。

【００２８】予め定められた継続期間よりも長い継続期
間を有する遷移は、図３の実施例のように、検出器２０
を設けることにより、再構成されないようにする。図４
の装置において、検出器２０より供給されるリセットパ
ルスはまた、遅延ライン１６と前縁検出器２８をリセッ
トするために供給されるので、このような遷移に対し
て、これらの要素を伝播している開始信号は累算器を作
動可能にすることを妨げられる。

【００２９】図５は開始検出器１２の代りに使用される
例示的回路を示す。入力信号は遅延要素１０１および減
算器１０２の第１の入力端子に供給される。遅延要素１
０１の出力は減算器１０２の第２の入力に結合され、減
算器１０２は差サンプルを供給する。遅延要素１０１は
サンプルを１サンプル期間または少数のサンプル期間だ
け遅延させる。減算器１０２より供給される差は入力信
号の１次微分に近い。減算器１０２からの出力は絶対値
回路１０３に供給され、絶対値回路１０３は、正の差を
そのまま通過させ負の差を補足する。遷移に対する応答
は、絶対値回路１０３の出力の近くの曲線で示す。絶対
値回路１０３の出力は比較器１０４の１つの入力に供給
される。比較器１０４は、その第１の入力端子に供給さ
れる、予め定められた値よりも小さいサンプル値と大き
いサンプル値に対してそれぞれ論理“０”値および論理
“１”値を有する２レベルの出力信号を供給する。比較
器１０４の出力はその先のオプションの回路１０５に供
給される。回路１０５はノイズフィルタを含み、あるい
は、継続期間が最小数のサンプル期間を超える遷移に対
してのみ論理“１”値を通過させるように構成される弁
別器を含んでいる。比較器１０４あるいは先の回路１０
５の出力は開始信号として利用される。

【００３０】絶対値回路１０３から供給される信号の振
幅は遷移の傾斜の険しさを表わす。この振幅は、例え
ば、ピーク検出され、遷移再構成用にさらに別のパター
ン表を選択するためにＲＯＭへの更に別の部分アドレス
として利用される。あるいは、負の遷移を正の遷移とは
異なる方法で強調することが望ましいならば、減算器１
０２より供給される差の値の極性は、さらに別の部分ア
ドレス信号として供給される。別の部分アドレス信号
は、停止信号に応答するさらに別のラッチ回路（図示せ
ず）に貯えられ、その後ラッチ２４またはラッチ２１か
ら供給される部分アドレスに付加される。

【００３１】図６は停止検出器１０の代りに使用される
例示的回路を示す。この回路は２個の基本的要素（入力
信号の２次微分を供給する回路２０１と、ゼロ交差検出
器２０２）から成る。２次微分回路は、図６に示す帯域
フィルタで近似させることができる。２次微分回路は図
に示す例示的なフィルタのように簡単なものであり、望
ましい応答の精度に依り、もっと多くの遅延要素、重み
付け回路および加算手段を含んでいる。図６に示すフィ
ルタは縦続接続された２個の同じ遅延要素２０３と２０
４を含んでおり、各遅延要素は１つまたは少数のサンプ
ル期間を供給する。入力信号と、遅延要素２０４からの
遅延された入力信号は、−１／２だけ重み付けされ、遅
延要素２０３からの遅延された入力信号と加え合わされ
る。その和は入力信号の２次導関数に近似している。遷
移に対する応答性は回路２０１の出力の付近に曲線で示
されている。遷移の中心が生じるのは、２次導関数がゼ
ロ軸と交わる点、すなわち２次導関数が極性を変える点
である。従って、ゼロと交差する点は、回路２０１から
供給される値の符号ビットをモニターすることにより検
出することができる。

【００３２】ゼロ交差検出器２０２は縦続接続された５
個の１サンプル期間遅延要素２１０を含んでおり、遅延
要素２１０は回路２０１の出力端子の符号ビット導体に
結合され、それぞれの出力端子を有する。縦続接続され
た最後の３個の出力端子はアンドゲート２１１のそれぞ
れの非反転端子に結合されアンドゲート２１１は、符号
ビット値００１１を含んでいる連続的遅延要素に対し、
それぞれ１サンプル期間の継続期間を有する論理“１”
信号を発生する。すなわち、アンドゲート２１１は正か
ら負へゼロと交差する点を検出する。縦続接続の最初の
２個の出力端子は第２のアンドゲート２１２のそれぞれ
の非反転入力端子に結合され、縦続接続の最後の３個の
出力端子はアンドゲート２１２のそれぞれの反転入力端
子に結合される。アンドゲート２１２は、縦続接続の連
続的出力端子におけるそれぞれの符号値が１１０００の
論理値をそれぞれ呈した時にのみ、１サンプル期間の継
続期間を有する出力パルスを発生する。従って、アンド
ゲート２１２は負から正へゼロと交差する点の発生を検
出する。

【００３３】以上述べた説明と図面は、本発明の基本的
概念を得るのに役立つ。これまでの情報に基づき、もっ
と簡単なあるいはもっと複雑な回路機能から成る、別の
実施例を作り出すこともでき、そのような実施例は特許
請求の範囲内にあるものと考えるべきである。

【図面の簡単な説明】

【図１】本発明を説明するのに役に立つ信号遷移の時間
対振幅の線図である。

【図２】本発明を具体化する遷移強調装置の概略を示す
ブロック図である。

【図３】本発明を具体化する、別の信号遷移強調回路の
ブロック図である。

【図４】本発明を具体化する、別の信号遷移強調回路の
ブロック図である。

【図５】信号遷移の始まりを検出する装置のブロック図
である。

【図６】信号遷移の中間点を検出する装置のブロック図
である。

【図７】図３のＲＯＭ３５においてプログラムされる例
示的な表記入項目の一覧表である。

【図８】図４のＲＯＭ３４においてプログラムされる例
示的な表記入項目の一覧表である。

【符号の説明】

９プログラム制御回路１０停止検出器１２開始検出器１６遅延ライン１８カウンタ２０検出器２３カウンタ２８前縁検出器３２累算器３４，３５パターンＲＯＭ３６補償遅延要素３８タップ付き遅延ライン４０マルチプレクサ１０３絶対値回路１０４比較器１０５ノイズフィルタ２０１入力信号の２次導関数を供給する回路２０２ゼロ交差検出器２１０１サンプル期間遅延要素

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成５年７月１２日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】図７

【補正方法】変更

【補正内容】

【図７】図３のＲＯＭ３５に於てプログラムさ
れる例示的な表記入項目の図表である。

【手続補正２】

【補正対象書類名】明細書

【補正対象項目名】図８

【補正方法】変更

【補正内容】

【図８】図４のＲＯＭ３４に於てプログラムさ
れる例示的な表記入項目の図表である。

Claims

【特許請求の範囲】

【請求項１】入力信号を受け取る信号入力端子と、信号出力端子と、前記入力端子に結合され、前記遅延信号のおのおのが異
なる間隔で遅延される前記入力信号を表わしている複数
の遅延された信号を供給する前記遅延手段と、前記遅延信号をそれぞれ受け取るように結合される複数
の入力端子を有し、制御信号に応答して、前記遅延信号
を前記信号出力端子に選択的に結合させるマルチプレク
ス手段と、前記入力端子に結合され、前記入力信号の遷移の発生を
検出しそして、それぞれの遷移の特徴を測定して制御値
を発生する手段と、前記制御値に応答し、マルチプレクス手段を結合する複
数のシーケンスのうちの１つを選択する手段であって、
前記結合シーケンスのおのおのが前記制御信号を表わ
す、前記結合シーケンス選択手段とを含んでいる、信号
遷移強調装置。
【請求項２】それぞれの信号遷移の特徴を測定する前
記手段が、各信号遷移の継続期間の予められる部分を決
定する手段を含んでいることを特徴とする請求項１記載
の信号遷移強調装置。