SU741477A2 - Адаптивный корректор цифровых сигналов - Google Patents

Адаптивный корректор цифровых сигналов Download PDF

Info

Publication number
SU741477A2
SU741477A2 SU782595441A SU2595441A SU741477A2 SU 741477 A2 SU741477 A2 SU 741477A2 SU 782595441 A SU782595441 A SU 782595441A SU 2595441 A SU2595441 A SU 2595441A SU 741477 A2 SU741477 A2 SU 741477A2
Authority
SU
USSR - Soviet Union
Prior art keywords
counter
output
input
corrector
additional
Prior art date
Application number
SU782595441A
Other languages
English (en)
Inventor
Евгений Васильевич Хлебодаров
Original Assignee
Войсковая Часть 44388-Р/11
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Войсковая Часть 44388-Р/11 filed Critical Войсковая Часть 44388-Р/11
Priority to SU782595441A priority Critical patent/SU741477A2/ru
Application granted granted Critical
Publication of SU741477A2 publication Critical patent/SU741477A2/ru

Links

Landscapes

  • Filters That Use Time-Delay Elements (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Description

д
Изобретение относитс  к электросв зи и может использоватьс  в устройствах преобразо вани  сигналов, обеспечивающих передачу цифровой информации с использованием многоуровневой модул ции.
По основному авт. св. № 519868 известен адаптивный корректор цифровых сигналов, содержатдий аналого-цифровой преобразователь входного сигнала, выход которого соединен через запоминающее устройство двоичных слов данных с первым входом умножител  и с входом схемы определени  знака двоичного слова данных, при этом второй вход умножител  соединен с выходом запоминающего устройства весов отводов и с первым входом счетчика, первый выход которого соединен с входом запоминающего устройства весов,отводов, выход умножител  подключен к входу накапливающего сумматора, выход которого соединен с входом схемы определени  знака ошибки выходного сигнала, с входом декодера йыходного сигнала, к второму входу счетчика подключен выход коррел тора згаков, а выход счетчика соединен с входом запоминающего
устройства весов отводов. Выход накапливающего сумматора подключен к входу детектора выходного сигнала, первый выход которого соединен с первыми входами первой и второй схем совпадени , вторые входы которых, подключены соответственно к выходу схемы определени  знака двоичного слова данных и к выходу схемы определени  знака ошибки, второй выход детектора выходного сигнала соединен с первым входом третьей схемы совпадетм,
10 выходы первой и третьей схем совпаде ш  подключены через схему сборки к первому входу коррел тора знаков и к входу регистра сдвига, выход которого подключен к второму входу третьей схемы совпадени , а выход
15 второй схемы совпадени  через триггер знака соеданен с вторым входом коррел тора знаков 1.
Однако при заданной точности работы из20 вестного адаптивного корректора (при заданном уровне собственных шумов коррректора) врем  настройки корректора остаетс  очень большим. Цель изобретени  сокращение времени настройки корректора. Дл  этого в адаптивный корректор цифровых сигналов, содержащий аналого-цифровой преобразователь входного сигнала,- введены три элемента совладени , счетчик циклов, 1ечетчик максимального веса отводов, элемент сравнени  и триггер управлени , при этом выход коррел тора знаков подключен через первый и второй элементы совпадени  к второму и третьему входам счетчика, первый вход кото рого соединен с первым входом третьего злеме та совпадени , второй вход которого соединен с нулевым выходом третгера управлени , единичный выход которого и его нулевой выход иодхслючены к вторым входам первого и второ го дополнительных элементов совпадени  соответственно , дополнительный выход счетчика под ключен к первому входу элемента сравнени . выход которого через последовательно соединен ные третий элемент совпадени  и счетчик макси мального веса отводов подключен к второму входу элемента сравнени , выход третьего элемента совпадени  подключен к установочному входу счетчика циклов, счетный вход которого соединен с выходом декодера, выход счетчика циклов подключен к установочному единичному входу триггера управлени , на установочный ну левой вход которого подан сигнал Тстановка О. Счетвдк выполнен в виде последовательно соединегеных первого и второго дополнительных счетчиков, первьгй и второй входы первого из которых  вл ютс  входами счетчика, другой вход второго дополнительного счетчика  вл етс  дополнительным входом счетчика, один выход которого  вл етс  выходом второго допол нительного счетчшса. Другой выход последнего  вл етс  дополнительным выходом счетчика. На чертеже приведена структурна  электрическа  схема предложенного устройства. Адаптивный корректор цифровых сигналов содержит aнaлoгo ифpoвoй преобразователь (АЦП) 1, запомина:ющее устройство 2 двоичных слов данных, умножитель 3, схему 4 определени  знака двоичного слова дашшх, запоминаю щее устройство 5 весов отводов, счетчик 6, эле мент совпадени  7, накапливающий с)гмматор 8 схему 9 определени  знака ошибки выходного сигнала, декодер -10 выходного сигнала, детектор U вькодного сигнала, схемы совпадени  12, 13, 14, схему сборки 15, коррел тор 16 знаков , регистр сдвига 17, триггер 18 знака. Элементы совпадени  19, 20, элемент сравнени  21, счеТчик 22 максимальных весов отводов.
счетчик 23 щпслов, триггер управлени  24, кро- 55™маемого сигнала, которое затем декодируме того, счетчик 6 состоит из двух дополни-етс  декодером 10. На выходе корректрра
тельных счетчиков 25 и 26.получаетс  значение передаваемого сигнала. К
Адаптавный корректор работает следующимэтому моменту в регистре сдвига 17 находитс 
образом.вс  последовательность знаков двоичных слов 74 В начале процесса настройки корректора на шину установки нул  подаетс  импульс, устанавливающий триггер управлени  24 в исходное кулевое состо ние, при этом сигналы на выходах триггера управлени  24 соответственно равны О и 1. Очередной текущий цикл работы устройства начинаетс  с по влени  на входе корректора принимаемого сигнала, который после преобразовани  в аналого-цифровом преобразователе 1 в двоичном коде поступает на вход запоминающего устройства 2 слов данных. Содержимое запоминающего устройства 2 перед записью очередного слова данных с выхода аналого-цифрового преобразовател  1 сдвигаетс  на один такт. Далее следует процедура вычислени  выравниваемого значени  сигнала. Дл  этого на каждом подцикле, количество которых на один больще числа отводов адаптивного корректора, производитс  попарное перемножение двоичных слов данных из запоминающего устройства 2 с соответствующими словами весов отводов из запоминающего устройства 5 в умножителе 3. Результаты всех произведений суммируютс  в накапливающем сумматоре 8, содержимое которого очищаетс  в начале каждого цикла. Шжл состоит из подциклов. На прот жении каждого подцикла в процессе перемножени  двоичного слова данных из запоминающего устройства 2 и соответствующего ему слова веса из запоминающего устройства 5 производитс  настройка адаптивного корректора, заключающа с  в уточнении значени  этого слова веса с целью минимизации искажений на выходе корректора. Дл  этого данное слово веса, одновременно с вьщачей в умножитель 3, поступает В счетчик 6, а соответствующее ему двоишое слово данных - в схему 4 определени  знака. В соответствии с результатом коррел ции знака ощибки и знака двоичного слова данных производитс  изменение содержимого счетчика 6 на величину щага приращени  слова веса. Причем в начале настройки корректора сигнал с коррел тора знаков 16 поступает на третий вход счетчика 6 через элемент совпадени  20. Далее после уточнени  слово веса из счетчика 6 заноситс  в запоминающее устройство 5. Пос-. ле того, как в течение цикла будут попарно перемножены все двоичные слова данных с соответствующими весами отводов, на выходе накапливающего сумматора 8 образуетс  искома  сумма, равна  выравненному значению приданных в том пор дке, « котором находились слова в запоминающем устройстве 1 на прот жении текущего цикла работы. Аналогично предыдущему в конце текущего цикла одновременно с декодированием анализируетс  выходной сигнал накапливающего сумматора 8 детектором 11. Если в конце предыдущего цикла в результа те анализа выходного сигнала накапливающего сумматора 8 выходные сигналы на выходах детектора 11 соответственно равны 1 и О, то к началу очередного цикла схемы совпадени  12 и 13 открыты, а схема совпадени  14 закрыта. Триггер знака 18 находитс  в положении. соответствующем знаку ошибки, который определ етс  в конце предыдущего цикла в схе9 определени  знака ошибки. Знак двоичного слова данных с выхода схемы 4 определени  знака, пройд  открытую схему совпадени  12 и схему сборки 15, поступает на один из входов коррел тора 16 знаков,
на другой вход которого подаетс  знак ошибки с триггера 18 знака. Одновременно знак двоичного слова дант1х поступает на хранение в регистр сдвига 17. При значении выходного сигна-25 ла, попадающего в зону нечувствительности, сигналы на выходах детектора 11 рав1Ш1 О и 1. Это обеспечивает блокировку схем совпадени  12 и 13 на прот жении следующего цикла. При этом схема совпадени  14 открыта. ПредыдущееЗО
значекие знака ошибки сохран етс  в триггере 18 знака. Поэтому в процессе следующего цикла перемножени  двоичных слов данных из запоминающего устройства 2 на слова весов из запоминающего устройства 5 при уточнении каждого слова веса будет сделан повторный щаг настройки, соответствующий настройке в предьщущем цикле, и так до тех пор, пока значение выходного сигнала накапливающего сумматора 8 не выйдет из зоны нечувствительности .
Счетчик 6 состоит из последовательно соединенных счетчика 25 младших разр дов весов отводов и счетчика 26 старших разр дов весов отводов.
Изменение содержимого счетчика 6 в соответствии с результатом коррел щш осуществл етс  на величину шага приращени  слова веса отвода. Выбор величины шага приращени  слова веса отвода вли ет на скорость сходимости алгоритма коррекции и на точность работы (уровень собственных шумов) корректора . При большом шаге обеспечивающем сходимЛть алгоритма, скорость сходимости будет выще, а точность хуже и наоборот. На начальном этапе настройки корректора, когда требовани  к точности работы корректор не высоки, сигнал с коррел тора 16 знака че74
дозапись числа в счетчик 22. Таким образом, по окориашга цикла работы в счетчике 22 будет хранитьс  слово максимального веса отводов. Кажда  дозапись числа в счетчике 22 максимального веса отводов сопровождаетс  прохождением импульсов на установочный пулевой вход счетчика 12 циклов. По окончании текущего цикла на счетный вход счетчика 23
детельствуговдо об окончашш корр.екщш очередного сигнала. Если в течение р да циклов слово максимального веса отводов, записашюе. в счетчик 22, остаетс  без изменений, то счетчнк 23 цшслов в подциклах не обнул етс  и осуществл ет счет циклов. Это означает, «гго слово максимального веса отводов достигло своего максимально возможного значешш и, следовательно, начальный этэл астрой1си корректора закончен. Импульс переполнени  с выхода счетчика 23 циклов поступает на установочный еди1шчкый вход триггера управле1ш  24. Состо ние выходов плеч триггера управлени  24 станет соответственно равно 1 и 0. При этом элементы совпаде ш  7 и 20 будут закрыты, а элемент совпадени  19 - открыт. В дальнейшем процессе настройки и работы корректора сигнал с выхода коррел тора 16 знаков будет поступать через элемент совпадени  19 на второй вход счетчика 25 младших
0 разр дов весов отводов. Изменение .содержимого счетчика 6 будет осуществл тьс  в соответ . ствии с знаком коррел ции на величину шага приращешш слова, обеспечивающего необходимую
5 точность работы корректора.

Claims (2)

  1. Таким образом, за счет введени  на начальном зтапе коррекции большего по модулю шага коррекции врем  настройки корректора умепь76 рез элемент совпаде1ш  19 следует на второй вход счетчика 26 старших разр дов весов отводов . При этом содержимое счетчика 6 измен етс  на величину выбранного шага приращени , слова веса отвода,- умноженного на коэффициент , где п - количество разр дов счетчика 25 младших разр дов весов отводов. Врем  настройки корректора уменьшаетс . В каждом поддикле на начальном этапе настройки корректора при переписи слова веса отвода из запо шнающего устройства 5, в счетчик 6 содержимое счетчика 26 сравниваетс  в элементе сравнени  21 с содержимым счетчика 22 максимального веса отводов. Если число, :Хран щеес  в счетчике 22, меньше или равно чис лу, записашгому в счетчик 26, то на выходе элемента сравнени  21 по вл етс  разрешающий потенциал. При этом элемент совпадени  7 будет открьгг и одновременно с продолжением переписи слова веса отвода из запоминающего устройства 5 в счетчик 6 будет осуществл тьс  циклов с декодера 10 проходит импульс, сви11ЙГГСЯ . Введение на конечном этапе настройки меньшего по модулю шага коррекции обеспечивает заданную точность работы корректора. Формула изобретени  1, Адаптивный корректор цифровых сигналов по авт. СБ. № 519868, отличающийс   тем, что, с целью сокращени  времени настройки, введены три элемента совпадени , счетчик циклов, счетчик максимального веса отводов, элемент сравнени  и триггер управлени , при этом выход коррел тсфа знаков подключен через первый и второй элементы совпадени  к второму и третьему входам счетчика , первый вход которого соединен с первым входом третьего элемента совпадени , второй вход которого соединен с нулевым выходом триггера управлени , единичный выход которого и его нулевой выход подключены к вторым входам первого и второго дополнительных элементов совпадени  соответственно, дополнительный выход счетчика подключен к первому входу элемента сравнени , выход которого через последовательно соединенные третий эпе7 8 мент совпадени  и счетчик максимального веса отводов подключён к второму входу элемента сравнени , выход третьего элемента совпадени  подключен к установочному входу счетчикациклов, счетный вход которого соединен с выходом декодера, выход счетчика циклов подключен к установочному единичному входу триггера управлени , на установочный нулевой вход которого подан сигнад установка О.
  2. 2. Устройство по П.1, о т л и ч а ю щ е е с   тем, что счетчик выполнен в виде последовательно соединенных первого и второго дополнительных счетчиков, первый и второй входы первого из которых  вл ютс  входами, счетчика, другой вход второго дополнительного счетчика  вл етс  дополнительным входом сченг чика, один выход которого  вл етс  выходом второго дополнительного счетчика, другой выход последнего  вл етс  дополнительным выходом счетчика. Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР № 519868, кл. Н 04 В 3/04, 1974 (прототип).
SU782595441A 1978-03-27 1978-03-27 Адаптивный корректор цифровых сигналов SU741477A2 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU782595441A SU741477A2 (ru) 1978-03-27 1978-03-27 Адаптивный корректор цифровых сигналов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU782595441A SU741477A2 (ru) 1978-03-27 1978-03-27 Адаптивный корректор цифровых сигналов

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
SU519868 Addition

Publications (1)

Publication Number Publication Date
SU741477A2 true SU741477A2 (ru) 1980-06-15

Family

ID=20755679

Family Applications (1)

Application Number Title Priority Date Filing Date
SU782595441A SU741477A2 (ru) 1978-03-27 1978-03-27 Адаптивный корректор цифровых сигналов

Country Status (1)

Country Link
SU (1) SU741477A2 (ru)

Similar Documents

Publication Publication Date Title
CA1124404A (en) Autocorrelation function factor generating method and circuitry therefor
GB1349538A (en) Signal systems
US4130818A (en) Analog threshold decoding
US4007331A (en) Apparatus for demodulation of relative phase modulated binary data
EP0265080B1 (en) Device for detecting bit phase difference
US3633014A (en) Digital equalizer in which tap adjusting signals are derived by modifying the signal code format
SU741477A2 (ru) Адаптивный корректор цифровых сигналов
US4106100A (en) Digital differential analyzer
US5448507A (en) Reduced logic correlator
US3383655A (en) Code converters
MY125022A (en) Partial response maximum likelihood (prml) bit detection apparatus
US4831576A (en) Multiplier circuit
US7010067B2 (en) Methods and apparatus for feature recognition time shift correlation
SU519868A1 (ru) Адаптивный корректор цифровых сигналов
US4616362A (en) Logic for calculating bit error rate in a data communication system
SU651371A1 (ru) Цифровой интегратор
SU794767A1 (ru) Устройство дл демодул циидВОичНыХ СигНАлОВ
SU1515386A2 (ru) Устройство дл демодул ции двоичных сигналов
KR950010919B1 (ko) 코드의 쉬프트와 가산 특성을 이용한 동기획득 장치 및 방법
SU1005059A1 (ru) Мажоритарное декодирующее устройство
SU1141422A2 (ru) Устройство дл определени фазы спектральных составл ющих исследуемого сигнала
SU1084854A1 (ru) Устройство дл приема и обработки шумоподобных сигналов
SU1172052A1 (ru) Устройство дл синхронизации по циклам
SU1531227A1 (ru) Устройство дл исправлени ошибок кодов Боуза-Чоудхури-Хоквингема
SU822120A1 (ru) Устройство дл сокращени избыточностииНфОРМАции