SU651371A1 - Цифровой интегратор - Google Patents

Description

(54) ЦИФРОВОЙ ИНТЕГРАТОР

;-:. ; , . ,

Предлагаемое изобретение относитс  к области вычислительной техники, а именно, к цифровым интегрируюшнм ма шинам и может быть использовано в oRHoppaHbix вычислительных системах.

Известны цифровые интеграторы дл  бинарной и тернарной систем к6аировани |11 , каждый из которых состоит иэсумматен ров подынтегральной функции и остатка, регистров поцинтегральной функции и остатка , реверсивного сче-т ика прирдадений , тригзгера начального им17льса, пр© обризоватеп  коаа, схемы пуска и :останова . За кажаь1й шаг интегрировани  счетчик приращений производит подсчет импульсов. Сумма импульсов прецстав л ет собой приращение подинтегральнрй функции.

к недостаткам известньтх устройств : следует отнести то, что в процессе программировани  нужно вводить начальные данные с меньшим масштабом, что снижает точность вычислений.

Из известных BHtei paTopcm наиболее близким по техш еской сртиости  в  6ТСЯ цифрсдаой интегратор 2j, сро жащий суммат подынтегральной функций, сумматор остатка, умно штоп, которого соединен с &ходс и1сумматора остатка, блок выселени  прире щений , вход которс го среоинен с выхо awn сумматора остатка, а ОЕОЦ  вл етс  информационным выхо («( устровсть. ва. ; . . .

HedbCTaTKWvi известйм о устройства  вл етс  то, что прихогщтс  производить предварителыюе. масштабирование неременных , что представл ет собой трудоёмкую задачу и в Конечном счете понв: жает быстродействие.

Целью изобретени   вл етс  повышение быстродействи .

Claims (1)

1. Поставленна  цель достигаетс  тем, что в интегратор введены счетчик, регистр подынтегральной функции, блок нррмализац ш мантиссы, схема сравнени , масштабный блок, pejpHCTp остатка,при65 ЧОМ ВЫХОД сумматора подынтегральной (jyiiKHiTii соешгнен с первым бхоаом умн жител  и с первым входом регистра поц чнтогральньй функции, выхоц счетчика подключен к ьгрво:,;1у входу блока нормализации мантиссы, выход младшего разр да регистра подинтегральной функции подключен к первому входу сумматора подынтегральной функции, а 1вь1х6ды старшего и знакового разр дов - соответственно ко второму и т{Ьетьему входам блока нормализации мантиссы, первый йыход которого пошспючен к первому входу масштабного блока, ко входу старшего разр да регистра подынтегральной функции, а первым входам счетчика и схемы сравнени , а второй выход - ко входу младшего разр да регистра подынтегральной фушц.ии, ко вторым входам счетчика, схемы сравнени  и масштабного блока, выход которого подключен ко второму входу сумматора подинтегральной функций, 6ЫХОД схемы сравнени  соединен с первым входом региЬтра остатка, второй вход которого сое- ди ен с выходом сумматора остатка а выхой - со втЪрым взводом ёумШтбра остатка, третий вХод счётчика, второй вход регистра подынтегральной фу нкции, Третий и четвертый входы масштабного блока, второй вход умножител   вл ютс  информационными входами устройства четвертый; вход счётчика, четвертый и п тый входы блока нормализации мантиссы , третий вход схемы сравнени  и п тый вход масштабного блока  вл ют-с  управл коцими входами устройства, выход схШЬ СрШШШ   вл етс управл ющим выхбдом устройства. : -: На чертеже предстаншена блок-схема HHTerpavopa, Интегратор содержит сумма тор 1 подинтегральной функции, сумматор 2 остатка, умножитель 3, блок 4 выделени  приращений, информационный выход 5 устройства, счетчик 6, регистр 7 подынтегральной функции, блок 8 нормал сзадий 1иантиссы, схема 9 сравнени , масштабный блок 10, регистр сютатка 11, информационные входы 12, 13, 14, 15, 16, управл ющие входы 17/ 18, 19, 20.:-Устройство работает следующим о разом. .,.,,:-,-,.,„,..,„,-.., ... :. , -:-v,..--.-,., -- Процесс решени  разбиваетс  на два этапа.. Прецв13рй тельно вычисл в тс  jpasHocTb между пор дками подынтегральной функции иее приращени ми. В счетчик 6 за 4 письшаютс  пор дки начальньцс значений подннтегральных функций, причем знаки пор дков включают блок 8. По положительному знаку блоком 8 вырабатываютс  сигналы нормализации влево. При этом в счетчике 6 вычитаютс  импульсы до тех пор, пока не запишутс  нулевые коды. По отри11атёльному знаку блоком 8 вырабатываютс  сигналы нормализации вправо, а в счетчике 6 суммируютс  импульсы до записи в них нулевого кода. При этом схемой 9 вырабатьшаютёй ёигналы изменени  веса. По атим сигналам и сигналам нормализации в масштабном блоке 10 (в который предварительно записываютс  по входу 14 начальные масштабные импульсы одного веса) вырабатывак)ТС  масштабные йМпульсы с соответствук щими весами и знаками масштабов. По окончании выравнивани  пор дков по канйпшл св зи прекращаетс  передача сигналов. При этом в масштабном блоке 10 зафиксируетс  разность пор дков начальных значений. В елейующем этапе ввод т начальное значение мантиссы подынтегральной функции в регистр 7, а ее пор док в счетчик 6. В блоке 8 анализируютс  старшие (два из них знаковые) разр ды мантиссы подынтегральной, функции и на основании анализа вырабатываютс  сигналы возможности нормализации мантиссы подынтегральной функции влево и необходимости нормализации функции вправо. Сигналы возможн1х;ти нормализации влево вырабатываютс  блоком 8, если в результате анализа окажетс , что в старших разр дах функции все нули (единицы ), и если поступит на вход i8 сигнал увеличени  веса приращени  переменной интегрировани , а при отсутствии последнего сигнал нормализации влево не вырабатываетс .. По сйгналу нормализации влево схемой 9 ёапрёшаетс  вйдаЧа сигнала увеличени  веса выходного приращени , Ив регистре 7 осуществлйетс  сдвиг кода подынтегральной функции влево на один . Такое действие равносильно увеличению скорости выдачи приращений , поскольку сдвиг кода функции влево приВбцйТк увеличению заполнени  регистра 7. В управл емрм масштабном блоке 10 по сигналу нормализгщии функ11ии влево вырабатываетс  приращение подынтегральной функции с увеличенным весом , а если при этом сто поступит 5 ( на вход 20) сигнал увеличени  веса п ращени , то вес прирашсн.и  подинтеррал нрй функции увеличитс  в 2 раза, Сигнал нормализации нкции вправо вырабатываетс  блоком 8i если в результате анализа старших разр дов подынтегральной функции окажетс , что знеи ковые разр ш 1 функции не совпадают. При этом по сигналу нормализации вправо в регистре 7 происходит сдвиг кода подынтегральной функции вправо на один рйзр д и схемой 9 выдаетс  сигнал увеличени  веса выходного при- ращини . А если на входы схемы 9 поступает одновременно сигнал нормали зации вправо и сигнал увеличени  веса приращени  переменной интегрирова1т , то схемой 9 выдаетс  один сигнал увеличени  веса выходного приращени , а второй - запоминаетс  этой рхёмой. Последний выдаетс , когда не поступает (на вход 18) сигнал увеличени  веса приращени  переменной интегрировани  и отсутствует сигнал нормализации вправо. Каждый раз при выдаче сигнала увеличени  веса выходного приращени  в регистре 11 сдвигаетс  код остатка влево на один разр д, По сигналу нормализации вправо в управл емом масштабном блоке 10 вырабатываетс  приращение подинтегральной функции с уменьшенным весом 2 , если при нормализации вправЬ на вхоа. 20 блока 1О одновременно поступает сигнал увеличени  веса приращени , то в масщтабном блоке 10 вырабатываетс  приращение подынтегральной функции без изменени  веса. Причем, если На вход масштабного блока 10 поступает только один сигнал увеличени  веса приращени , то в масщтабном блоке 10 вырабатываетс  приращение подын- теграл1.ной функции с увеличенным ве-, .. Достой 1и;тво изобретени  состоит в том, что отсутствует необходимость в предварительном сложном , масщтаоирова нни переменнь . При широком диапазон изменени  переменных достигаетс  оптимальное соотнош€ нне между скорость н точностью решени . Последнее достигаетс , если весь интервал решени  разбить на несколько участков, На каж- до.{ пз которых тлеетс  различный масштаб, а на границе участков осуществл етс  автоматическое изменение масштабов. Поэтому отсутствие необход ысх:ти в преоварительном масштабиро1 вании переменных позвол ет существенно облегчить программирование, а также повысить быстродействие, так как при этом рещение производитс  на всем интервале с максимально возможным заполнением регистров. Формула изобретени  Цифровой интегратор, содержащий сумматор подынтегральной функции, сумматйр остатка, умножитель, выход которого соединен с первым входом сумматора остатка, блок выделени  приращений , вход которого соединен с выходом сумматора остатка, а выход  вл етс  информационным выходом устройства , отличающий с   тем, что, с целью повыщени  быстродействи  в интегратор введень счетчик, регистр поцинтегральной функции, блок нормализации мантиссы, схема сравнени , масштабный блок, регистр остатка, причем выход .сумматора подынтегральной 4 нкции соединен с первым входом умножител  и с первым входом регистра подынтегральной функции, выход счетчика подключен к первому входу блока нормализации мантиссы, выход мла Щ1его разр да регистр подынтегральной-, функции подклк ен к первому входу сумматора подынтегральной функции, а выходы старшего и знакового разр дов соответственно ко второму .и третьему входам блока нормализации м энтиссы, первый выход которого подключен к первому входу масштабного блока, ко . входу старЩего разр да регистра подьштегральной функции, к первым входам счетчика и скецы сравнени , а второй выход - ко входу младшего разр да регистра подинтегральной функции, ко вторым входам счетчика, схемы сравнени  и масштабного блока, выход которого подключён ко второму входу сумматора подынтегральной функции, выход схемьг сравнеш1Я соединен с первым входом регистра остатка, второй вход Ko-i-oporo соединен с выходом сумматора остатка, а выход - со вторым входом сумматора остатка, третий вход счетчика, второй вход регистра подынтегральной функции, третий и четвертый вХоды масштабного блока, второй вход умножител   вл ютс  информационными входами устройства, четвертый вход счетчика, четвертый и п тый входы блока нормализации мантиссы, третий вход схемы сравнени  и п тый вход масштабного 65 блока  вл ютс  управл ющими входами устройства, выход схемы сравнени   эй етс  управл кэщим выходом устройст ба. . . ,,., Источники ивфо{ у1ации, прин тые во внимание при экспертизе

   1/7

   /f 718 1. Неслуховский К. С. Цифровые дифференциальньте анализаторы, М., Машиностроение , 1968, S2. Авторское свидетельство СССР №355631, кл. q Об D 1/О2, 1969.