CN1075585A - 改进信号变迁的电路 - Google Patents
改进信号变迁的电路 Download PDFInfo
- Publication number
- CN1075585A CN1075585A CN93101281A CN93101281A CN1075585A CN 1075585 A CN1075585 A CN 1075585A CN 93101281 A CN93101281 A CN 93101281A CN 93101281 A CN93101281 A CN 93101281A CN 1075585 A CN1075585 A CN 1075585A
- Authority
- CN
- China
- Prior art keywords
- signal
- transition
- coupled
- input
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000001052 transient effect Effects 0.000 title abstract description 16
- 230000007704 transition Effects 0.000 claims abstract description 119
- 238000000034 method Methods 0.000 claims abstract description 8
- 238000005070 sampling Methods 0.000 claims description 56
- 230000002708 enhancing effect Effects 0.000 claims description 4
- 230000008878 coupling Effects 0.000 claims 3
- 238000010168 coupling process Methods 0.000 claims 3
- 238000005859 coupling reaction Methods 0.000 claims 3
- 230000003111 delayed effect Effects 0.000 claims 1
- 230000004044 response Effects 0.000 abstract description 10
- 230000006870 function Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 230000000977 initiatory effect Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 108010076504 Protein Sorting Signals Proteins 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 229910002056 binary alloy Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000002045 lasting effect Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/142—Edging; Contouring
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/64—Circuits for processing colour signals
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Picture Signal Circuits (AREA)
- Processing Of Color Television Signals (AREA)
- Pulse Circuits (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Manipulation Of Pulses (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
一个变迁增强设备,包括一个施加输入信号的抽
头延迟线。延迟线的各抽头耦合到多路复用器的相
应输入端。多路复用器包括控制电路,以根据许多抽
头选择模式使从相关的一个抽头来的信号按程序顺
序地通过。信号变迁检测器,响应施加于延迟线的信
号,测定检出的变迁特性,并对它作出响应,调整多路
复用器的控制电路以便使信号根据其中一个抽头选
择模式通过。
Description
本发明涉及改进信号变迁用的电路系统,该系统对(例如)增强彩色电视接收机的信号是有用的。
关于使用于彩色电视信号处理设备中的信号变迁增强电路是已知的例如可从美国专利4777385及Harrmute Harlos所著(发表于1985年8月出版的IEEE消费电子学汇刊,卷CE-31,第3期)题为“彩色电视接收机中图像信号的改进”的文章中得知。该两篇文献并入本文中供参考。Harlos的文章描述了一种增强变迁的模拟处理方法,美国专利4777385主要是叙述增强变迁的数字方法。在两个系统中,均检测其斜率大于预定数值的信号变迁。为响应该检测出的变迁,采用了电路系统以保持变迁的起始幅值作为变迁的部分持续时间,此后信号变迁的最终数值被耦合到信号输出装置。变迁时间被缩短到为在该变迁的起始值与最终值之间转换而所需的时间,该时间一般比原有的变迁时间短得多。Harlos系统是通过把一个串联开关引入信号通路,该通道后面是一端耦合到固定电位的一点上的存储电容器而完成这一功能的。该串联开关在检测出一个变迁以前保持闭合,而在测出跃变打开。在变迁开始时,信号值被储存在电容器上并输出到另外的处理电路。在开关被打开后经一预定时间,开关又返回到闭合状态以便把输入信号耦合到电容器和该另外的处理电路。
在美国专利4777385中,(例如)由二进制取样值表示的输入信号被加到串行一输入一并行一输出的移位寄存器。并行输出端与N个输入对1个输出的多路复用器的相应输入端联结。联结一个模N计数器,以便访问该多路复用器。在没有跃变的情况下,调整多路复用器以便使来自移位寄存器的中心抽头的信号通过。计数器响应信号跃变的检测被允许去调整多路复用器以便从中心抽头及其后的抽头来的信号取样朝着移位寄存器的终点依次通过,然后从移位寄存器的起始抽头及其后的抽头来的取样朝着中心抽头依次通过。照这样,瞬变过程就被压缩到一个取样周期。
上述变迁增强系统的缺点是所有检测出的信号变迁都被压缩到相同的变迁时间。这性能往往导致不希望有的一些信号分量畸变而不是增强它们。本发明准备按照检测出的特定变迁特性可变地增强信号变迁。
现有的变迁增强设备包括一个施加输入信号的抽头延迟线。延迟线的各抽头耦合到多路复用器的相应输入端。多路复用器包括控制电路,该电路为根据许多抽头选择模型顺序地通过来自相关的其中几个抽头的信号而编程。信号变迁检测器响应施加于延迟线的信号测量检出的变迁的一特性,并对其作出响应,调整多路复用器的控制电路以便根据其中一个抽头选择模型使信号通过。
图1A和1B是对描述本发明是有用的变迁信号的时间一幅度特性曲线;
图2是体现本发明的一般形式的变迁增强设备的方框图;
图3和4是体现本发明的另一个信号变迁增强电路的方框图;
图5是用于检测起始信号变迁的设备的方框图;
图6是用于检测信号变迁中点的设备的方框图;
图7是编入图3的只读存贮器(ROM)35中的典型表目的一列表;
图8是编入图4的只读存贮器(ROM)34中的典型表目的一列表。
本发明至少部分可以用模拟方式或数字方式加以实施。视选择的电路元件而定,在某些信号通道中可以要求附加的补偿延迟元件。通常,补偿延迟元件已被省略以免在说明书和附图中引起混乱。可是一个精通电路设计的人不难辨别什么场合需要这种补偿延迟元件。
本发明所需结果是对由于例如带宽限制所造成瞬变时间增大的信号瞬态进行锐化。在图1A和1B中举例说明两个不同上升时间(即转换速率)的变迁的结果。在图1A中,称为TB1的第一变迁出现在11个取样间隔s0-s10周期内。在先有技术的变迁增强设备中,通过保持原取样值(s0)直到(例如)取样时间s5为止,然后提前达到取样值s10,使该过渡过程缩短至一或两个变迁间隔时间。该现有设备测定变迁的持续时间,并选择不同取样值当中的几个(小于所有变迁取样值)以形成依赖于变迁持续时间的新变迁(TA1)。可以看出,在这例子中,新变迁TA1是由七个原取样值(s0,s1,s3,s5,s7,s9,s10)组成,而变迁持续时间实际上只延续了五个取样间隔时间。必须指出,通常只要原变迁是平滑曲线,增强的变迁就是逐段线性。
在图1B中举例说明的第二个例子包括具有21个取样间隔时间s0-s20的变迁TB2。在这例子中,新变迁是由九个原取样值s0,s3,s4,s6,s10,s13,s16,s17,和s20组成。新组成的变迁持续时间大约为8个取样周期而不是原来的20个。必须指出,第二个例子的新变迁比图1A例子中的新变迁长。也就是说,使重组成的变迁适合原变迁的长度要求。
图2举例说明本发明的一般形式,用于提供对信号变迁的持续时间敏感的简明的变迁增强模式。把待改进变迁用的输入信号取样值施加于一个有抽头的延迟线38并以旋加的取样速率同步计时。该延迟线备有多个(P)耦合到P对1多路复用器40的连续输出抽头。在没有信号变迁的情况下,调整多路复用器以便把从延迟线中心抽头来的信号耦合到信号输出口。在发生变迁时,程序控制元件9访问多路复用器40,以便根据多个连接顺序当中的一个把相关的输出抽头当中的几个耦合到输出信号口。
输入信号取样被加到一个启动检测器12和一个止动检测器10上。启动检测器12用来检测信号变迁的启动,并响应该启动产生一个启动信号。
止动检测器用来产生一个出现在变迁的预定点(例如变迁的中点或终点)上的脉冲信号。对该例子假定,止动检测器大致在变迁的中心点产生一个脉冲。来自启动和止动检测器的信号被耦合到程序控制元件9,在此例中该元件9对在相应变迁的起点和中点发生检测之间的时间间隔敏感而自适应地产生应用于多路复用器40控制信号序列。
图3举例说明本发明的一个更具体的实施例。在图3中,指定与图2的元件具有相同号码的元件为相似并提供相同功能的元件。程序控制元件9的功能由电路元件14-35提供。为只读存贮器(ROM)35编制包括许多表格在内的程序,其中每个表包含用来调整多路复用器的多路复用器连接控制信号的顺序,以便以特定的次序把来自延迟线的特定抽头的延迟信号耦连到信号输出口。
分别来自检测器12和10的启动和止动信号被耦合到计数器18的启动(ENABLE)和复位(RESET)端。其脉冲速率等于施加的取样速率的时钟信号被耦合到计数器18的时钟输入端。计数器响应启动信号的前沿而被启动以便计数时钟脉冲,并响应止动信号而复位至零值。由计数器18产生的输出(即计数值)被耦合到数据锁存器21的数据输入端。止动信号被加到数据锁存器21上(经由“与”门19),以便使锁存器21储存由计数器提供的在止动信号出现之前即刻出现的计数值。因此,锁存器21含有基本上等于二分之一电流变迁持续时间的数值。注意:由于噪音或系统的精度等因素,在实际的和计算的变迁周期之间始终会有一点出入。
储存在锁存器21内的数值作为部分地址加到ROM35。这部分地址用来选择含有多路复用器连接模式的许多表格当中的一个。其余的ROM地址由模P计数器23提供。一出现止动脉冲,计数器23便复位至零,然后开始周期地从0计数到P,以便顺序访问由来自锁存器21的部分地址所选择的相应表格中的项目。参照作为抽头连接顺序的典型表格的图7。相关的顺序列入相关的纵行。纵行的标题是储存在锁存器21的计数值,而且与部分地址相对应,例如,以5为标题的纵行就是具有5个取样周期的一半持续时间的变迁的连接模式。最左边的以地址为标题的纵行是ROM成排地址的目录,这些地址是由模P计数器23提供的。
各纵行的项目是这样定义的。项目“C”表示多路复用器访问的抽头是中心抽头并具有c个取样周期的相对延迟。正数(例如)1,2,3相当于呈现比中心抽头所呈现的延迟更长的抽头。例如数字2指的是呈现延迟c+2个取样周期的抽头等等。负数对应于延迟时间短于中心抽头的抽头。因此数字-2指的是呈现延迟C-2个取样周期的抽头。项目“C*”也指中心抽头连接。
各个项目包含用于系统控制的附加数据比特。这些数据比特之一用来启动“与”门19,其他的则用来复归锁存器21。用于启动“与”门19的数据安排如下:以部分地址“0”为标题的第一行中的各个项目包括这数据槽的一个逻辑“1”,另外的一些行中所有标明“C*”的项目也有这数据槽的一个逻辑“1”。其余的项目具有编入这数据槽的逻辑“0”。于是启动“与”门19以便止动信号通过,从而仅仅在当前的ROM地址是在“0”行中或者是正在访问标有“C*”的项目时,才装入一个新的部分地址。这性能被包括在内以保证变迁的重建(一旦开始)就不受中断。
表格中的各项目还包括一个复位比特,用来使锁存器21复位至零部分地址值。零值的部分地址值访问该行(即标有“0”的表格),从而调整该系统以便把中心抽头连接到输出接头而与计数器23的状态无关。除了含有复位比特值的项目“C*”以外,表格中的所有项目都具有非复位比特值。因此该系统将被复位以接收新的部分地址,并只在处理完前一个变迁之后再处理新的变迁。
鉴于系统中的元件在没有处理延迟的情况下工作,所以省略了补偿延迟线36。当变迁的起点出现在输入信号中的同时,被检测并输入到抽头延迟线38的第一级。信号变迁沿延迟线的相应级被计时。假定变迁具有10个取样周期的持续时间,而且在5个取样周期之后必然产生一个止动信号,变迁的起点就确定在进入延迟线6级的位置上。此外还假定中心抽头是在延迟线的第17级,因此变迁的起点离开中心抽头是17减6,即11个取样周期或抽头。变迁的起点将在11个取样周期之后到达中心抽头。那时,希望在(例如)4个取样周期内保持变迁起始值。于是一旦变迁的起始值达到中心抽头,即访问多路复用器以便经由地址5/11及具有延迟c+1,c+2,c+3和c+4个取样周期(具有相应地址5/12,5/13,5/14,和5/15)的抽头依次访问中心抽头来顺序地跟踪起始值。然后通过访问具有延迟c+2个取样周期(ROM地址5/16)的抽头存取接近于变迁中点值的取样值。在下一个取样周期期间,在中心抽头可获得变迁的中点,而中心抽头则被访问以输出这数值(ROM地址5/17)。然后在具有延迟c-2个取样周期(地址5/18)的抽头上选取正好超出原变迁中点出现的取样值。然后调整多路复用器以输出可在呈现延迟c-4个取样周期的抽头上得到的原变迁的最终值,并通过依次访问延迟c-4,c-3,c-2,c-1,c(顺序的ROM地址为5/19,5/20,5/21,5/22,和5/23)的抽头为其余的变迁保持该值。
安排ROM的各个相关表格(行)以适应相应变迁的长度。特定变迁的重建在中心抽头以外的某一抽头被访问时开始。具有16个取样周期的一半持续时间的变迁,当止动信号出现时,其起始值定位于中点抽头,因此在地址16/1开始重建。具有15个取样周期的一半持续时间的变迁,当止动信号出现时,其起始值定位于呈现延迟c-1个取样周期的抽头上,因此这变迁的重建开始于地址15/2上等等。注意,每当在锁存器21中储存新的部分地址时,计数器23便要复位至零位以便在正确的地址上着手重建。
系统的元件都具有固有的处理时的延迟,所以有必要补偿这些延迟。这补偿是由延迟元件36提供的。此外,可以确认会出现尚未受带宽限制影响的信号变迁。这些变迁将具有比预定数目的取样周期更长的持续时间,并且不必加以增强。在典型的系统中,这些变迁就是具有一半持续时间大于16个取样周期的变迁。通过把耦合到计数器18的输出端的检测器20包括在内而排除了对具有一半持续时间大于16个取样周期的变迁的增强。如果计数器18产生一个大于16的计数,检测器20就产生一个复位脉冲,该脉冲经由“或”门14,使计数器18复位到零。计数器18将保持该零状态直到起动信号的另一次变迁为止。因此,如果止动信号出现在检测器20所提供的复位之后,则该信号将调整锁存器21以便储存零值,这不会影响系统操作,因为锁存器21早已被复位到零值。
图3的系统具有的缺点在于,它将失去在极接近的范围内出现的变迁。例如,如果安排该系统根据图7的表格作出反应,则能被响应的最接近的变迁间隔必须如所需的行2的项目所指出的那样用20个取样周期加以隔开。图4举例说明克服这一限制的一个实施例。
在图4中,用与图3的元件相同的数字标明的元件是类似的并执行相同功能的元件。就其功能来说,图3和图4实施例之间的主要区别是:在图3中,模式ROM35的访问是在出现止动脉冲时开始,可是在图4中,模式ROM34的访问是在各变迁起点已到达抽头延迟线38的中心抽头时开始。所以模式ROM34可以用很少的停滞时间编制程序以便使系统能够响应更接近的变迁。
图8举例说明ROM34中模式表格的典型程序设计。项目值c和c*是指延迟c个取样周期的中心抽头。正数和负数分别表示呈现延迟c+i和c-i个取样周期的抽头。所有项目都包括一个被耦合到累加器32和锁存器30的复位端的复位比特。项目c*含有逻辑1复位比特,其余的项目则含有逻辑0复位比特。对特定的变迁来说,相应行中的项目依次被访问以便施加控制多路复用器40的信号。图8的表格对应于图7的表格。也就是说,就具有相同的半持续时间的变迁而论,ROM34提供与ROM35相同的变迁增强功能。
考虑标明2的纵行并注意到对应变迁的重建发生在6个ROM访问周期之后。在重建的终端,系统被复位并可以处理新的变迁。系统能处理的接连变迁之间的时间仅仅受到系统复位间隔的限制,该时间大约是一个取样周期。
参照图4,启动信号施加于置位/复位锁存器15的置位输入端。止动信号耦合到锁存器15的复位输入端。于是,锁存器15提供一个持续时间等于相应变迁的半个持续时间的输出脉冲。锁存器15的输出耦合到计数器18的允许输入端,以允许其依据来自锁存器15的输出脉冲的前沿而开始计数。这脉冲也输入到延迟线16。延迟线16以施加的取样速率计时。延迟线16的输出端耦合到前沿检测器28,该检测器在延迟线16输出启动信号的前沿时产生一个脉冲。延迟线16用来使脉冲检测器28所提供的脉冲(它表示出相应变迁的启动)与发生在抽头延迟线38的c-1抽头上的对应变迁的起点同时出现。
由前沿检测器28所提供的脉冲耦合到数据锁存器30的时钟输入端,该锁存器30将其数据输入与逻辑1的数值联系起来。锁存器30响应来自检测器28的脉冲,提供一个逻辑1的电平使累加器32能开始累加。累加器32准备以施加的取样速率以1为单位递增。为接续访问在ROM34中特定表格的诸项目,累积的数值作为ROM地址码加以使用。在重建相关变迁的末尾,由ROM34提供一个复位脉冲使累加器32和锁存器30都复位到零,为下一个变迁的出现作准备。
响应检测器10所提供的止动信号而将来自计数器18的计数值储存于锁存器22。储存于锁存器22的计数值耦合到另一个数据锁存器24的数据输入端。锁存器24响应来自锁存器30的允许信号而储存该计数值,并将其作为部分或表格地址加到ROM34上。于是出现在延迟线38的中心抽头的变迁开始以前立即选择一个表格。
通过设置包含检测器20,使具有持续时间大于预定持续时间的变迁不能像图3实施例一样被重建。在图4设备中,由检测器20所提供的复位脉冲也用于使延迟线16和前沿检测器28复位,使得为这样的变迁而通过这些元件传送的启动信号不能启动累加器。
图5显示可用作启动检测器12的典型电路。输入信号加到延迟元件101和减法器102的第一输入端上。延迟元件101的输出耦合到提供不同取样值的减法器102的第二输入端。延迟元件101使取样延时一个或少量的取样周期。由减法器所提供的差值接近于输入信号的一次导数。减法器的输出加到绝对值电路103,它使正差数照旧通过并补足负差数。对变迁作出的响应通过与绝对值电路的输出邻近的曲线来图示说明。绝对值电路的输出加到比较器104的一个输入端。比较器提供一个具有逻辑0和逻辑1数值的双电平输出信号作为加到它的第一输入端的取样值,这些取样值分别小于和大于预定值。比较器的输出可以加到另一个任选电路105,该电路可包括一个静噪滤波器或一个准备仅供持续时间超过最少量取样周期的变迁用通过逻辑1值的判定器。比较器或另外的电路105的输出用作启动信号。
由绝对值电路所提供的信号幅度是变迁倾斜率的标志。这幅度可以是(例如)检出的峰值并用作另外的对ROM的部分地址,以便为重建变迁而选取另外的模式表格。另一方面,如果希望增强负变迁而不是正变迁,则由减法器102所提供的差值的极性可以用作另一部分地址信号。替换的部分地址信号可响应止动信号而储存于另外的锁存器电路(图中未示)中,并接着附加到锁存器24或21所提供的部分地址上。
图6示出可用作止动检测器10的典型电路。这电路包括:两个基本元件;用于提供输入信号的二次导数的电路201,以及一个零交叉检测器202。可以使二次导数电路如图6所示的近似于带通滤波器。该电路可以像图中所示的典型滤波器一样简单,或者是一个根据所需的响应精度而包括了相当多的延迟元件、加权电路及加法装置的设备。所图示滤波器包括级联连接的两个同类延迟元件203和204;每一个提供一个或少量的取样周期。来自延迟元件204的输入信号和延迟的输入信号被加权-1/2并与来自延迟元件203的延迟输入信号相加。该和数与输入信号的二次导数的一个近似值一致。对变迁作出响应的持性由与元件201的输出邻近的曲线表明。变迁的中心出现在二次导数横过零轴的点上,或者在二次导数改变极性的点上。因此,通过检测由元件201所提供的数值的符号位便能检测出零交叉。
零交叉检测器包括耦合到元件201输出端的符号位导线上并具有各自输出端的五个级联的1个取样周期延迟元件201,来自级联元件的第一和第二输出端的信号加到“与”门211的相应反相输入端。级联元件的最后三个输出端耦合到“与”门211的相应正相端,与门211产生持续时间为一个取样周期的逻辑1信号,分别用于包含00111符号位值的接连延迟元件上。亦即“与”门211检测正数到负数的零交叉。级联元件的前两个输出端耦合到第二“与”门212的相应正相输入端,级联元件的后三个输出端耦合到“与”门212的相应反相端。“与”门212只当级联元件的接连输出端上的相应符号数值分别呈现11000逻辑值时才产生持续时间为一个取样周期的输出脉冲。“与”门212就是这样检测负数到正数的零交叉的出现的。
以上有关本发明的叙述和图表有助于提供本发明的基本概念。包括根据上述资料建立起来的或多或少都采用先进技术加以实现的电路功能元件组成的实施例应认为包括在以下权利要求书的范围内。
Claims (9)
1、用于增强信号变迁的设备,包括:
用于接收输入信号的信号输入端;
信号输出端;
延迟装置,耦合到所述输入端,用于提供多个延迟信号,每一个所述延迟信号代表经不同间隔延迟的所述输入信号;
多路复用装置,具有许多被耦合的输入端以接收相关的某些所述延迟信号,并响应控制信号,用于有选择地把所述一些延迟信号耦合到所述信号输出端;该设备的特征在于:
耦合到所述输入端的装置用于检测所述输入信号中出现的变迁,并用于测定各变迁的一特性以便产生一个代表它的控制值;及
响应所述控制值的装置,用于选择多个多路复用装置耦合程序之一,以便控制所述多路复用装置的操作。
2、如权利要求1所提出的设备,其特征在于:所述用于选择多个多路复用装置耦合程序之一的装置,包括:
一个用许多代码字母的表格编制程序的存储装置,每个表格包含一个耦合次序,各表格的每个代码字母包含用于调整所述多路复用装置的指令以便把它的其中一个输入端耦合到所述输出端,所述存储装置具有一个已耦合的第一局部地址总线以接收用于选择相应表格的所述控制值,以及已耦合的第二局部地址总线以接收用于通过各表格中的代码字排列次序的地址值;及
用于把单调增值的地址值加到所述第二局部地址总线的装置。
3、如权利要求1提出的设备,其特征在于:所述用于检测在所述输入信号中出现变迁的装置包括:
用于产生输入信号的一次导数的装置;
响应所述一次导数用于以单极性信号的形式提供所述一次导数的装置;
耦合到所述单极性信号的装置用于产生对其值大于和小于预定值的所述单极性信号分别具有第一和第二状态的信号。
4、如权利要求3所提出的设备,其特征在于:所述用于产生输入信号的一次导数的装置包括:
另外的延迟装置,该装置具有一个耦合到所述信号输入端的输入端,并具有一个用于提供所述经延迟一个或少量信号取样周期的输入信号的输出端;
具有分别耦合到所述另外的延迟装置的输入和输出端的第一和第二输入端的减法器。
5、如权利要求1所提出的设备,其特征在于:所述用于测量相关变迁的特性的装置包括用于确定相关变迁的预定部分的持续时间的装置。
6、如权利要求5所提出的设备,其特征在于:所述用于确定相关变迁的预定部分的持续时间的装置包括:
用于在相关变迁的起点开始到所述变迁的大致中点结束的一段时间内计数时钟脉冲的装置。
7、如权利要求6所提出的设备,其特征在于:所述用于确定相关变迁的预定部分的持续时间的装置还包括:
用于产生输入信号的一次导数的装置;
响应所述一次导数用于以单极性信号形式提供所述一次导数的装置;
耦合到所述单极性信号的装置,用于对其值大于和小于预定值的所述单极性信号分别产生具有第一和第二状态的双电平信号;
用于产生所述输入信号的二次导数的装置;
响应所述二次导数信号的装置,用于在所述二次导数信号改变极性的情况下产生信号脉冲;及
其中所述双电平信号旋加于所述计数装置以使所述计数装置开始计数,所述信号脉冲施加于所述计数装置以使所述计数装置中止计数,在中止计数时所述计数装置的计数值就是所述预定部分的持续时间。
8、如权利要求5所提出的设备,其特征在于:所述用于确定相关变迁的预定部分的持续时间的装置包括:
用于产生所述输入信号的二次导数的装置;及
响应所述二次导数信号的装置,用于在所述二次导数信号改变极性的情况下产生信号脉冲。
9、如权利要求8所提出的设备,其特征在于:所述输入信号是用二进制格式,其中所述用于产生所述输入信号的二次导数的装置包括一个数字带通滤波器,该滤波器的输出是一个包括极性比特和数值比特的多比特信号,所述在所述二次导数信号改变极性的情况下产生信号脉冲的装置是对所述极性比特作出响应以便排除所述数值比特。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US829,836 | 1992-02-03 | ||
US07/829,836 US5304854A (en) | 1992-02-03 | 1992-02-03 | Signal transient improvement circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1075585A true CN1075585A (zh) | 1993-08-25 |
CN1045860C CN1045860C (zh) | 1999-10-20 |
Family
ID=25255689
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN93101281A Expired - Fee Related CN1045860C (zh) | 1992-02-03 | 1993-02-02 | 改进信号变迁的电路 |
Country Status (8)
Country | Link |
---|---|
US (1) | US5304854A (zh) |
EP (1) | EP0554781B1 (zh) |
JP (1) | JP3285996B2 (zh) |
KR (1) | KR100299194B1 (zh) |
CN (1) | CN1045860C (zh) |
DE (1) | DE69303041T2 (zh) |
ES (1) | ES2088170T3 (zh) |
MY (1) | MY108737A (zh) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6047894A (en) * | 1993-05-07 | 2000-04-11 | Spectra-Physics Scanning Systems, Inc. | Signal conditioning for variable focus optical reader |
US5463211A (en) * | 1993-05-07 | 1995-10-31 | Spectra-Physics Scanning Systems, Inc. | Method and apparatus for detecting transitions in a time sampled input signal |
US6343741B1 (en) | 1995-10-26 | 2002-02-05 | Psc Scanning, Inc. | Method and apparatus for detecting transitions in an input signal |
DE69605106T2 (de) * | 1996-07-09 | 2000-07-20 | St Microelectronics Srl | Schaltung zur Chrominanzübergangsverbesserung in Echtzeitvideoempfang |
DE19722358A1 (de) * | 1997-05-28 | 1998-12-03 | Thomson Brandt Gmbh | Verfahren zur Bearbeitung von Übergangsbereichen in einem Bildsignal |
US6496548B1 (en) * | 1998-10-09 | 2002-12-17 | Harris Corporation | Apparatus and method for decoding asynchronous data using derivative calculation |
US6549051B1 (en) * | 2000-03-20 | 2003-04-15 | Qualcomm, Inc. | Synchronous delay generator |
DE10114813C1 (de) * | 2001-03-26 | 2002-10-31 | Micronas Munich Gmbh | Verfahren und Vorrichtung zur Versteilerung von Signalübergängen bei Fernsehbildern |
JP5878167B2 (ja) * | 2010-05-10 | 2016-03-08 | オセ−テクノロジーズ・ベー・ヴエーOce’−Nederland Besloten Vennootshap | ラスタ画像のエッジを復元する方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3778543A (en) * | 1972-09-05 | 1973-12-11 | Ellanin Investments | Predictive-retrospective method for bandwidth improvement |
US4472733A (en) * | 1982-09-01 | 1984-09-18 | Rca Corporation | Color channel signal-to-noise improvement in digital television |
CA1219338A (en) * | 1983-07-27 | 1987-03-17 | Rca Corporation | Signal processing circuit |
US4553042A (en) * | 1983-07-27 | 1985-11-12 | Rca Corporation | Signal transition enhancement circuit |
US4587448A (en) * | 1983-07-27 | 1986-05-06 | Rca Corporation | Signal transition detection circuit |
US4623805A (en) * | 1984-08-29 | 1986-11-18 | Burroughs Corporation | Automatic signal delay adjustment apparatus |
US4758891A (en) * | 1986-10-20 | 1988-07-19 | North American Philips Consumer Electronics Corp. | Method and apparatus for improving the rise and fall time of a video signal |
US4777385A (en) * | 1987-02-09 | 1988-10-11 | Rca Licensing Corporation | Signal transient improvement circuit |
KR930002906B1 (ko) * | 1989-12-23 | 1993-04-15 | 삼성전자 주식회사 | 윤곽 보정회로 |
FI913869A (fi) * | 1990-09-27 | 1992-03-28 | Philips Nv | Anordning foer foerbaettring av signaloevergaongar. |
-
1992
- 1992-02-03 US US07/829,836 patent/US5304854A/en not_active Expired - Lifetime
-
1993
- 1993-01-26 MY MYPI93000113A patent/MY108737A/en unknown
- 1993-01-28 EP EP93101233A patent/EP0554781B1/en not_active Expired - Lifetime
- 1993-01-28 DE DE69303041T patent/DE69303041T2/de not_active Expired - Lifetime
- 1993-01-28 ES ES93101233T patent/ES2088170T3/es not_active Expired - Lifetime
- 1993-02-01 JP JP04981693A patent/JP3285996B2/ja not_active Expired - Fee Related
- 1993-02-02 KR KR1019930001375A patent/KR100299194B1/ko not_active IP Right Cessation
- 1993-02-02 CN CN93101281A patent/CN1045860C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR930019045A (ko) | 1993-09-22 |
JP3285996B2 (ja) | 2002-05-27 |
KR100299194B1 (ko) | 2001-10-22 |
US5304854A (en) | 1994-04-19 |
DE69303041T2 (de) | 1997-01-16 |
DE69303041D1 (de) | 1996-07-18 |
CN1045860C (zh) | 1999-10-20 |
ES2088170T3 (es) | 1996-08-01 |
JPH0654233A (ja) | 1994-02-25 |
EP0554781A1 (en) | 1993-08-11 |
MY108737A (en) | 1996-11-30 |
EP0554781B1 (en) | 1996-06-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1045860C (zh) | 改进信号变迁的电路 | |
DE3036769C1 (de) | Vorrichtung und Verfahren zum Codieren eines Videosignals | |
DE19908858B4 (de) | CMOS-Bildsensor mit Prüfschaltung für das Verifizieren seiner Funktion | |
CN106537786A (zh) | 同步系统里的异步逐次逼近寄存器模数转换器(sar adc) | |
JPH08321779A (ja) | アナログディジタル変換器 | |
Chen et al. | VLSI implementation of a selective median filter | |
EP0360919B1 (de) | Verfahren zur Bestimmung und Verarbeitung von Korrekturwerten für selbstkalibrierende A/D- und D/A-Wandler und Rechenwerk zur Durchführung des Verfahrens | |
JPH0210922A (ja) | デジタル位相差検出回路及び位相差検出方法 | |
US4149258A (en) | Digital filter system having filters synchronized by the same clock signal | |
CN102103212B (zh) | 模数转换方法和x射线图像探测器及x光机 | |
US4106100A (en) | Digital differential analyzer | |
US5051616A (en) | Zero crossing detector arrangements | |
Swenson et al. | A hardware FPGA implementation of a 2D median filter using a novel rank adjustment technique | |
JP4323663B2 (ja) | 画像フィルタ回路及び画像フィルタリング方法 | |
KR0155730B1 (ko) | 뮤트회로 및 방법 | |
US20030204764A1 (en) | Differentiated granularity timer design | |
JPH06508243A (ja) | 入力パルスのシーケンスを検出するための方法と装置 | |
JPH01502544A (ja) | 画像冗長性によるディジタル画像データの誤り訂正 | |
CN1058359C (zh) | 视频信号处理系统中的纠错装置 | |
US5585794A (en) | Electronic device for the automatic conversion of sampled frequencies | |
Chen et al. | Design and VLSI implementation of real-time weighted median filters | |
SU1464183A1 (ru) | Устройство дл селекции изображений объектов | |
KR100360871B1 (ko) | 디지탈비교회로 | |
SU610117A1 (ru) | Цифровой коррел тор | |
JPH0241029A (ja) | アナログ・ディジタル変換回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 19991020 Termination date: 20120202 |