JPH06508243A - 入力パルスのシーケンスを検出するための方法と装置 - Google Patents

入力パルスのシーケンスを検出するための方法と装置

Info

Publication number
JPH06508243A
JPH06508243A JP4510785A JP51078592A JPH06508243A JP H06508243 A JPH06508243 A JP H06508243A JP 4510785 A JP4510785 A JP 4510785A JP 51078592 A JP51078592 A JP 51078592A JP H06508243 A JPH06508243 A JP H06508243A
Authority
JP
Japan
Prior art keywords
phase
signal
value
pulse
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4510785A
Other languages
English (en)
Other versions
JP3399942B2 (ja
Inventor
コラツィノス ヴァッシリス
Original Assignee
テキサス インスツルメンツ リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テキサス インスツルメンツ リミテッド filed Critical テキサス インスツルメンツ リミテッド
Publication of JPH06508243A publication Critical patent/JPH06508243A/ja
Application granted granted Critical
Publication of JP3399942B2 publication Critical patent/JP3399942B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/02Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0331Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/099Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0992Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/025Systems for the transmission of digital non-picture data, e.g. of text during the active part of a television frame
    • H04N7/035Circuits for the digital non-picture data signal, e.g. for slicing of the data signal, for regeneration of the data-clock signal, for error detection or correction of the data signal
    • H04N7/0352Circuits for the digital non-picture data signal, e.g. for slicing of the data signal, for regeneration of the data-clock signal, for error detection or correction of the data signal for regeneration of the clock signal
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/04Speed or phase control by synchronisation signals
    • H04L7/041Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/044Speed or phase control by synchronisation signals using special codes as synchronising signal using a single bit, e.g. start stop bit
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/04Speed or phase control by synchronisation signals
    • H04L7/041Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/046Speed or phase control by synchronisation signals using special codes as synchronising signal using a dotting sequence

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Television Systems (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Manipulation Of Pulses (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 入力パルスのシーケンスを検出するための方法と装置本発明は、局部発生クロッ ク信号の制御信号を導出する等間隔な同類入力パルスの、クロンク割込みシーケ ンスを検出するための方法と装置に関する。
テレテキストシステムでは、テレビ受信者の画面に情報のページとして表示され るデータは、従来のテレビ画像のビデオ情報を搬送するためには用いられること のない1本または複数本の復号ビデオ信号の回線により、ディジタル形式で搬送 されるつこのディジタルデータは2進非ゼロ復帰方式で符合化されるが、このデ ータの前に、代替ビア)1と代替ビット0から成り且つ等間隔パルスの連続とし て出現する、いわゆるクロンク割込み信号が存在する。典型的なりロック割込み シーケンスは、そのような8個のパルスを有している。クロック割込みシーケン スから、残りのディジタルデータのデコーディングが正しく実行されるように局 部発生クロックの位相が調整される。
局部的に発生される発振と、到来データとを同期させることが難しいのは、クロ ック割込みシーケンスのスプリアスノイズパルスによる歪と改暫があるからで、 本発明の目的は、クロック割込みシーケンスを検出し、且つ局部的に発生される 発振と到来データとを同期させるための、優れた方法と装置を提供することであ る。
本発明の一態様によれば、局部発生クロック信号の制御信号を導出する2aデー タパケツトの等間隔同類人力パルスのクロック割込みシーケンスに応答する装置 であって、 パルス繰り返し数よりもはるかに高率に入力パルスを標本化する手段と、標本を しきい値電圧と比較し、標本がしきい値を越えているか否かによって異なる各標 本の単一ビット出力を生成する手段と、前記比較1段に接続されて順番に出カビ ノドを受信し、人力パルスの中点の出現回数をI旨示する相関器手段と、 発振器千一段と、 クロック信号を提供する前記発振器手段からの発振に応答する除算器手段と、前 記除算器手段からのクロック信号の位相を前記相関器手段からの指示と比較し、 且つ前記クロック信号の位相を調整するために前記除算器手段に送られる位相調 整信号を生成するための位相比較手段と、を具備する装置が提供される。
相関器手段には、比較手段からの複数のピントを蓄積するシフトレジスタ手段と 、前記シフトレジスタ手段の所定の段階に接続されて、信号入力パルスから導出 されたビットが前記シフトレジスタ手段に対称に配置されるときに値が最大とな る信号を生成する論理手段と、を具備することができる。最大の検出は、論理手 段によって導出される値が生成された時点でそれらを蓄積して、各蓄積値を次後 続値と比較することによって達せられ、次後続値が初めて蓄積値を下回ったとき に最大であると指摘される。論理手段は、パルス間のスペースの中点の出現回数 を指示するように構成することもでき、この付加的な指示は、クロック信号の位 相を調整するために位相比較手段によって利用される。相関器手段には、論理手 段の演算を阻止するために抑止信号を生成するための手段を含むことができる。
比較手段が利用するしきい値は、実質的に0に等しい初期値から始まって、入力 パルスの高さの中央の値に近い値まで増加できる。
位相比較手段には、前記指示後に発振器手段によって決定される所定時間間隔で ウィンドウを生成するための手段と、ウィンドウ時の複数の後続指示の発生と並 行して除算器手段の位相を確認するための手段と、確認された位相の平均を出す ための手段と、平均位相に応じた位相に除算器手段をリセットするだめの手段と 、を具備することができる。位相比較手段には、状態機械と算術論理装置とを具 備でき、前記状態機械は、少なくとも一つの狭いウィンドウと、それより広い複 数のウィンドウとを生成させるために使用され、且つ、一つのウィンドウ内で後 続指示が出現したときに第一種の出力信号を、また、後続指示のいずれかがウィ ンドウの外に落ちたときに第二種の出力信号を送出する。状態機械からの第一種 の出力信号によって除算器手段は確認位相を表す信号を生成することができ、ま た、第二種の出力信号を用いて除算器をリセットし、ウィンドウを生成する、お よび、確認位相位の平均を出すことができる。
本発明の第二態様によれば、2進データパケツトの等間隔同類入力パルスのクロ ック割込みシーケンスからの局部発生クロック信号の制御信号を検出および導出 する方法であって、 パルス繰り返し数よりもはるかに高率に入力パルスを標本化する工程と、標本を しきい値電圧と比較し、標本がしきい値を越えているか否かによって、異なる各 標本の単一ピント出力を生成する工程と、シーケンス中の出カビノドを相互に関 連付け、入力パルスの中点の出現回数を指示する工程と、 発振を分割する周波数によって局部発生クロック信号を提供する工程と、前記局 部発生クロック信号の位相を前記相関によって生成された指示と比較し、且つ位 相調整信号を送出する工程と、 局部発生クロック信号の位相を、位相調整信号を用いて調整する工程と、から成 る方法が提供される。
局部発生クロック信号の制御信号を導出するクロック割込みシーケンスに応答す る装置の例、ならびに、その操作方法を、添付図面を参照して以下に説明する。
図1は、装置のブロック図である。
図2は、図1に辞しされている相関器の回路図である。
図3は、最大相関検出器の作用を説明する図である。
図4は、状態機械とその関係部品の図である。
図中、同一構成部品が異なる図面に現れた場合、同一参照数字を使用する。平易 にするために、テレテキストデータの探索開示時を決定するための手段は図示し ていないが、状態機械12の動作は、テレテキストデータのパケットのクロンク 割込みが考えられるときに開始するものとする。局部発生クロック信号の位相が 調整されてクロンク割込みシーケンスと同期されたときに、位相は残りのデータ パケットのために保持され、装置はそのあいだ不能状態になる。
ここで図1を参照すると、復号ビデオ信号は、導線1を介して入り、クランプス イッチ制御信号も受信するパルスクリーンアップ回路2に導線3を介して加えら れる。回路2からのクリーンアンプされたパルスは、69.375MHzの標本 化回路に送出され、この出力は、標本化の瞬間に入力信号レベルがしきい値を下 回る場合はOを、入ツノ信号しベルがしきい値を上回る場合は1となり、順番に 20ビツトシフトレジスタ7に入る。標本化回路5の出力も導線4に入る。テレ ってテレテキスト信号の各パルスから10個の標本が抜き出される。便宜上、以 下の説明では、テレテキストのp、r、f (パルス繰返し周波数)を7MHz とし、標本化周波数を70MHzとする。シフトレジスタ7の各段階の状態は、 最大検出器回路9に2個の出力を送出する論理手段によって組合わせられる。第 一出力は、復号ビデオ信号入力信号の、パルスまたはパルス間の間隔が、シフト レジスタ7の層中心に配置されたときに最大値となる、導線10の4ビット配列 コードである。単一導線11に出現する第二出力は、パルスまたはパルス間の間 隔がシフトレジスタ7の中心に配置されていないときに、シフトレジスタの段階 の組合せに応答して最大検出器回路9が導線10の値に応答しないようにする、 抑止信号である。
最大検出器回路9は、導線10で最大値を検出すると、導線15にストローブ出 力を生成し、この出力は状態機械12、ストローブパルス計数器14、および平 均位相ALU (算術論理装置)16に送られる。状態機械12は、1/10計 数器18によって生成されたロッキングウィンドウ内でストローブ信号が受信さ れた場合に、導線13と17に出力を生しる。導線13と17のFロックオンJ 信号により、ストローブパルス計数器14と平均位相ALU16が解放され、ス トローブ信号への応答が開始する。1/10計数器18は、導線19を介してク ロンクロから70MHzのクロックパルスを受信し、これらのクロックパルスに 応答して、0〜9を計数する繰返しサイクルを実施する。その時点に得られたO 〜9の特定数に等しい計数器18の位相は、導線20を介して、並行に、主位相 ALU16に送られる。計数器18は、ロックウィンドウだけでなく、トラック ウィンドウも生成する。状態機械12は、計数器18がロックウィンドウまたは トランクウィンドウを生成するか否かを導線23を介して指示し、要求されたウ ィンドウが開のときを示す信号が、計数器18から状態機械12に導線24を介 して帰還される。計数器1日の位相の調整に関して、状B11械12は導線25 を介して計数器18に信号を送出する。平均位相ALU16は、計数器18の位 相が、ALU16によって計算された平均位相に等しいときに、信号が導線26 を介して状態機械12に入る。この信号は、計数器18と、導線1を介して受信 されたクロンク割込みパルスとを同期させるために利用される。クランプ信号は 、状DIIM12から導線27査介して、パルスクリーンアンプ回路2のクラン プを開閉するクランプ制御回路2日に送出される。計数器19は、IMHzのテ レテキストデータクロックを線路30に出し、線路30は標本化回路5の出力を 受信するゲート31に接続される。線路30のクロック信号は、クリーンアップ 回路2からの各パルスに最も合った、標本化回路からの10個のビットのうちの 1個を選択する位相の(8号である。ゲート31からのテレテキストデータは、 導線32に出現する。
図1の装置の操作で、この装置の全体制御は、装置各部の特定状態を表す信号を 人力として受信し、且つ実行される次のオペレーションを開始する制御信号を生 しる状態機械12によってもたらされる。状態機械自体は、論理要素と相互接続 ランチより成る専用ハードウェアから構成できる。
あるいは、状態機械は、最適にプログラミングされたプロセッサから構成するこ ともできる。
テレテキストデータパケットの開始を形成するクロンク割込みシーケンスは、同 wI続時間の間隔によって分離される8個のパルスとして出現するように、非ゼ ロ復帰コードのコード1010101010101010より成る。間隔比に対 するマークは、例えば信号の濾波またはスライシングの結果、一つ一つ確実に離 すことができ、相関技術を利用することにより、回路は、このようなパルスシー ケンスの歪を感知しない。当初、パルスクリーンアップ回路のクランプスイッチ は、ゼロの差動しきい値を有する比較器回路にビデオ入力ACが接続された状態 で開である。クロンク割込みパルスが開始する直前、クランプスイッチは閉とな り、パルスとして受信されるので、数サイクルのあいだ、比較器のしきい値レベ ルはパルス平均値まで漸進的に高くなる。しきい値電圧がクロンク割込み波形の 平均に達すると、データパケットの残りのあいだ、そのレベルを維持するように 、再びクランプスイッチが開かれる。
回路2からの出力パルスは、標本化回路5によって70MH2、即ちクロック割 込み波形の各パルス10回と各間隔10回、で標本化される。1本化回路5から の出力信号は、順番にシフトレジスタ7に渡り、このシフトレジスタ7に接続さ れている論理手段8は、最大検出器回路9と連合して、レジスタ7の、■と0の 対称パターンを探す。理想的な対称パターンは2通りあり、5個の0,10個の 1.5個のOから成るものと、5個の1.10個の0.5個の1から成るものが ある。いずれのパターンも、レジスタ7の中央に配置されていれば、標本値によ って示される通りに、各々、人力復号信号のパルスと空間に対応し、また、これ らのパターンあるいはこれらに最も近い出現パターンが検出されると、最大が低 信号値または雑音パルスによる影響を受けたときに最大検出器回路9はストロー ブ出力を生じる。状態機械は、ストローブ出力を受信するとすぐに、1/10計 数器18から、次のストローブパルスの予想出現時間付近のロックウィンドウを 得る。雑音によって第一ストロープパルスが生した場合、そのウィンドウ内に第 ニストロープパルスが生じることはまずないので、装置はりセントして別のスト ローブパルスを待機する。一方、第一ストロープパルスがクロック割込みシーケ ンスの第一パルスに応答して生成される場合、入力信号のパルス間の最初の間隔 に応答して生成される第ニストロープパルスが、ロックウィンドウ内に発生し、 状態機械12によってこれが検出されると、ロックオンパルスが生じて、ストロ ーブパルスカウンタ14が解除されて計数を実施し、平均位相ALL+16が解 除されて作動する。計数器14は、当該ストローブパルスの1を数え、平均位相 ALU16は、導線20を介してストローブ信号が受信された時点で、計数器1 0の位相を累算器に加える。その後、状8111械12は、ロックウィンドウよ りも広いトランクウィンドウを更にいくつか提供するように計数器1oに要求し 、これらのウィンドウに落ちるストローブ信号を数え、これらのストローブ信号 のときに計数器18の位相を累算する。図示の例では、状態機械は、ロックウィ ンドウ1個とトラックウィンドウ3個を生成するが、それ以外の数のロックウィ ンドウおよびトランクウィンドウが状態機械12によって要求されることもある 。
ストローブ信号4個が発生すると、計数器14はこの事実を状態機械12に知ら せ、平均位相ALUはストローブ信号発生時の計数器1Bの位相の平均を自動的 に計算する。次回、ALU16によって計算された平均位相と同し位相に計数器 18が達すると、導線26に信号が生成され、それによって状態機械12は導線 25を介してリセノ1〜信号を送出する。計数器18のリセットにより、線路3 0のテレテキストデータクロックの位相と、相関器からの最大とが同期される。
図2は、シフトレジスタ7と論理手段8によって形成される相関器の回路を詳細 に示したものである。導線11での抑止信号の生成では、シフトレジスタ7の最 初の二段階と最後の二段階は、8人力ANDゲート52の入力には直接に、第二 8人力ANDゲート530入力には対応インバータ51を介して、接続される。
ソフトレジスタ7の中央の4段階は、8個の入力ANDゲート53の入力には直 接、8個の入力ANDゲート52の人力には対応インバータ50を介して、接続 される。ANDゲート52と53の出力は、インバータ56に信号供給する導線 55にORゲート54を介して接続され、インバータ56の出力は導線11に入 る。ソフトレジスタ7の対称的に配置された段階対は、6個の排他的NORゲー ト58.59.60.61.62.63の人力に接続され、これらの出力は二進 加算器64に入り、更にゲートの出力に適用される重み係数に基づいて入力に入 る。加算器64からの4ビ、トの出力は、各々、導線55に接続された第二人力 を存するANDゲート65.66.67.68に、入力として入る。ゲート65 〜68の出力は、4本の導線10に入る。
図2の回路の作用では、インバータ50.51とゲート52.53.54は、シ フトレジスタ7の中央四段階が、レジスタの外側四段階と同じ状態および異なる 状態にある場合に限って、導線55に一個の1の信号を生じる働きをする。はっ きり述べると、この状況は、レジスタ7に、クロック割込みシーケンスのパルス またはパルスの間の間隔が受信されて対称に格納されるときに、必ず達せられる 状況である。導線55に1が存在しないという状況は、導線11に抑止パルスを 生しるために利用される。抑止パルスは、クロック割込みシーケンスのパルスと して出現することのあるスプリアス雑音パルスによる干渉を低減する働きを有す る。
排他的NORゲート58〜63と加算器64により、シフトレジスタ7の整合状 態を備えた対称配置段階対の重み付き合計が出されるが、前記合計は、パルスま たは間隔がシフトレジスタ7の中央に配置されているときに最大値4ビツト出力 を有する。ゲート58〜63の出力の重み付けは、最大合計を提供する単一位置 が存在するように選択される。ゲート65〜68は、導線55の信号が1でない 場合に導線10に値が生しるのを阻止するパワーのある信号を、導線55に送出 する。
図3は、最大検出器9の作用を示すものである。導線1oは、4ピント蓄積記憶 装置と5ビンl−比較器82に入っている。蓄積記憶語W80は、4本の導線8 1を介して比較器82の第二人力に接続される。導線11の抑止パルスは、蓄積 記憶装置80に送られてこれをクリヤし、回路作動を禁止する。導線1oの入力 値が、蓄積記憶装置80の蓄積値以下であれば、比較器82は出力をストロ−図 3の最大検出器の動作では、最大値に達したときに、次後続値は最大値以下であ るという事実が利用される。蓄積記憶装置8oは、導線1oの現在値の−っ前に 発生した値を蓄積するように構成されているので、比較器82は、蓄積記憶装置 80の先の値と導線10の後の値とを比較して、後者の値が蓄積値以下である場 合に出力を生しることによって最大値を検出する機能を提供する。
図4は、状態機械12を、それに最も密接に関わる構成要素とを示した図である 。特に図4では、平均位相ALU16は、累算器90、l/4回路91、比較器 92から成るものとして図示されている。図1を参照して前述された通り、AL U16は、導線15のストローブ信号のときに存在する、計数器18からの位相 値を累算する。図4では、この累算は、導線2oを介して位相値を受信し、その 各々を、導線15にストローブ信号が出現したときに累算合計値に加える累算器 90によって実施される。1/4回路91は、累算器9oがら合計値を受け取っ て、最下位の2ビツトを除去するという単純な手段によって、合計値を4で割る 。この割算の商は、比較器92に入り、そこで導線2oに出現した計数器18か らの位相と比較される。比較器92の動作は、計数器14が導線15を介して4 個のストローブ信号を受信したことを示す出力を発生するまで、禁止されるので 、累算器90内の合計値は4個の位相値のものとなる。計数器18がらの位相値 が、除算器91によって生成された商に等しいときに、計数器1日の位相を適当 に調整するために、導線26を介して状態機械12に信号が送られる。この位相 調整が完了すると、状態機械は装置の作動を終了し、それによって、計数器1日 の位相と、導線30のテレテキストデータクロックの出力を保留する。
前述の通り、除算器91による4で割る割算は、商の真の値に、比較器92に送 られる情の1/2または3/4が入るかもしれないという可能性は考慮していな い。この値を切上げて丸めることによって、計数器18の位相の設定は更に正確 なものとなり、また、このような切上げは、導線20の現在の位相値と除算器9 1からの商とが等しいことを示す、導線26に入る信号の発生に、(70MHz の)1クロックパルス分の期間の遅延を選択的に導入することによって、簡便に 達せられる。かかる遅延は、4で割る割算に影響を与えるために捨てられる2個 のビットのうち、大きい方が1である場合に導入される。遅延のあいだ、計数器 18によって生成された位相値は1だけ増加されるので、遅延による作用は、こ の位相値に1を加えることに等しい。
76.−11□−、−−、−PCT/GB 92101018

Claims (17)

    【特許請求の範囲】
  1. 1.本発明の一態様によれば、局部発生クロック信号の制御信号を導出する2進 データバケットの等間隔同類入力パルスのクロック割込みシーケンスに応答する 装置であって、 パルス繰り返し数よりもはるかに高率に入力パルスを標本化する手段と、標本を しきい値電圧と比較し、標本がしきい値を越えているか否かによって、各標本に 適した単一ビット出力を生成する手段と、前記比較手段に接続されて順番に出力 ビットを受信し、入力パルスの中点の出現回数を示す相関器手段と、 発振器手段と、 クロック信号を提供する前記発振器手段からの発振に応答する除算器手段と、前 記除算器手段からのクロック信号の位相を前記相関器手段からの指示と比較し、 且つクロック信号の位相を調整するために前記除算器手段に送られる位相調整信 号を生成するための位相比較手段と、を具備する、前記装置。
  2. 2.前記相関器手段は、 前記比較手段からの複数のビット、前記複数ビットは単一入力パルスよりも長い 入力パルス時間区分から導出される、を蓄積するシフトレジスタ手段と、前記シ フトレジスタ手段の所定の段階に接続されて、信号入力パルスから導出されたビ ットが前記シフトレジスタ手段の中央に配置されるときに最大となる信号を生成 する論理手段と、 前記論理手段によって生成された信号が最大値に達するときに指示を出す手段と 、 を具備することを特徴とする、請求の範囲第1項に記載の装置。
  3. 3.前記論理手段によって生成された前記信号が所定値に達したときに指示を出 すための前記手段は、各値を順番に蓄積するための手段と、蓄積された値を次後 続値に比較して、最初に蓄積値が次後続値を上回ったことを指示するための手段 とを具備することを特徴とする、請求の範囲第2項に記載の装置。
  4. 4.前記相関器は、出力ビットに順次応答して、パルス間の間隔の中点の出現回 数の追加指示も行い、 前記パルス比較手段は、前記クロック信号の位相と、前記相関器手段からの追加 指示との比較も行うことを特徴とする、請求の範囲第1項、2項、または3項の いずれか一項に記載の装置。
  5. 5.前記相関器は、シフトレジスタの前記所定段階以外の他の段階に応答して、 前述の第一論理手段の動作を阻止するための抑止信号を生成する第二論理手段を 具備することを特徴とする、 請求の範囲第2項、3項、または4項のいずれか一項に記載の装置。
  6. 6.前記位相比較手段は、 前記相関器手段による指示後に発振器手段によって決定される所定時間間隔でウ ィンドウを生成するための手段と、前記ウィンドウ時の相関器手段によって生放 される複数の後続指示と並行して、除算器手段の位相を確認するための手段と、 確認された除算手段の位相の平均を出すための手段と、平均位相に応じた位相に 除算器手段をリセットするための手段と、を具備することを特徴とする、上記請 求の範囲のいずれか一項に記載の装置。
  7. 7.前記確認位相数は2の累乗であり、前記確認位相の平均を出すための手段に は、前記確認位相を2進コードで累算し、累算合計値を、前記確認位相数の数字 で割る割算に影響を及ぼす適当な2進数の場所数だけ桁送りする手段を具備する ことを特徴とする、請求の範囲第6項に記載の装置。
  8. 8.前記確認位相の平均を出すための手段は、桁送り後の残りの大きさに応答し て、確認位相数の数で割る割算に影響を及ぼし、リセットを左右する平均位相を 選択的に切上げるまたは切下げるように単一クロックパルスインターバルにより 除算器のリセットを遅らせる手段を具備することを特徴とする、請求の範囲第7 項に記載の装置。
  9. 9.前記位相手段は状態機械を具備し、前記状態機械は、相関器手段からの指示 を受信し、少なくとも一つの狭いウィンドウと、それより広い複数のウィンドウ とを、いずれか1個の指示の後に生成し、且つ、ウィンドウ内で後続指示が出現 したときに第一種の出力信号を、ウィンドウの外側で後続指示の1つが出現した ときに第二種の出力信号を送出し、 前記状態機械からの前記第一種の出力信号は、除算器手段に送られて、それによ って除算器手段は確認位相を表す信号を生成し、前記状態機械からの第二種の出 力信号は、ウィンドウを生成するための手段と、確認位相の平均を出すための手 段とをリセットするための送出されることを特徴とする、請求の範囲第6項、7 項、または8項のいずれか一項に記載の装置。
  10. 10.前記比較手段は、しきい値電圧が実質的にゼロに等しい初期値から開始し 、入力パルスの高さの中央値に近い値まで増加するような比較手段であることを 特徴とする、上記請求の範囲のいずれか一項に記載の装置。
  11. 11.放送用復号テレビジョン信号と共に含まれるテレテキスト信号のクロック 割込みシーケンスを検出し、これに応答する装置であることを特徴とする、上記 請求の範囲のいずれか一項に記載の装置。
  12. 12.実質的に本明細書に記載される通りに等間隔同類入力パルスのクロック割 込みシーケンスを検出し、これに応答する装置であることを特徴とする、上記請 求の範囲のいずれか一項に記載の装置。
  13. 13.2進データパケットの等間隔同類入力パルスのクロック割込みシーケンス からの局部発生クロック信号の制御信号を検出および導出する方法であって、パ ルス繰り返し数よりもはるかに高率に入力パルスを標本化する工程と、標本をし きい値電圧と比較し、標本がしきい値を越えているか否かによって異なる、各標 本の単一ビット出力を生成する工程と、シーケンス中の出力ビットを順番に相互 に関連付け、入力パルスの中点の出現回数を指示する工程と、 発振を分割する周波数によって局部発生クロック信号を提供する工程と、前記局 部発生クロック信号の位相を、前記相関によって生成された指示と比較し、且つ 位相調整信号を生成する工程と、局部発生クロック信号の位相を、位相調整信号 を用いて調整する工程と、から成る方法。
  14. 14.前記出力ビットの相関により、入力パルス間の間隔の中点の出現回数を追 加的に指示し、前記位相調整信号の生成は局部生成クロックの位相と追加的指示 の比較も考慮することを特徴とする、請求の範囲第13項に記載の方法。
  15. 15.前記局部生成クロックと、前記相関によって生成された指示との比較は、 局部発生クロック信号を生成する相関による指示生成後に、前記発振によって決 定された所定時間インターバルでウィンドウを生成し、且つ、前記相関によって 生成された複数の後続指示と並行する局部発生クロック信号を生成するために利 用される周波数分割の位相を確認し、且つ、平均位相に依存する位相に周波数分 割をリセットすることによって、影響を受けることを特徴とする、請求の範囲第 13項または14項に記載の方法。
  16. 16.前記しきい値開始平均は、実質的にゼロに等しい値から開始し、入力パル スの高さの中央値に近い値まで増加することを特徴とする、請求の範囲第13項 、14項、15項のいずれか一項に記載の方法。
  17. 17.実質的に本明細書に記述され、添付図面に記載の通りに等間隔同類入力パ ルスのクロック割込みシーケンスを検出し、これに応答する方法。
JP51078592A 1991-06-05 1992-06-05 入力パルスのシーケンスを検出するための方法と装置 Expired - Fee Related JP3399942B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB9112131,9 1991-06-05
GB919112131A GB9112131D0 (en) 1991-06-05 1991-06-05 Method and apparatus for detecting a sequence of input pulses
PCT/GB1992/001018 WO1992022171A1 (en) 1991-06-05 1992-06-05 Method and apparatus for detecting a sequence of clock reference pulses

Publications (2)

Publication Number Publication Date
JPH06508243A true JPH06508243A (ja) 1994-09-14
JP3399942B2 JP3399942B2 (ja) 2003-04-28

Family

ID=10696163

Family Applications (1)

Application Number Title Priority Date Filing Date
JP51078592A Expired - Fee Related JP3399942B2 (ja) 1991-06-05 1992-06-05 入力パルスのシーケンスを検出するための方法と装置

Country Status (7)

Country Link
EP (1) EP0587680B1 (ja)
JP (1) JP3399942B2 (ja)
KR (1) KR100230026B1 (ja)
DE (1) DE69223142T2 (ja)
FI (1) FI106349B (ja)
GB (1) GB9112131D0 (ja)
WO (1) WO1992022171A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9210414D0 (en) * 1992-05-15 1992-07-01 Texas Instruments Ltd Method and apparatus for interfacing a serial data signal
US5619275A (en) * 1992-09-01 1997-04-08 Thomson Consumer Electronics, Inc. TV line and field detection apparatus with good noise immunity
DE4343951A1 (de) * 1993-12-22 1995-06-29 Inst Rundfunktechnik Gmbh Verfahren zum Empfangen von in einem Fernsehsignal übertragenen Teletextdaten
KR0178718B1 (ko) * 1994-06-10 1999-05-01 김광호 복합영상신호에 실린 디지탈데이타를 위한 검출클럭발생장치 및 검출클럭을 이용한 데이타검출장치
DE19904956C2 (de) * 1999-02-06 2001-05-10 Univ Dresden Tech Verfahren und Vorrichtung zur optimalen Einstellung des Abtastzeitpunktes bei digitaler Zusatzdatenübertragung in analogen TV-Kanälen
JP2004088623A (ja) 2002-08-28 2004-03-18 Renesas Technology Corp 文字放送データ抜き取り装置
JP4682257B2 (ja) 2009-03-30 2011-05-11 富士通株式会社 受信装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3025356A1 (de) * 1980-07-04 1982-01-21 Deutsche Itt Industries Gmbh, 7800 Freiburg Schaltungsanordnung zur digitalen phasendifferenz-messung, deren verwendung in einer synchronisierschaltung und entsprechende synchronisierschaltung
JPS5986385A (ja) * 1982-11-09 1984-05-18 Toshiba Corp サンプリングパルス生成回路
DE3750159T2 (de) * 1986-11-11 1995-01-19 Matsushita Electric Ind Co Ltd Bitsynchronisierungseinstellung in einer Daten-Sende/Empfangsanlage.
US4984249A (en) * 1989-05-26 1991-01-08 First Pacific Networks Method and apparatus for synchronizing digital data symbols

Also Published As

Publication number Publication date
DE69223142D1 (de) 1997-12-18
FI106349B (fi) 2001-01-15
DE69223142T2 (de) 1998-05-14
GB9112131D0 (en) 1991-07-24
WO1992022171A1 (en) 1992-12-10
EP0587680B1 (en) 1997-11-12
FI935448A0 (fi) 1993-12-03
FI935448A (fi) 1993-12-03
JP3399942B2 (ja) 2003-04-28
KR100230026B1 (ko) 1999-11-15
EP0587680A1 (en) 1994-03-23

Similar Documents

Publication Publication Date Title
US5170396A (en) Data valid detector circuit for manchester encoded data
EP0498064A2 (en) Data edge phase sorting circuits
EP0784398A3 (en) An apparatus and method for detecting field sync signals in a high definition television
CN1234163A (zh) 场识别系统
JPH04264838A (ja) リタイミング信号の選択方法、リタイミング信号の抽出方法及びリタイミング信号生成装置
JPH06508243A (ja) 入力パルスのシーケンスを検出するための方法と装置
JPH0157854B2 (ja)
EP0351072A3 (en) Digital phase-locked device and method
CN102128954A (zh) 消隐基元屏蔽电路
JPH02301375A (ja) 検出器
JPS6255746B2 (ja)
US6160589A (en) Video frame detector readily adaptable to video signal formats without manual programming and method for same
JPH05244605A (ja) 標準ビデオ信号と非標準ビデオ信号とを識別する装置
GB2191068A (en) Electrical apparatus for extracting clock signals
KR0147110B1 (ko) 디브이씨알의 동기신호검출장치
JPH05268545A (ja) テレビジョン信号種類判別装置
JP3761864B2 (ja) 特徴認識時間シフト相関方法および装置
JPH1013796A (ja) 文字多重データサンプリング回路
JPH04234278A (ja) 信号分離器
KR970072768A (ko) 불일치 카운트와 비교하기 위한 가변 기준치를 사용하는 동기 검출 회로 및 그 방법
US7834933B2 (en) Vertical sync signal generator
JP3619384B2 (ja) シンボルタイミング検出方法
JP2549002B2 (ja) 映像信号取り込み回路
US6307904B1 (en) Clock recovery circuit
KR0151499B1 (ko) 팔플러스 영상신호의 시작코드 검출장치

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080221

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090221

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees