JPH0653405A - 高周波混成集積回路装置 - Google Patents
高周波混成集積回路装置Info
- Publication number
- JPH0653405A JPH0653405A JP22512592A JP22512592A JPH0653405A JP H0653405 A JPH0653405 A JP H0653405A JP 22512592 A JP22512592 A JP 22512592A JP 22512592 A JP22512592 A JP 22512592A JP H0653405 A JPH0653405 A JP H0653405A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- hybrid integrated
- integrated circuit
- high frequency
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 複数の半導体チップを均一に同位相で動作さ
せる。 【構成】 表面に回路パターン、裏面に接地パターンを
有する基板パターンを有する高周波混成集積回路におい
て、複数の半導体チップ上の電極と金線で接続すべき、
表面に回路パターンを、裏面に接地パターンを有するも
う一つの回路基板を上記基板パターン上に、搭載した。 【効果】 半導体チップを均一に動作させることにより
ゲインを上げることと位相ひずみを低減させることがで
きる。
せる。 【構成】 表面に回路パターン、裏面に接地パターンを
有する基板パターンを有する高周波混成集積回路におい
て、複数の半導体チップ上の電極と金線で接続すべき、
表面に回路パターンを、裏面に接地パターンを有するも
う一つの回路基板を上記基板パターン上に、搭載した。 【効果】 半導体チップを均一に動作させることにより
ゲインを上げることと位相ひずみを低減させることがで
きる。
Description
【０００１】
【産業上の利用分野】この発明は、高周波混成集積回路
装置に関し、特に該回路装置上のベース側基板パターン
と半導体チップのベース電極とを金線で接続する構造の
ものに関するものである。
装置に関し、特に該回路装置上のベース側基板パターン
と半導体チップのベース電極とを金線で接続する構造の
ものに関するものである。
【０００２】
【従来の技術】図１０は、従来例による高周波混成集積
回路装置を示す。図において、３ａ，３ａは半導体チッ
プ、３は半導体チップ３ａ，３ａの底面がダイボンドさ
れるコレクタ側基板パターン、４ａ，４ｂは半導体チッ
プ３ａ，３ａ上に形成されたベース電極、５ａ，５ｂは
金線、１は半導体チップ３ａ，３ａのベース電極４ａ，
４ｂと金線５ａ，５ｂで接続されるベース側基板パター
ンである。また、２はエミッタ側基板パターンである。
５ｃ，５ｄは半導体チップ３のエミッタ電極とエミッタ
側基板パターン２とを結ぶための金線である。上記コレ
クタ側，ベース側，エミッタ側の各基板パターンは本高
周波混成集積回路装置の基板上に形成されており、該基
板の裏面には接地パターンが形成されている。
回路装置を示す。図において、３ａ，３ａは半導体チッ
プ、３は半導体チップ３ａ，３ａの底面がダイボンドさ
れるコレクタ側基板パターン、４ａ，４ｂは半導体チッ
プ３ａ，３ａ上に形成されたベース電極、５ａ，５ｂは
金線、１は半導体チップ３ａ，３ａのベース電極４ａ，
４ｂと金線５ａ，５ｂで接続されるベース側基板パター
ンである。また、２はエミッタ側基板パターンである。
５ｃ，５ｄは半導体チップ３のエミッタ電極とエミッタ
側基板パターン２とを結ぶための金線である。上記コレ
クタ側，ベース側，エミッタ側の各基板パターンは本高
周波混成集積回路装置の基板上に形成されており、該基
板の裏面には接地パターンが形成されている。
【０００３】次に動作について説明する。半導体チップ
３ａのベース電極４ａへの入力信号は、ベース側基板パ
ターン１のＨ点から金線５ａを通り入力される。半導体
チップ３ａのベース電極４ｂへの入力信号は、ベース側
基板パターン１のＩ点を通り、金線５ｂを通って入力さ
れる。このことにより、半導体チップ３ａ，３ａは同時
に動作する。
３ａのベース電極４ａへの入力信号は、ベース側基板パ
ターン１のＨ点から金線５ａを通り入力される。半導体
チップ３ａのベース電極４ｂへの入力信号は、ベース側
基板パターン１のＩ点を通り、金線５ｂを通って入力さ
れる。このことにより、半導体チップ３ａ，３ａは同時
に動作する。
【０００４】
【発明が解決しようとする課題】従来の構成では、半導
体チップ３ａ，３ａのベース電極４ａ，４ｂと接続する
ための金線５ａ，５ｂを、高周波混成集積回路のベース
側基板パターン１に接続する位置を、該ベース側基板パ
ターン１上の同一の場所に設けることができない、即ち
同一場所にボンディングすることができないため、半導
体チップ３ａのベース電極４ａへの入力信号は、Ｈ点を
通り、金線５ａを介して、ベース電極４ａに入力され
る。これに対し、半導体チップ３ａのベース電極４ｂへ
の入力信号は、Ｈ点を通り、またＩ点を通り、金線５ｂ
を介してベース電極４ｂに入力される。このため、２つ
の半導体チップ３ａ，３ａのベース電極への入力信号
は、入力信号の経路が異なるため、信号の位相差が生
じ、これにより位相ひずみを生ずるという問題点があっ
た。
体チップ３ａ，３ａのベース電極４ａ，４ｂと接続する
ための金線５ａ，５ｂを、高周波混成集積回路のベース
側基板パターン１に接続する位置を、該ベース側基板パ
ターン１上の同一の場所に設けることができない、即ち
同一場所にボンディングすることができないため、半導
体チップ３ａのベース電極４ａへの入力信号は、Ｈ点を
通り、金線５ａを介して、ベース電極４ａに入力され
る。これに対し、半導体チップ３ａのベース電極４ｂへ
の入力信号は、Ｈ点を通り、またＩ点を通り、金線５ｂ
を介してベース電極４ｂに入力される。このため、２つ
の半導体チップ３ａ，３ａのベース電極への入力信号
は、入力信号の経路が異なるため、信号の位相差が生
じ、これにより位相ひずみを生ずるという問題点があっ
た。
【０００５】この発明は、上記のような問題点を解消す
るためになされたもので、半導体チップを均一に動作さ
せてゲインを上げることができるとともに、位相ひずみ
を低減させることのできる高周波混成集積回路装置を提
供することを目的とする。
るためになされたもので、半導体チップを均一に動作さ
せてゲインを上げることができるとともに、位相ひずみ
を低減させることのできる高周波混成集積回路装置を提
供することを目的とする。
【０００６】
【課題を解決するための手段】この発明に係る高周波混
成集積回路装置は、複数の半導体チップ上のベース電極
等と、高周波混成集積回路装置のベース側等の基板パタ
ーンとを結ぶことを可能とするよう、高周波混成集積回
路装置の基板パターン上に、表面に回路パターンを、裏
面に接地パターンを有し、表面と裏面間にスルーホール
を有するもう一つの回路基板を設け、複数の半導体チッ
プの電極から高周波混成集積回路装置の基板パターンま
での長さを同一にしたものである。
成集積回路装置は、複数の半導体チップ上のベース電極
等と、高周波混成集積回路装置のベース側等の基板パタ
ーンとを結ぶことを可能とするよう、高周波混成集積回
路装置の基板パターン上に、表面に回路パターンを、裏
面に接地パターンを有し、表面と裏面間にスルーホール
を有するもう一つの回路基板を設け、複数の半導体チッ
プの電極から高周波混成集積回路装置の基板パターンま
での長さを同一にしたものである。
【０００７】
【作用】この発明に係る高周波混成集積回路装置では、
半導体チップのベース電極と接続すべき高周波混成集積
回路のベース側基板パターン上に、表面に回路パターン
を、裏面に接地パターンを有するもう一つの回路基板を
設けるようにしたから、上記半導体チップ上のベース電
極と該高周波混成集積回路装置のベース側基板パターン
とを同一長さで結ぶことが可能となり、複数の半導体チ
ップを同位相にて動作させることができる。
半導体チップのベース電極と接続すべき高周波混成集積
回路のベース側基板パターン上に、表面に回路パターン
を、裏面に接地パターンを有するもう一つの回路基板を
設けるようにしたから、上記半導体チップ上のベース電
極と該高周波混成集積回路装置のベース側基板パターン
とを同一長さで結ぶことが可能となり、複数の半導体チ
ップを同位相にて動作させることができる。
【０００８】
【実施例】以下、この発明の実施例を図について説明す
る。 実施例１ 図１は、本発明の一実施例による高周波混成集積回路装
置を示す構成図であり、図２は図１の回路基板６の平面
図であり、図３は回路基板６の断面図である。図１，図
２，図３において、図１０の従来装置で用いた符号と同
一符号は同一部分を示し、図において、６は上記ベース
側基板パターン１上に設けられたもう１つの回路基板で
あり、これは、その表面に回路パターン８、および該回
路パターン８の先端に形成した電極９を有し、その裏面
に接地パターンである裏面導体１０を有し、さらに回路
パターン８の中央部分にて、該回路パターン８と裏面導
体１０とを電気的に接続するスルーホール７を有するも
のである。なお、上記コレクタ側，ベース側，エミッタ
側の各基板パターンは本高周波混成集積回路装置の基板
上に形成されており、該基板の裏面には接地パターンが
形成されている。
る。 実施例１ 図１は、本発明の一実施例による高周波混成集積回路装
置を示す構成図であり、図２は図１の回路基板６の平面
図であり、図３は回路基板６の断面図である。図１，図
２，図３において、図１０の従来装置で用いた符号と同
一符号は同一部分を示し、図において、６は上記ベース
側基板パターン１上に設けられたもう１つの回路基板で
あり、これは、その表面に回路パターン８、および該回
路パターン８の先端に形成した電極９を有し、その裏面
に接地パターンである裏面導体１０を有し、さらに回路
パターン８の中央部分にて、該回路パターン８と裏面導
体１０とを電気的に接続するスルーホール７を有するも
のである。なお、上記コレクタ側，ベース側，エミッタ
側の各基板パターンは本高周波混成集積回路装置の基板
上に形成されており、該基板の裏面には接地パターンが
形成されている。
【０００９】図２は上記回路基板６の上面図、図３は図
２におけるＡａ−Ａｂ間をＢ方向から見た断面図であ
る。上述のように、７は回路パターン８と裏面導体１０
とを電気的に接続するためのスルーホールであり、８は
回路パターンであり、９は半導体チップ３ａとの間を金
線５ａ，５ｂで結ぶための電極である。また、１０は裏
面導体であり、１１は絶縁体である。
２におけるＡａ−Ａｂ間をＢ方向から見た断面図であ
る。上述のように、７は回路パターン８と裏面導体１０
とを電気的に接続するためのスルーホールであり、８は
回路パターンであり、９は半導体チップ３ａとの間を金
線５ａ，５ｂで結ぶための電極である。また、１０は裏
面導体であり、１１は絶縁体である。
【００１０】次に動作，作用について説明する。図１に
示すように、高周波混成集積回路装置のベース側基板パ
ターン１上に、表面に回路パターン８を、裏面に接地パ
ターン１０を有するもう一つの回路基板６を設け、該回
路基板６の回路パターン８を介した電極９を、金線５
ａ，５ｂにより半導体チップ３ａ，３ａのベース電極４
ａ，４ｂと接続するようにすると、複数の半導体チップ
３ａ，３ｂのベース電極４ａ，４ｂへの信号経路は、ベ
ース側基板パターン１から回路基板６の裏面導体１０，
スルーホール７，回路パターン８，電極９，金線５ａ，
５ｂ，半導体チップ３ａ，３ｂのベース電極４ａ，４ｂ
への経路となり、信号経路の長さが両チップで同じとな
り、半導体チップ３ａ，３ａを均一に、かつ同位相で動
作させることができ、従ってゲインを上げ、位相ひずみ
をなくすることができる。
示すように、高周波混成集積回路装置のベース側基板パ
ターン１上に、表面に回路パターン８を、裏面に接地パ
ターン１０を有するもう一つの回路基板６を設け、該回
路基板６の回路パターン８を介した電極９を、金線５
ａ，５ｂにより半導体チップ３ａ，３ａのベース電極４
ａ，４ｂと接続するようにすると、複数の半導体チップ
３ａ，３ｂのベース電極４ａ，４ｂへの信号経路は、ベ
ース側基板パターン１から回路基板６の裏面導体１０，
スルーホール７，回路パターン８，電極９，金線５ａ，
５ｂ，半導体チップ３ａ，３ｂのベース電極４ａ，４ｂ
への経路となり、信号経路の長さが両チップで同じとな
り、半導体チップ３ａ，３ａを均一に、かつ同位相で動
作させることができ、従ってゲインを上げ、位相ひずみ
をなくすることができる。
【００１１】実施例２ 図４、図５、図６は本発明の第２の実施例による高周波
混成集積回路装置を示し、上記実施例１では、半導体チ
ップが２個ある場合を示したが、本実施例２は半導体チ
ップを３ａ，３ａ，３ａの３個としたものである。図４
において、図１０の従来装置と同一符号は同一部分を示
し、１２は実施例１における回路パターン６に相当し、
その線路８を３つにしたもので、３つの回路パターンで
ある線路８の長さは同一である。図５は、上記回路基板
１２の上面図であり、図６は、図５のＣａ−Ｃｂ間の断
面図である。
混成集積回路装置を示し、上記実施例１では、半導体チ
ップが２個ある場合を示したが、本実施例２は半導体チ
ップを３ａ，３ａ，３ａの３個としたものである。図４
において、図１０の従来装置と同一符号は同一部分を示
し、１２は実施例１における回路パターン６に相当し、
その線路８を３つにしたもので、３つの回路パターンで
ある線路８の長さは同一である。図５は、上記回路基板
１２の上面図であり、図６は、図５のＣａ−Ｃｂ間の断
面図である。
【００１２】次に動作，作用について説明する。図４，
図５，図６に示すように、高周波混成集積回路装置のベ
ース側基板パターン１上に、表面に３つの回路パターン
８、および３つの電極９を、裏面に接地パターン１０を
有し、これらがスルーホール７で接続されてなるもう一
つの回路基板１２を設け、該回路基板１２の同じ長さの
回路パターン８を介した電極９を金線５ａ，５ｂ，５ｃ
により半導体チップ３ａ，３ａ，３ａのベース電極と接
続するようにすると、複数の半導体チップ３ａ，３ａ，
３ａのベース電極への信号経路は、基板パターン１から
回路基板１２の裏面導体１０，スルーホール７，回路パ
ターン８，電極９，金線５ａ，５ｂ，５ｃ，半導体チッ
プ１のベース電極への経路となって同一長さとなること
により、複数の半導体チップ３ａ，３ａ，３ａを均一
に、かつ同位相で動作させることができる。これゆえ、
本実施例２は、３つの半導体チップ３ａを有するものに
おいて、上記実施例１と同様の効果を得ることができ
る。
図５，図６に示すように、高周波混成集積回路装置のベ
ース側基板パターン１上に、表面に３つの回路パターン
８、および３つの電極９を、裏面に接地パターン１０を
有し、これらがスルーホール７で接続されてなるもう一
つの回路基板１２を設け、該回路基板１２の同じ長さの
回路パターン８を介した電極９を金線５ａ，５ｂ，５ｃ
により半導体チップ３ａ，３ａ，３ａのベース電極と接
続するようにすると、複数の半導体チップ３ａ，３ａ，
３ａのベース電極への信号経路は、基板パターン１から
回路基板１２の裏面導体１０，スルーホール７，回路パ
ターン８，電極９，金線５ａ，５ｂ，５ｃ，半導体チッ
プ１のベース電極への経路となって同一長さとなること
により、複数の半導体チップ３ａ，３ａ，３ａを均一
に、かつ同位相で動作させることができる。これゆえ、
本実施例２は、３つの半導体チップ３ａを有するものに
おいて、上記実施例１と同様の効果を得ることができ
る。
【００１３】実施例３ 図７，図８，図９は本発明の第３の実施例による高周波
混成集積回路装置を示し、上記実施例１，２では、半導
体チップ３ａが２個，３個である場合を示したが、本実
施例３は、半導体チップを４個とし、かつ回路基板６，
１２に相当する回路基板を２層構造としたものであり、
本実施例の構造図を図７，図８，図９に示す。
混成集積回路装置を示し、上記実施例１，２では、半導
体チップ３ａが２個，３個である場合を示したが、本実
施例３は、半導体チップを４個とし、かつ回路基板６，
１２に相当する回路基板を２層構造としたものであり、
本実施例の構造図を図７，図８，図９に示す。
【００１４】図７において、図１０の従来装置と同一符
号は同一のものを示し、図において、１３は実施例１，
２における回路パターン６，１２に相当する回路基板
で、本実施例では構造は２層構造となっている。
号は同一のものを示し、図において、１３は実施例１，
２における回路パターン６，１２に相当する回路基板
で、本実施例では構造は２層構造となっている。
【００１５】図８は、回路基板１３の上面図であり、図
９は、図８のＥａ−Ｅｂ間の断面図である。本実施例に
おける回路基板１３は２層構造となっており、１１ａは
上層回路基板を構成する上層の絶縁物、１１ｂは下層回
路基板を構成する下層の絶縁物であり、１４は、上記上
層回路基板のスルーホール７ａと下層回路基板のスルー
ホール７ｂとを結ぶ電極である。また、８は上層回路基
板の表面の回路パターンであり、８ｂは下層回路基板の
表面の回路パターンである。
９は、図８のＥａ−Ｅｂ間の断面図である。本実施例に
おける回路基板１３は２層構造となっており、１１ａは
上層回路基板を構成する上層の絶縁物、１１ｂは下層回
路基板を構成する下層の絶縁物であり、１４は、上記上
層回路基板のスルーホール７ａと下層回路基板のスルー
ホール７ｂとを結ぶ電極である。また、８は上層回路基
板の表面の回路パターンであり、８ｂは下層回路基板の
表面の回路パターンである。
【００１６】この実施例における動作，作用について説
明する。図７における，半導体チップ３ａのベース電極
（図示せず）への入力信号は、ベース側基板パターン１
より、該基板パターン１に接する裏面導体１０→下層ス
ルーホール７ｂ→下層回路パターン８ｂ→上層スルーホ
ール７ａ→上層回路パターン８→金線５を通り、入力さ
れる。このため複数の半導体チップ３ａ，３ａ，３ａ，
３ａを均一に、かつ同位相で動作させることができる。
従ってゲインを上げ、位相ひずみをなくすることができ
る。これゆえ、本実施例３は、４つの半導体チップ３ａ
を有するものにおいて、上記実施例１，２と同様の効果
を得ることができる。
明する。図７における，半導体チップ３ａのベース電極
（図示せず）への入力信号は、ベース側基板パターン１
より、該基板パターン１に接する裏面導体１０→下層ス
ルーホール７ｂ→下層回路パターン８ｂ→上層スルーホ
ール７ａ→上層回路パターン８→金線５を通り、入力さ
れる。このため複数の半導体チップ３ａ，３ａ，３ａ，
３ａを均一に、かつ同位相で動作させることができる。
従ってゲインを上げ、位相ひずみをなくすることができ
る。これゆえ、本実施例３は、４つの半導体チップ３ａ
を有するものにおいて、上記実施例１，２と同様の効果
を得ることができる。
【００１７】
【発明の効果】以上説明したように、本発明にかかる高
周波集積回路装置によれば、複数の半導体チップ上の電
極と高周波混成集積回路装置の基板パターンとを結ぶた
めに、高周波混成集積回路装置の基板上に、表面に回路
パターン、裏面に接地パターンを有するもう一つの回路
基板を設け、高周波混成集積回路装置の回路基板上のパ
ターンから複数の半導体チップの電極までの長さを同一
になるようにしたので、半導体チップを均一に動作さ
せ、ゲインを上げることができ、かつ位相ひずみを低減
することができる効果がある。
周波集積回路装置によれば、複数の半導体チップ上の電
極と高周波混成集積回路装置の基板パターンとを結ぶた
めに、高周波混成集積回路装置の基板上に、表面に回路
パターン、裏面に接地パターンを有するもう一つの回路
基板を設け、高周波混成集積回路装置の回路基板上のパ
ターンから複数の半導体チップの電極までの長さを同一
になるようにしたので、半導体チップを均一に動作さ
せ、ゲインを上げることができ、かつ位相ひずみを低減
することができる効果がある。
【図１】半導体チップが２個の場合の本発明の一実施例
による高周波混成集積回路装置を示す図。
による高周波混成集積回路装置を示す図。
【図２】図１の高周波混成集積回路装置の上面図。
【図３】図２のＡａ−Ａｂを矢印Ｂから見た断面図。
【図４】半導体チップが３個の場合の本発明の第２の実
施例を示す図。
施例を示す図。
【図５】図４の高周波混成集積回路装置の上面図。
【図６】図５のＣａ−Ｃｂを矢印Ｄから見た断面図。
【図７】半導体チップが４個の場合の本発明の第３の実
施例を示す図。
施例を示す図。
【図８】図７の高周波混成集積回路装置の上面図。
【図９】図８のＥａ−ＥｂをＧ方向から見た断面図。
【図１０】従来例による高周波混成集積回路装置を示す
図。
図。
１ ベース側基板パターン ２ エミッタ側基板パターン ３ コレクタ側基板パターン ３ａ 半導体チップ ４ 半導体チップのベース電極 ５ 金線 ６ もう１つの回路基板 ７ スルーホール ８ 回路パターン ８ｂ 回路パターン ９ 金線をつけるための電極 １０ 裏面導体 １１ 絶縁体 １２ 半導体チップが３個の場合の高周波混成集積回路
装置の基板パターン １３ 半導体チップが４個の場合の高周波混成集積回路
装置の基板パターン １４ 上層スルーホールを電気的につなぐ電極
装置の基板パターン １３ 半導体チップが４個の場合の高周波混成集積回路
装置の基板パターン １４ 上層スルーホールを電気的につなぐ電極
Claims (2)
- 【請求項１】 表面に複数の半導体チップ上の電極と接
続すべき回路パターンを、裏面に接地パターンを有する
基板を有する高周波混成集積回路装置において、 上記基板の回路パターン上に、表面に回路パターンを、
裏面に接地パターンを有し、表面と裏面間にスルーホー
ルを有するもう一つの回路基板を搭載し、 複数の半導体チップ上の各電極と、上記基板上の上記も
う１つの回路基板上の複数の回路パターンの各々とを、
それぞれワイヤで結ぶようにしたことを特徴とする高周
波混成集積回路装置。 - 【請求項２】 請求項１記載の高周波混成集積回路装置
において、 上記基板の回路パターン上に搭載したもう１つの回路基
板は、表面に回路パターンを有し、表面と裏面間にスル
ーホールを有する複数層からなる構造を有し、最下層の
ものが裏面に接地パターンを有し、上記最下層の裏面の
接地パターンと最上層の表面の回路パターンとは各層の
スルーホールおよび各層表面の回路パターンを介して電
気的に接続されていることを特徴とする高周波混成集積
回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22512592A JPH0653405A (ja) | 1992-07-30 | 1992-07-30 | 高周波混成集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22512592A JPH0653405A (ja) | 1992-07-30 | 1992-07-30 | 高周波混成集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0653405A true JPH0653405A (ja) | 1994-02-25 |
Family
ID=16824359
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22512592A Pending JPH0653405A (ja) | 1992-07-30 | 1992-07-30 | 高周波混成集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0653405A (ja) |
-
1992
- 1992-07-30 JP JP22512592A patent/JPH0653405A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8039320B2 (en) | Optimized circuit design layout for high performance ball grid array packages | |
| JP2988075B2 (ja) | 半導体装置 | |
| JPH1012667A (ja) | パッケージ層の数を削減したフリップチップ・パッケージ | |
| JPH0236285Y2 (ja) | ||
| US20040238951A1 (en) | Semiconductor component | |
| JP3031323B2 (ja) | 半導体装置とその製造方法 | |
| JP3512331B2 (ja) | 半導体装置のプラスチックパッケージ | |
| JPH06163794A (ja) | メタルコアタイプの多層リードフレーム | |
| US7164194B2 (en) | BGA type semiconductor device and electronic equipment using the same | |
| JPS5954247A (ja) | 電子部品 | |
| JPH0653405A (ja) | 高周波混成集積回路装置 | |
| JP4083142B2 (ja) | 半導体装置 | |
| JP2882396B2 (ja) | 半導体装置 | |
| US20030201113A1 (en) | Lead-less semiconductor device with improved electrode pattern structure | |
| US6646343B1 (en) | Matched impedance bonding technique in high-speed integrated circuits | |
| JPH01143502A (ja) | マイクロ波集積回路 | |
| JPS5980957A (ja) | 半導体装置 | |
| JPS62269349A (ja) | 半導体装置 | |
| JP2766361B2 (ja) | 半導体装置 | |
| JPH03110768A (ja) | 配線パターン接続用チップ | |
| JPH08181271A (ja) | 半導体装置用パッケージ | |
| JPH0846081A (ja) | チップキャリア | |
| JPH0613437A (ja) | 半導体装置 | |
| JPS624332A (ja) | 半導体集積回路装置 | |
| JP2003282622A (ja) | 半導体装置 |