JPH0653258A - 表示装置の製造方法 - Google Patents

表示装置の製造方法

Info

Publication number
JPH0653258A
JPH0653258A JP4202126A JP20212692A JPH0653258A JP H0653258 A JPH0653258 A JP H0653258A JP 4202126 A JP4202126 A JP 4202126A JP 20212692 A JP20212692 A JP 20212692A JP H0653258 A JPH0653258 A JP H0653258A
Authority
JP
Japan
Prior art keywords
substrate
light emitting
recess
emitting element
die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4202126A
Other languages
English (en)
Other versions
JP2739269B2 (ja
Inventor
Masatoshi Tahira
昌俊 田平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Cable Industries Ltd
Original Assignee
Mitsubishi Cable Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Cable Industries Ltd filed Critical Mitsubishi Cable Industries Ltd
Priority to JP4202126A priority Critical patent/JP2739269B2/ja
Publication of JPH0653258A publication Critical patent/JPH0653258A/ja
Application granted granted Critical
Publication of JP2739269B2 publication Critical patent/JP2739269B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Die Bonding (AREA)
  • Led Device Packages (AREA)

Abstract

(57)【要約】 【目的】 基板に複数の凹部を形成し、これらの凹部に
発光素子を固定する構造の面発光型の表示装置の製造方
法において、発光素子を凹部の底面中央に常に正確に位
置決め固定できるようにする。 【構成】 基板1をプレス加工して凹部4を形成する際
に、この基板1の所定位置に同時にアライメントホール
16を穿孔し、このアライメントホール16を基準位置
として凹部4の底面位置を特定し、この位置情報に基づ
いて発光素子12をダイボンディングする。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、多数の発光素子を二次
元配置してなる面発光型の表示装置を製造するための方
法に関する。
【0002】
【従来の技術】一般に、LEDを使用した表示・照明装
置、たとえば、自動車に使用されるハイマウント・スト
ップ・ランプなどのような面発光型の表示装置には、図
3に示すような構成を採用したものがある(たとえば、
実開昭60−45452号公報参照)。
【0003】この表示装置は、アルミニュウム等ででき
た可塑性の基板1を備え、この基板1には、平坦部2を
除いて、縦横にすり鉢状をした多数の凹部4が形成され
ている。また、基板1上には平坦部2と凹部4とにわた
る略全面を覆ってエポキシ樹脂等でできた絶縁層6が形
成され、平坦部2の絶縁層6の上には導電層8が、ま
た、凹部4の絶縁層6の上には光反射層10が形成され
るとともに、この凹部4の底面部分の光反射層10の上
にはLED等の発光素子12がボンディングされてい
る。そして、発光素子12と導電層8との間が金等のリ
ード線14を介して互いに電気的に接続されている。
【0004】そして、発光素子12が点灯されることに
より、その光が光反射層10で反射されて図示しないレ
ンズで集光されるようになっている。
【0005】このような構成の表示装置を製造するに
は、まず、基板1の上に絶縁層6を形成し、この絶縁層
6の上にフォトエッチング等の技術を用いて導電層8と
光反射層10とをパターン形成する。その際、図4に示
すように、同時に発光素子12をボンディングする場合
の基準位置となるアライメントパターン14を所定の箇
所(この例では基板1の上下2箇所)に形成しておく。な
お、図4では、導電層8のパターンは図示省略してい
る。
【0006】次に、この基板1をプレス機にセッティン
グし、プレス加工によってすり鉢状の凹部4を形成す
る。
【0007】続いて、この光反射層10を有する凹部4
の底面に発光素子12を銀ペースト等でダイボンディン
グした後、発光素子12と導電層8との間を金線等でワ
イヤボンディングする。
【0008】
【発明が解決しようとする課題】上記の製造工程におい
て、発光素子12を凹部4にダイボンディングする際
は、自動ダイボンダー装置を使用し、予め基板1上に形
成されたアライメントパターン14を基準位置として画
像認識を行い、凹部4の底面中央に発光素子が固定され
るように位置決め制御する。
【0009】ところで、この表示装置の製造において
は、上述したように、導電層8、光反射層10、および
アライメントパターン14はリソグフフィ工程で、凹部
4はプレス工程で、発光素子12はダイボンド工程でと
いうように、それぞれ別個の工程で製作されており、し
かも、従来、ダイボンド工程では、アライメントパター
ン14を基準位置として発光素子12をダイボンドする
ので、アライメントパターン14と凹部4の形成箇所と
が相対的に位置ずれを起こし、発光素子12が凹部4の
底面中央に正確に位置決め固定されない場合が生じる。
【0010】すなわち、基板1に対してアライメントパ
ターン14および凹部4がいずれも正規の位置に形成さ
れているならば、図5(a)に示すように、発光素子12
は凹部4の底面中央に正しくダイボンディングされる。
【0011】これに対して、たとえば、基板1に対して
アライメントパターン14が正規の位置に形成されてい
る場合でも、次のプレス工程において、基板1を金型へ
セットする際に、その位置が僅かにずれると、図5(b)
に示すように、凹部4は破線で示す正規の形成箇所から
ずれて実線で示す箇所に形成されてしまう。そして、さ
らに次のダイボンド工程では、アライメントパターン1
4を基準位置として発光素子12をダイボンディングす
べき位置を決定するので、発光素子12は図示のように
凹部4の底面中央からずれて固定されたり、極端な場合
にはダイボンディングが不可能となる。
【0012】また、プレス工程において、基板1が正し
く金型にセットされて正規の位置に凹部4が形成された
としても、その前工程であるリソグフフィ工程でパター
ン印刷時の位置ずれ等の要因によってアライメントパタ
ーン14が基板1の正規の位置からずれて形成された場
合には、アライメントパターン14と凹部4との相対的
な位置関係がずれてしまう。その結果、上記と同様に、
発光素子12は凹部4の底面中央からずれて固定された
り、極端な場合にはダイボンディングが不可能となる。
【0013】そして、発光素子12が凹部4の底面中央
より位置ずれして固定された場合には、発光素子12か
らの光を効率良く集光することができなくなる。また、
ダイボンディングが不可能な場合には、ダイボンド工程
でトラブルを起こす。
【0014】このような不具合を無くすには、ダイボン
ド工程において、一つの凹部4を基準位置として定め、
発光素子12をダイボンディングすべき各位置を決定す
ることが考えられるが、各凹部4はすり鉢状に形成され
ているために、連続的に明るさが変化する。そのため、
自動ダイボンダー装置で画像認識を行う場合に、凹部4
の輪郭が不明確となり、安定した2値化画像が得られ
ず、したがって、精度良く位置決め制御することが困難
である。
【0015】本発明は、上述の課題を解決するためにな
されたものであって、基板に複数の凹部を形成し、これ
らの凹部に発光素子を固定する構造の表示装置の製造方
法において、発光素子を凹部の底面中央に常に正確に位
置決め固定できるようにすることを課題とする。
【0016】
【課題を解決するための手段】そのため、本発明の表示
装置の製造方法においては、基板をプレス加工して凹部
を形成する際に、この基板の所定位置に同時にアライメ
ントホールを穿孔し、このアライメントホールを基準位
置として前記凹部の底面位置を特定し、この位置情報に
基づいて発光素子をダイボンディングするようにしたも
のである。
【0017】
【作用】上記の製造方法では、基板をプレス加工して凹
部を形成する際に、同時にアライメントホールを形成す
るので、凹部とアライメントホールとの位置関係はずれ
ることなく不変である。しかも、アライメントホール
は、明暗の輪郭がはっきりとしているので、安定した2
値化画像が得られる。
【0018】このため、アライメントホールを基準位置
として、発光素子をダイボンディングすべき位置を常に
精度良く決定することができる。
【0019】
【実施例】図1は、本発明の実施例に係る表示装置の製
造方法のプレス工程時の説明図であり、図3ないし図5
に示した箇所に対応する部分には同一の符号を付す。
【0020】この実施例では、プレス工程において、図
1(a)に示すように、基板1を金型Aに対してセッティ
ングする。この基板1の表面には、図示省略している
が、予め、絶縁層の上にフォトエッチング等の技術を用
いて導電層、光反射層等がパターン形成されている。一
方、金型Aには、栽頭円錐状の凸部A1と、角柱状のピ
ンA2とが一体形成されている。
【0021】そして、この金型Aを基板1に押圧してプ
レス加工を行う。このプレス加工によって、図1(b)に
示すように、基板1には、金型Aの凸部A1に対応する
箇所にすり鉢状の凹部4が、また、金型AのピンA2
対応する箇所に基板1を上下に貫通するアライメントホ
ール16がそれぞれ同時に形成される。
【0022】このように、本例では、基板1に凹部4を
形成する際に、同時にアライメントホール16を穿孔す
るので、凹部4とアライメントホール16との位置関係
は金型Aの凸部A1とピンA2との位置関係と全く同じで
あり、両者4,16が位置ずれすることはない。
【0023】そして、次のダイボンド工程では、このア
ライメントホール16を基準位置として各凹部4の底面
位置を特定する。すなわち、自動ダイボンダー装置で
は、図2に示すように、基板1の少なくとも凹部4およ
びアライメントホール16を含む部分を撮像して、2値
化画像を切り出す。この場合、アライメントホール16
は、直筒状に形成されているから、明暗の輪郭がはっき
りとしており、したがって、安定した2値化画像が得ら
れる。そこで、この2値化画像からアライメントホール
16の位置を特定し、このアライメントホール16の位
置を基準として、発光素子12をダイボンディングすべ
き各々の凹部4の位置を決定する。
【0024】このため、発光素子12は、常に精度良く
凹部4の底面中央にダイボンディングされることにな
る。
【0025】
【発明の効果】本発明では、基板をプレス加工して凹部
を形成する際に、同時にアライメントホールを形成する
ので、凹部とアライメントホールとの位置関係はずれる
ことなく不変となる。しかも、アライメントホールは、
明暗の輪郭がはっきりとしているので、安定した2値化
画像が得られる。
【0026】このため、アライメントホールを基準位置
として、凹部の底面中央に発光素子を常に精度良くダイ
ボンディングすることができるようになる。
【図面の簡単な説明】
【図1】本発明の実施例に係る表示装置の製造方法のプ
レス工程時の説明図である。
【図2】図1のプレス加工をした後に基板の凹部に発光
素子を取り付けた状態を示す平面図である。
【図3】従来の表示装置の一部を示す斜視図である。
【図4】従来の表示装置において、基板に形成された各
凹部に発光素子を取り付けた状態を示す平面図である。
【図5】従来の表示装置において、基板に形成される凹
部とアライメントパターンとの位置関係を示す説明図で
ある。
【符号の説明】
1…基板、2…平坦部、4…凹部、12…発光素子、1
6…アライメントホール。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 基板をプレス加工してこの基板上に複数
    の凹部を形成し、これらの各凹部の底面に発光素子をダ
    イボンディングして表示装置を製造する方法であって、 前記基板をプレス加工して凹部を形成する際に、この基
    板の所定位置に同時にアライメントホールを穿孔し、こ
    のアライメントホールを基準位置として前記凹部の底面
    位置を特定し、この位置情報に基づいて前記発光素子を
    ダイボンディングすることを特徴とする表示装置の製造
    方法。
JP4202126A 1992-07-29 1992-07-29 表示装置の製造方法 Expired - Fee Related JP2739269B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4202126A JP2739269B2 (ja) 1992-07-29 1992-07-29 表示装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4202126A JP2739269B2 (ja) 1992-07-29 1992-07-29 表示装置の製造方法

Publications (2)

Publication Number Publication Date
JPH0653258A true JPH0653258A (ja) 1994-02-25
JP2739269B2 JP2739269B2 (ja) 1998-04-15

Family

ID=16452398

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4202126A Expired - Fee Related JP2739269B2 (ja) 1992-07-29 1992-07-29 表示装置の製造方法

Country Status (1)

Country Link
JP (1) JP2739269B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002106786A (ja) * 2000-09-28 2002-04-10 Tlv Co Ltd フロート弁
WO2005056269A2 (de) * 2003-12-09 2005-06-23 G.L.I. Global Light Industries Gmbh Verfahren zur herstellung lichtemittierender halbleiterdioden auf einer platine und leuchteinheiten mit integrierter platine
JP2005174979A (ja) * 2003-12-08 2005-06-30 Sony Corp 素子配列方法
JP2006049524A (ja) * 2004-08-03 2006-02-16 Nichia Chem Ind Ltd 発光装置の製造方法及び発光装置
KR100686238B1 (ko) * 2000-08-29 2007-02-22 삼성전자주식회사 기판의 정렬 키 및 이를 이용한 기판의 정렬 방법
WO2013161295A1 (ja) * 2012-04-24 2013-10-31 パナソニック株式会社 Ledパッケージおよびled発光素子
CN103805962A (zh) * 2014-03-06 2014-05-21 上海华虹宏力半导体制造有限公司 芯片位置校准工具及校准方法、化学气相沉积反应腔室
JP2016511546A (ja) * 2013-03-05 2016-04-14 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH オプトエレクトロニクス部品およびオプトエレクトロニクス部品を有する電子装置

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100686238B1 (ko) * 2000-08-29 2007-02-22 삼성전자주식회사 기판의 정렬 키 및 이를 이용한 기판의 정렬 방법
JP2002106786A (ja) * 2000-09-28 2002-04-10 Tlv Co Ltd フロート弁
JP4613489B2 (ja) * 2003-12-08 2011-01-19 ソニー株式会社 素子配列方法及び表示装置
JP2005174979A (ja) * 2003-12-08 2005-06-30 Sony Corp 素子配列方法
WO2005056269A3 (de) * 2003-12-09 2005-11-10 G L I Global Light Ind Gmbh Verfahren zur herstellung lichtemittierender halbleiterdioden auf einer platine und leuchteinheiten mit integrierter platine
WO2005056269A2 (de) * 2003-12-09 2005-06-23 G.L.I. Global Light Industries Gmbh Verfahren zur herstellung lichtemittierender halbleiterdioden auf einer platine und leuchteinheiten mit integrierter platine
JP2006049524A (ja) * 2004-08-03 2006-02-16 Nichia Chem Ind Ltd 発光装置の製造方法及び発光装置
JP4617761B2 (ja) * 2004-08-03 2011-01-26 日亜化学工業株式会社 発光装置の製造方法
WO2013161295A1 (ja) * 2012-04-24 2013-10-31 パナソニック株式会社 Ledパッケージおよびled発光素子
JP2013229395A (ja) * 2012-04-24 2013-11-07 Panasonic Corp Ledパッケージおよびled発光素子
JP2016511546A (ja) * 2013-03-05 2016-04-14 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH オプトエレクトロニクス部品およびオプトエレクトロニクス部品を有する電子装置
US9673365B2 (en) 2013-03-05 2017-06-06 Osram Opto Semiconductors Gmbh Optoelectronic component and electronic device having an optoelectronic component
CN103805962A (zh) * 2014-03-06 2014-05-21 上海华虹宏力半导体制造有限公司 芯片位置校准工具及校准方法、化学气相沉积反应腔室

Also Published As

Publication number Publication date
JP2739269B2 (ja) 1998-04-15

Similar Documents

Publication Publication Date Title
US8574933B2 (en) Fabrication method of semiconductor device
EP1162668A2 (en) Light irradiating device manufacturing method
US6023104A (en) LED array alignment mark, method and mask for forming same, and LED array alignment method
JPH0682661A (ja) 自動整合光部品
US4671446A (en) Method and system for automatically bonding a leadwire on a semiconductor
US20050001315A1 (en) Method for assembling integral type electronic device, and integral type electronic device
GB2276493A (en) Semiconductor laser array device and production methods therefor
US6729528B2 (en) Recognition device, bonding device, and method of manufacturing a circuit device
JP2739269B2 (ja) 表示装置の製造方法
US20030081911A1 (en) Optical module and production method therefor
JP2504533B2 (ja) Led発光装置並びに該装置に用いる発光ブロックの製造方法
JP2006212825A (ja) 配線基板及びledヘッド
JPH11214299A (ja) ドットマークの読み取り装置と読み取り方法
JPS63166277A (ja) オプトカプラ装置の製造方法
JPH0685327A (ja) 光半導体装置の製造方法
JP3967314B2 (ja) 発光素子
JP2620723B2 (ja) 半導体装置の製造方法
US6350625B1 (en) Optoelectronic packaging submount arrangement providing 90 degree electrical conductor turns and method of forming thereof
JP3316252B2 (ja) 光プリントヘッド
US6319746B1 (en) Optical semiconductor device and method for fabricating the same
JPH05190899A (ja) 半導体素子アレイチップ及びその製造方法
JPH09232637A (ja) リードフレームおよび発光素子の製法
JP2001035970A (ja) 半導体装置の製造方法
JPH08272320A (ja) Ledモジュール及びその製造方法
JPH05201063A (ja) Led露光ヘッド

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees