JPH0652296A - 画像分割並列処理装置 - Google Patents
画像分割並列処理装置Info
- Publication number
- JPH0652296A JPH0652296A JP20081992A JP20081992A JPH0652296A JP H0652296 A JPH0652296 A JP H0652296A JP 20081992 A JP20081992 A JP 20081992A JP 20081992 A JP20081992 A JP 20081992A JP H0652296 A JPH0652296 A JP H0652296A
- Authority
- JP
- Japan
- Prior art keywords
- processing
- data
- pipeline
- image
- parallel processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Image Processing (AREA)
Abstract
(57)【要約】
【目的】 多量の画像データを高速で処理することがで
き、かつ処理に柔軟性を持たせるようにする。 【構成】 ラインセンサカメラ５からの画像データを各
処理モジュール９、１０に分割、分配する分配回路１２
と、分配された画像データを各々ビデオレートで処理す
るパイプライン処理回路１５、１６と、パイプライン処
理後のデータを記憶するフレームメモリ１７、１８と、
フレームメモリ１７、１８上のデータに対して処理を行
う判定制御回路１９、２０を設けている。また、制御パ
ラメータテーブル８を参照してシステム制御を行い、入
力系、処理系のシステム構成の変更にも柔軟に対応でき
るようにしている。
き、かつ処理に柔軟性を持たせるようにする。 【構成】 ラインセンサカメラ５からの画像データを各
処理モジュール９、１０に分割、分配する分配回路１２
と、分配された画像データを各々ビデオレートで処理す
るパイプライン処理回路１５、１６と、パイプライン処
理後のデータを記憶するフレームメモリ１７、１８と、
フレームメモリ１７、１８上のデータに対して処理を行
う判定制御回路１９、２０を設けている。また、制御パ
ラメータテーブル８を参照してシステム制御を行い、入
力系、処理系のシステム構成の変更にも柔軟に対応でき
るようにしている。
Description
【０００１】
【産業上の利用分野】本発明は、表示デバイスやプリン
ト基板検査等を画像処理により行う画像処理装置におい
て、マルチプロセッサにより並列処理を行うようにした
画像分割並列処理装置に関するものである。
ト基板検査等を画像処理により行う画像処理装置におい
て、マルチプロセッサにより並列処理を行うようにした
画像分割並列処理装置に関するものである。
【０００２】
【従来の技術】近年、表示デバイス等において広視野を
高速・精密に検査するニーズが増大しており、テレビカ
メラ等を用いた画像処理により検査を非接触で自動的に
行える装置の研究開発が活発に行われている。
高速・精密に検査するニーズが増大しており、テレビカ
メラ等を用いた画像処理により検査を非接触で自動的に
行える装置の研究開発が活発に行われている。
【０００３】以下、図４を参照しながら、従来の画像処
理装置による液晶パネル検査装置の一例について説明す
る。図４において、位置決めテーブル３１の上に置かれ
た検査すべき対象物３２を入力するために照明装置３３
が設置され、可動テレビカメラ支持部３４にテレビカメ
ラ３５が設置されている。
理装置による液晶パネル検査装置の一例について説明す
る。図４において、位置決めテーブル３１の上に置かれ
た検査すべき対象物３２を入力するために照明装置３３
が設置され、可動テレビカメラ支持部３４にテレビカメ
ラ３５が設置されている。
【０００４】テレビカメラ３５により入力された映像信
号は、アナログデジタル変換（以下、Ａ／Ｄ変換とい
う）回路３６に入り、画像の濃度により例えば０〜２５
５（２５６階調）の画像データに数値化され、引き続き
パイプライン処理回路３７にてパイプライン処理により
高速処理が成され、処理結果について判定制御回路３８
にて高度処理を行っている。
号は、アナログデジタル変換（以下、Ａ／Ｄ変換とい
う）回路３６に入り、画像の濃度により例えば０〜２５
５（２５６階調）の画像データに数値化され、引き続き
パイプライン処理回路３７にてパイプライン処理により
高速処理が成され、処理結果について判定制御回路３８
にて高度処理を行っている。
【０００５】
【発明が解決しようとする課題】しかしながら、上記の
ような構成では、入力系からのデータ量に比例して処理
時間がかかり、また高速化のためにパイプライン処理は
通常ハードで行うため処理に柔軟性がないという欠陥が
あった。
ような構成では、入力系からのデータ量に比例して処理
時間がかかり、また高速化のためにパイプライン処理は
通常ハードで行うため処理に柔軟性がないという欠陥が
あった。
【０００６】本発明は上記従来の問題点に鑑み、多量の
画像データを高速で処理することができ、かつ処理に柔
軟性を持たせられる画像分割並列処理装置を提供するこ
とを目的とする。
画像データを高速で処理することができ、かつ処理に柔
軟性を持たせられる画像分割並列処理装置を提供するこ
とを目的とする。
【０００７】
【課題を解決するための手段】本発明の画像分割並列処
理装置は、入力デバイスからの画像データを各処理モジ
ュールに分割、分配する画像データ分配手段を設け、各
処理モジュールは、分配された画像データを各々ビデオ
レートで処理するパイプライン処理手段と、パイプライ
ン処理後のデータをメモリに記憶し、メモリ上のデータ
に対して処理を行う処理手段にて構成したことを特徴と
する。
理装置は、入力デバイスからの画像データを各処理モジ
ュールに分割、分配する画像データ分配手段を設け、各
処理モジュールは、分配された画像データを各々ビデオ
レートで処理するパイプライン処理手段と、パイプライ
ン処理後のデータをメモリに記憶し、メモリ上のデータ
に対して処理を行う処理手段にて構成したことを特徴と
する。
【０００８】好適には、制御パラメータテーブルを参照
して各処理モジュールの制御を行う手段が設けられる。
して各処理モジュールの制御を行う手段が設けられる。
【０００９】
【作用】本発明は上記した構成によって、多量のデータ
や複数の入力デバイスからのデータを高速に処理できし
かも処理内容を柔軟に変更することが可能である。なぜ
なら、多量の画像データを各処理モジュールに分割し
て、それぞれフィルタリング等の固定的な画像処理はパ
イプライン処理により高速に行ってメモリに記憶してお
き、このメモリに記憶されているデータに対して高度で
複雑な処理を柔軟に行うためにソフト処理を行うシステ
ム構成になっているためである。
や複数の入力デバイスからのデータを高速に処理できし
かも処理内容を柔軟に変更することが可能である。なぜ
なら、多量の画像データを各処理モジュールに分割し
て、それぞれフィルタリング等の固定的な画像処理はパ
イプライン処理により高速に行ってメモリに記憶してお
き、このメモリに記憶されているデータに対して高度で
複雑な処理を柔軟に行うためにソフト処理を行うシステ
ム構成になっているためである。
【００１０】また、制御パラメータテーブルを参照して
各処理モジュールの制御を行うことにより、プログラム
のロジックを変更することなく、入力系、処理系のシス
テム構成の変更に対処できる。
各処理モジュールの制御を行うことにより、プログラム
のロジックを変更することなく、入力系、処理系のシス
テム構成の変更に対処できる。
【００１１】
【実施例】以下、本発明の画像分割並列処理装置を液晶
パネルの検査装置に適用した一実施例について図１〜図
３を参照しながら説明する。
パネルの検査装置に適用した一実施例について図１〜図
３を参照しながら説明する。
【００１２】図１に検査装置の全体構成を示す。図１に
おいて、位置決めテーブル１の上に置かれた検査すべき
対象物２を入力するために照明装置３が設置され、可動
テレビカメラ支持部４にラインセンサカメラ５とエリア
センサカメラ６が設置されている。
おいて、位置決めテーブル１の上に置かれた検査すべき
対象物２を入力するために照明装置３が設置され、可動
テレビカメラ支持部４にラインセンサカメラ５とエリア
センサカメラ６が設置されている。
【００１３】画像処理装置としては、メイン制御回路７
が共有メモリに記憶された制御パラメータテーブル８を
参照しながら各処理モジュール９、１０、１１を制御し
ている。データの流れとしては、ラインセンサカメラ５
により入力された映像信号は、分配回路１２により各処
理モジュール９、１０に分割して送られ、各々の処理モ
ジュール９、１０においてＡ／Ｄ変換回路１３、１４を
通り、パイプライン回路１５、１６により前処理等を行
い、処理後のデータはフレームメモリ１７、１８に記憶
される。そして、判定制御回路１９、２０に記憶されて
いるプログラムによりフレームメモリ１７、１８のデー
タに対してランダムアクセス処理を行い、結果をメイン
判定制御回路７に送出する。
が共有メモリに記憶された制御パラメータテーブル８を
参照しながら各処理モジュール９、１０、１１を制御し
ている。データの流れとしては、ラインセンサカメラ５
により入力された映像信号は、分配回路１２により各処
理モジュール９、１０に分割して送られ、各々の処理モ
ジュール９、１０においてＡ／Ｄ変換回路１３、１４を
通り、パイプライン回路１５、１６により前処理等を行
い、処理後のデータはフレームメモリ１７、１８に記憶
される。そして、判定制御回路１９、２０に記憶されて
いるプログラムによりフレームメモリ１７、１８のデー
タに対してランダムアクセス処理を行い、結果をメイン
判定制御回路７に送出する。
【００１４】また、同時にエリアセンサカメラ６からの
入力データは、別の処理モジュール１１のフレームメモ
リ２１に記憶され、判定制御回路２２により別の処理を
同時に行う。
入力データは、別の処理モジュール１１のフレームメモ
リ２１に記憶され、判定制御回路２２により別の処理を
同時に行う。
【００１５】以上のように構成された画像分割並列処理
方式の検査装置について、以下その動作について説明す
る。
方式の検査装置について、以下その動作について説明す
る。
【００１６】図２に処理の流れを示す。メイン判定制御
回路７のプログラムによりシステム全体が制御されてお
り、可動テレビカメラ支持部４を制御しながら判定制御
回路１９、２０のタスクを起動し、ラインセンサカメラ
５とエリアセンサカメラ６に画像取り込みを行う。ライ
ンセンサカメラ５からの入力データは分割してそれぞれ
パイプライン処理回路１５、１６により前処理等を行
い、フレームメモリ１７、１８に記憶させた後、判定制
御回路１９、２０にて記憶されているプログラムまたは
ハードによりフレームメモリ１７、１８にランダムアク
セスしながら処理を行う。同時にエリアセンサカメラ６
からの入力データはフレームメモリ２１に記憶され、判
定制御回路２２により処理される。
回路７のプログラムによりシステム全体が制御されてお
り、可動テレビカメラ支持部４を制御しながら判定制御
回路１９、２０のタスクを起動し、ラインセンサカメラ
５とエリアセンサカメラ６に画像取り込みを行う。ライ
ンセンサカメラ５からの入力データは分割してそれぞれ
パイプライン処理回路１５、１６により前処理等を行
い、フレームメモリ１７、１８に記憶させた後、判定制
御回路１９、２０にて記憶されているプログラムまたは
ハードによりフレームメモリ１７、１８にランダムアク
セスしながら処理を行う。同時にエリアセンサカメラ６
からの入力データはフレームメモリ２１に記憶され、判
定制御回路２２により処理される。
【００１７】また、制御パラメータテーブル８は、図３
（ａ）に示すように検査フェーズに対応して同図（ｂ）
に示すような処理カードを持った構成としてあり、各判
定制御回路１９、２０、２２のプログラムはこの制御パ
ラメータテーブル８を参照して並列処理を行うように構
成している。即ち、図３（ａ）における検査フェーズ１
では、図３（ｂ）の処理カードが参照されることによっ
て図２に示した処理が成され、検査フェーズ２では適宜
に設定された他の処理が成される。かくして、入力系、
処理系のシステム構成が変わってもプログラムのロジッ
クを変更する必要がなく、処理を柔軟に組むことができ
る。
（ａ）に示すように検査フェーズに対応して同図（ｂ）
に示すような処理カードを持った構成としてあり、各判
定制御回路１９、２０、２２のプログラムはこの制御パ
ラメータテーブル８を参照して並列処理を行うように構
成している。即ち、図３（ａ）における検査フェーズ１
では、図３（ｂ）の処理カードが参照されることによっ
て図２に示した処理が成され、検査フェーズ２では適宜
に設定された他の処理が成される。かくして、入力系、
処理系のシステム構成が変わってもプログラムのロジッ
クを変更する必要がなく、処理を柔軟に組むことができ
る。
【００１８】
【発明の効果】本発明によれば、以上のように入力デー
タを各処理モジュールに分割し、各処理モジュールにお
いて固定的な画像処理はパイプライン処理により高速に
行ってメモリに記憶し、高度で複雑な処理を柔軟に行う
ためにメモリに記憶されているデータに対してソフト処
理を行うシステム構成になっているため、多量のデータ
や複数の入力デバイスからのデータを高速に処理できし
かも処理内容を柔軟に変更することが可能である。
タを各処理モジュールに分割し、各処理モジュールにお
いて固定的な画像処理はパイプライン処理により高速に
行ってメモリに記憶し、高度で複雑な処理を柔軟に行う
ためにメモリに記憶されているデータに対してソフト処
理を行うシステム構成になっているため、多量のデータ
や複数の入力デバイスからのデータを高速に処理できし
かも処理内容を柔軟に変更することが可能である。
【００１９】また、制御パラメータテーブルを参照して
各処理モジュールの制御を行うことにより、プログラム
のロジックを変更することなく、入力系、処理系のシス
テム構成の変更に対処できる。
各処理モジュールの制御を行うことにより、プログラム
のロジックを変更することなく、入力系、処理系のシス
テム構成の変更に対処できる。
【図１】本発明の画像分割並列処理装置の一実施例の構
成図である。
成図である。
【図２】同実施例の動作のフローチャートである。
【図３】同実施例における制御パラメータテーブル参照
方式による制御動作の説明図である。
方式による制御動作の説明図である。
【図４】従来例の画像処理装置の構成図である。
５ ラインセンサカメラ ７ メイン判定制御回路 ８ 制御パラメータテーブル ９ 処理モジュール １０ 処理モジュール １２ 分配回路 １５ パイプライン処理回路 １６ パイプライン処理回路 １７ フレームメモリ １８ フレームメモリ １９ 判定制御回路 ２０ 判定制御回路
Claims (2)
- 【請求項１】 入力デバイスからの画像データを各処理
モジュールに分割、分配する画像データ分配手段を設
け、各処理モジュールは、分配された画像データを各々
ビデオレートで処理するパイプライン処理手段と、パイ
プライン処理後のデータをメモリに記憶し、メモリ上の
データに対して処理を行う処理手段にて構成したことを
特徴とする画像分割並列処理装置。 - 【請求項２】 制御パラメータテーブルを参照して各処
理モジュールの制御を行う手段を設けたことを特徴とす
る請求項１記載の画像分割並列処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20081992A JPH0652296A (ja) | 1992-07-28 | 1992-07-28 | 画像分割並列処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20081992A JPH0652296A (ja) | 1992-07-28 | 1992-07-28 | 画像分割並列処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0652296A true JPH0652296A (ja) | 1994-02-25 |
Family
ID=16430733
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20081992A Pending JPH0652296A (ja) | 1992-07-28 | 1992-07-28 | 画像分割並列処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0652296A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002544602A (ja) * | 1999-05-05 | 2002-12-24 | ケーエルエー−テンカー コーポレイション | 並列処理でのレチクル検査のための方法および装置 |
| JP2007536629A (ja) * | 2004-05-04 | 2007-12-13 | ケーエルエー−テンカー テクノロジィース コーポレイション | 検査画像を処理するための高スループット画像 |
-
1992
- 1992-07-28 JP JP20081992A patent/JPH0652296A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002544602A (ja) * | 1999-05-05 | 2002-12-24 | ケーエルエー−テンカー コーポレイション | 並列処理でのレチクル検査のための方法および装置 |
| JP2007536629A (ja) * | 2004-05-04 | 2007-12-13 | ケーエルエー−テンカー テクノロジィース コーポレイション | 検査画像を処理するための高スループット画像 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6025854A (en) | Method and apparatus for high speed image acquisition | |
| JPH01270177A (ja) | 細胞画像切出記憶処理装置および方法 | |
| JPH09282349A (ja) | データ変換処理装置 | |
| JPH0652296A (ja) | 画像分割並列処理装置 | |
| JPH11259434A (ja) | 並列データ処理装置とそれを用いた外観検査装置 | |
| JPS647393Y2 (ja) | ||
| JPH09153021A (ja) | 並列処理装置およびそれを用いた検査装置 | |
| JPH05159045A (ja) | 画像データの転送方法 | |
| WO2002073951A1 (de) | Einrichtung für das extrahieren von frei definierbaren bildabschnitten aus einem bildsensor | |
| JP2586074B2 (ja) | データ処理装置 | |
| JPS6352267A (ja) | 状態監視装置 | |
| JPH01174074A (ja) | 画像処理システム | |
| JPH01243182A (ja) | 画像処理装置 | |
| JPH09251545A (ja) | 画像処理装置 | |
| JPH0548474B2 (ja) | ||
| JP2626294B2 (ja) | カラー画像処理装置 | |
| JPH10240703A (ja) | 並列データ処理装置および方法、ならびにこれを用いた半導体ウェハ、またはプリント基板の検査装置および方法 | |
| JPH01233578A (ja) | 一般化ハフ変換回路 | |
| JPH07196130A (ja) | 画像処理による物品の検査装置および方法 | |
| JPH03196232A (ja) | マルチプロセッサ及びその異常診断方法 | |
| JPH03163671A (ja) | 画像処理装置 | |
| JPH01151362A (ja) | 画像処理装置 | |
| KR950010492A (ko) | 영상 분석처리의 간격허용 다중접근 기억장치 | |
| KR950015135A (ko) | 다중 프로세서 처리방법 및 장치 | |
| JPH0233672A (ja) | 記憶回路及び画像処理装置 |