JPH0652092A - Ｄｍａ転送方式 - Google Patents
Ｄｍａ転送方式Info
- Publication number
- JPH0652092A JPH0652092A JP20169092A JP20169092A JPH0652092A JP H0652092 A JPH0652092 A JP H0652092A JP 20169092 A JP20169092 A JP 20169092A JP 20169092 A JP20169092 A JP 20169092A JP H0652092 A JPH0652092 A JP H0652092A
- Authority
- JP
- Japan
- Prior art keywords
- dma
- address
- bank
- transfer
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】
【目的】同一アドレス上に多重マッピングされたバンク
メモリの、異なったバンクにまたがるような任意の領域
に対して、ＤＭＡ転送を可能とする。 【構成】バンクメモリ１１のアドレス構成を連続アドレ
スとし、このバンクメモリに供給するアドレスは、ＣＰ
Ｕアクセス時は、バンクレジスタ４に設定されたバンク
番号を、アドレス変換部５で連続アドレスに変換したも
のを供給し、ＤＭＡ時は、その連続アドレスを別に設け
たＤＭＡアドレス発生部６で発生させ、供給する。ＤＭ
Ａ転送開始アドレスは、予めＤＭＡアドレス発生部６に
ＣＰＵ１から設定し、ＤＭＡサイクル毎にインクリメン
トまたは、デクリメントさせることで、バンクメモリの
任意のアドレスに対してもバンク番号に関係なくＤＭＡ
転送が可能となる。
メモリの、異なったバンクにまたがるような任意の領域
に対して、ＤＭＡ転送を可能とする。 【構成】バンクメモリ１１のアドレス構成を連続アドレ
スとし、このバンクメモリに供給するアドレスは、ＣＰ
Ｕアクセス時は、バンクレジスタ４に設定されたバンク
番号を、アドレス変換部５で連続アドレスに変換したも
のを供給し、ＤＭＡ時は、その連続アドレスを別に設け
たＤＭＡアドレス発生部６で発生させ、供給する。ＤＭ
Ａ転送開始アドレスは、予めＤＭＡアドレス発生部６に
ＣＰＵ１から設定し、ＤＭＡサイクル毎にインクリメン
トまたは、デクリメントさせることで、バンクメモリの
任意のアドレスに対してもバンク番号に関係なくＤＭＡ
転送が可能となる。
Description
【０００１】
【産業上の利用分野】本発明はＤＭＡ転送方式に関し、
特に同一アドレス上に多重マッピングされたバンクメモ
リのＤＭＡ転送方式に関する。
特に同一アドレス上に多重マッピングされたバンクメモ
リのＤＭＡ転送方式に関する。
【０００２】
【従来の技術】従来、この種のＤＭＡ転送方式は、同一
アドレス上に多重マッピングされたバンクメモリにおけ
る、ＤＭＡ転送は、予めプログラムにより目的の転送領
域が位置するバンク番号を指定して、バンクメモリを目
的のバンク番号に固定してからＤＭＡ転送を行ってい
る。また、転送領域のバンク番号を変更する場合は、同
じくプログラムにより目的のバンク番号を指定してから
ＤＭＡ転送を行っている。このように、バンク番号の変
更は、常にＣＰＵ（ＭＰＵでも良い）が介在して行って
いる。
アドレス上に多重マッピングされたバンクメモリにおけ
る、ＤＭＡ転送は、予めプログラムにより目的の転送領
域が位置するバンク番号を指定して、バンクメモリを目
的のバンク番号に固定してからＤＭＡ転送を行ってい
る。また、転送領域のバンク番号を変更する場合は、同
じくプログラムにより目的のバンク番号を指定してから
ＤＭＡ転送を行っている。このように、バンク番号の変
更は、常にＣＰＵ（ＭＰＵでも良い）が介在して行って
いる。
【０００３】
【発明が解決しようとする課題】上述した従来のＤＭＡ
転送方式では、同一アドレス上に多重マッピングされた
バンクメモリのＤＭＡ転送できる領域は、ＣＰＵで指定
したバンク番号の領域しか転送できない。このため、Ｄ
ＭＡの転送領域を同一バンクではない任意の領域例え
ば、異なるバンク間または、異なるバンクにまたがる領
域に取ろうとした場合、ＤＭＡ転送ができないという問
題がある。
転送方式では、同一アドレス上に多重マッピングされた
バンクメモリのＤＭＡ転送できる領域は、ＣＰＵで指定
したバンク番号の領域しか転送できない。このため、Ｄ
ＭＡの転送領域を同一バンクではない任意の領域例え
ば、異なるバンク間または、異なるバンクにまたがる領
域に取ろうとした場合、ＤＭＡ転送ができないという問
題がある。
【０００４】
【課題を解決するための手段】本発明のＤＭＡ転送方式
は、同一アドレス上に多重マッピングされたバンクメモ
リと、このバンクメモリの複数のバンクの１つを選択す
るためのバンク番号設定部と、このバンク番号設定部に
設定されたバンク番号に対応するバンクメモリアドレス
を変換し発生するアドレス変換部と、ＤＭＡ（ダイレク
トメモリアクセス）の転送制御を行うＤＭＡコントロー
ラと、予めＤＭＡの開始アドレスを設定しＤＭＡ転送ア
ドレスを発生するＤＭＡアドレス発生部と、前記バンク
メモリへのＤＭＡ転送を検出するＤＭＡ検出手段と、前
記ＤＭＡ検出手段の出力信号により前記バンクメモリへ
供給するアドレスを前記アドレス変換部側から前記ＤＭ
Ａアドレス発生部側へ切り換えるアドレス選択部と、前
記バンクメモリに対するアクセス信号を発生するアクセ
ス信号発生部とを備えている。
は、同一アドレス上に多重マッピングされたバンクメモ
リと、このバンクメモリの複数のバンクの１つを選択す
るためのバンク番号設定部と、このバンク番号設定部に
設定されたバンク番号に対応するバンクメモリアドレス
を変換し発生するアドレス変換部と、ＤＭＡ（ダイレク
トメモリアクセス）の転送制御を行うＤＭＡコントロー
ラと、予めＤＭＡの開始アドレスを設定しＤＭＡ転送ア
ドレスを発生するＤＭＡアドレス発生部と、前記バンク
メモリへのＤＭＡ転送を検出するＤＭＡ検出手段と、前
記ＤＭＡ検出手段の出力信号により前記バンクメモリへ
供給するアドレスを前記アドレス変換部側から前記ＤＭ
Ａアドレス発生部側へ切り換えるアドレス選択部と、前
記バンクメモリに対するアクセス信号を発生するアクセ
ス信号発生部とを備えている。
【０００５】
【実施例】次に、本発明の一実施例について図面を参照
して説明する。
して説明する。
【０００６】図１は、本発明のＤＭＡ転送方式の一実施
例を示すブロック図である。ＣＰＵ１と、ＤＭＡコント
ローラ２と、Ｉ／Ｏデバイス３と、バンクレジスタ４
と、アドレス変換部５と、ＤＭＡアドレス発生部６と、
ステータスデコーダ７と、アドレス選択部８と、ドレス
デコーダ９と、アクセス信号発生部１０と、バンクメモ
リ１１より構成される。
例を示すブロック図である。ＣＰＵ１と、ＤＭＡコント
ローラ２と、Ｉ／Ｏデバイス３と、バンクレジスタ４
と、アドレス変換部５と、ＤＭＡアドレス発生部６と、
ステータスデコーダ７と、アドレス選択部８と、ドレス
デコーダ９と、アクセス信号発生部１０と、バンクメモ
リ１１より構成される。
【０００７】Ｉ／Ｏデバイス３はＤＭＡによるデータ転
送機能を持つＩ／Ｏデバイスである。バンクレジスタ４
は、通常ＣＰＵがアクセスするバンクメモリ番号を設定
するものであり、この設定はＣＰＵ１により行う。アド
レス変換部５は、バンクレジスタ４に設定されたバンク
番号をバンクメモリのアドレスに合うように連続アドレ
スに変換する。
送機能を持つＩ／Ｏデバイスである。バンクレジスタ４
は、通常ＣＰＵがアクセスするバンクメモリ番号を設定
するものであり、この設定はＣＰＵ１により行う。アド
レス変換部５は、バンクレジスタ４に設定されたバンク
番号をバンクメモリのアドレスに合うように連続アドレ
スに変換する。
【０００８】ＤＭＡアドレス発生部６は、ＤＭＡ転送に
おけるバンクメモリの転送元と転送先の開始アドレスを
予め設定し、ＤＭＡのリード、ライトサイクル毎にその
アドレス値をインクリメントまたはデクリメントさせる
アドレスカウンターである。そして、この値をＤＭＡの
バンクメモリアドレスとしてバンクメモリ１１に供給す
る。この開始アドレスと、アドレスのインクリメント、
デクリメントの設定は、ＣＰＵ１により行う。ステータ
スデコーダ７は、ＣＰＵ１からのアクセスや、ＤＭＡの
メモリ−メモリ転送、Ｉ／Ｏデバイス３とメモリとの転
送、そしてＤＭＡのリード、ライト等を検出し、それを
ＤＭＡアドレス発生部６と、アドレス選択部８と、アク
セス信号発生部１０へ知らせるものである。
おけるバンクメモリの転送元と転送先の開始アドレスを
予め設定し、ＤＭＡのリード、ライトサイクル毎にその
アドレス値をインクリメントまたはデクリメントさせる
アドレスカウンターである。そして、この値をＤＭＡの
バンクメモリアドレスとしてバンクメモリ１１に供給す
る。この開始アドレスと、アドレスのインクリメント、
デクリメントの設定は、ＣＰＵ１により行う。ステータ
スデコーダ７は、ＣＰＵ１からのアクセスや、ＤＭＡの
メモリ−メモリ転送、Ｉ／Ｏデバイス３とメモリとの転
送、そしてＤＭＡのリード、ライト等を検出し、それを
ＤＭＡアドレス発生部６と、アドレス選択部８と、アク
セス信号発生部１０へ知らせるものである。
【０００９】アドレス選択部８は、ステータスデコーダ
７からくる信号をもとにバンクメモリ１１へ供給するア
ドレスを選択するものである。アドレス変換部５と、Ｄ
ＭＡアドレス発生部６の転送元或は、転送先のうち一つ
を選択する。アドレスデコーダ９は、ＣＰＵ１もしく
は、ＤＭＡコントローラ２からのアクセスが、バンクメ
モリに対するものであることを検出し、それをアクセス
信号発生部１０に入力する。アクセス信号発生部１０
は、バンクメモリに対するアクセスが発生した時に、ス
テータスデコーダ７と、制御バスからの入力信号から、
バンクメモリへのアクセス信号を発生する。
７からくる信号をもとにバンクメモリ１１へ供給するア
ドレスを選択するものである。アドレス変換部５と、Ｄ
ＭＡアドレス発生部６の転送元或は、転送先のうち一つ
を選択する。アドレスデコーダ９は、ＣＰＵ１もしく
は、ＤＭＡコントローラ２からのアクセスが、バンクメ
モリに対するものであることを検出し、それをアクセス
信号発生部１０に入力する。アクセス信号発生部１０
は、バンクメモリに対するアクセスが発生した時に、ス
テータスデコーダ７と、制御バスからの入力信号から、
バンクメモリへのアクセス信号を発生する。
【００１０】バンクメモリ１１は、ＣＰＵから見た場合
は、同一アドレス上に多重マッピングされたバンク構成
のメモリとして、ＤＭＡの場合は、連続したアドレス構
成のメモリとしてアクセス可能なメモリである。図２
は、図１のアドレス変換部の変換方法を示すアドレスマ
ップ図である。例えば、１メガバイトのメモリアドレス
空間を持つＣＰＵに対して、メモリが３メガバイトある
システムでは、ＣＰＵ側からメモリを見た場合、図２の
左に示すように、アドレスの000000(H) 〜FFFFF(H)の１
メガバイトの空間に３枚のバンクメモリがあるように見
える。しかし、実際のメモリのアドレスは、図２の右に
示すように000000(H) 〜2FFFFF(H) の連続したアドレス
である。よって、ＣＰＵからのアクセスは、指定された
バンク番号をその連続したアドレスに変換して行う。
は、同一アドレス上に多重マッピングされたバンク構成
のメモリとして、ＤＭＡの場合は、連続したアドレス構
成のメモリとしてアクセス可能なメモリである。図２
は、図１のアドレス変換部の変換方法を示すアドレスマ
ップ図である。例えば、１メガバイトのメモリアドレス
空間を持つＣＰＵに対して、メモリが３メガバイトある
システムでは、ＣＰＵ側からメモリを見た場合、図２の
左に示すように、アドレスの000000(H) 〜FFFFF(H)の１
メガバイトの空間に３枚のバンクメモリがあるように見
える。しかし、実際のメモリのアドレスは、図２の右に
示すように000000(H) 〜2FFFFF(H) の連続したアドレス
である。よって、ＣＰＵからのアクセスは、指定された
バンク番号をその連続したアドレスに変換して行う。
【００１１】図３は、図１におけるバンクメモリ領域で
のＤＭＡのメモリ−メモリ転送開始動作を示すフローチ
ャートである。まず、ステップ３１でＤＭＡを実行する
転送元と転送先の開始アドレスを、予めＣＰＵ１よりＤ
ＭＡアドレス発生部６に設定する。このＤＭＡアドレス
発生部６に設定するアドレスは、図２の右に示す連続ア
ドレスであり、任意の値が設定可能である。
のＤＭＡのメモリ−メモリ転送開始動作を示すフローチ
ャートである。まず、ステップ３１でＤＭＡを実行する
転送元と転送先の開始アドレスを、予めＣＰＵ１よりＤ
ＭＡアドレス発生部６に設定する。このＤＭＡアドレス
発生部６に設定するアドレスは、図２の右に示す連続ア
ドレスであり、任意の値が設定可能である。
【００１２】そして、ステップ３２でＤＭＡコントロー
ラ２に対して、データレングスや転送開始アドレス等を
設定する。この時ＤＭＡコントローラ２に設定する転送
元と転送先の開始アドレスは意味を持たない。それは、
ＤＭＡ転送アドレスとして、前述のＤＭＡアドレス発生
部６に設定したアドレスを使用するからである。しか
し、システムによってはこのＤＭＡコントローラ２から
発生するアドレスが、バンクメモリ以外のメモリ等に影
響することも考えられるため、ここで設定する値は、バ
ンクメモリ領域の任意のアドレスに固定しておく。そし
て、ステップ３３でＤＭＡ転送を起動する。
ラ２に対して、データレングスや転送開始アドレス等を
設定する。この時ＤＭＡコントローラ２に設定する転送
元と転送先の開始アドレスは意味を持たない。それは、
ＤＭＡ転送アドレスとして、前述のＤＭＡアドレス発生
部６に設定したアドレスを使用するからである。しか
し、システムによってはこのＤＭＡコントローラ２から
発生するアドレスが、バンクメモリ以外のメモリ等に影
響することも考えられるため、ここで設定する値は、バ
ンクメモリ領域の任意のアドレスに固定しておく。そし
て、ステップ３３でＤＭＡ転送を起動する。
【００１３】次に、このＤＭＡ転送方式の動作について
述べる。通常ＣＰＵがバンクメモリをアクセスする場合
は、バンクメモリ１１の目的とするバンク番号をプログ
ラムによりバンクレジスタ４に設定してからアクセスを
行う。バンクレジスタ４に設定されたバンク番号データ
は、アドレス変換部５に入力される。入力されたデータ
は、実際のバンクメモリアドレスに変換されアドレス選
択部８へ入力される。そして、ステータスデコーダ７
で、実行中のアクセスサイクルが、ＤＭＡ以外のアクセ
スであることを検出すると、このアドレス選択部８は、
アドレス変換部５が示すアドレスを選択し、バンクメモ
リにそのアドレスを入力する。
述べる。通常ＣＰＵがバンクメモリをアクセスする場合
は、バンクメモリ１１の目的とするバンク番号をプログ
ラムによりバンクレジスタ４に設定してからアクセスを
行う。バンクレジスタ４に設定されたバンク番号データ
は、アドレス変換部５に入力される。入力されたデータ
は、実際のバンクメモリアドレスに変換されアドレス選
択部８へ入力される。そして、ステータスデコーダ７
で、実行中のアクセスサイクルが、ＤＭＡ以外のアクセ
スであることを検出すると、このアドレス選択部８は、
アドレス変換部５が示すアドレスを選択し、バンクメモ
リにそのアドレスを入力する。
【００１４】アクセス信号発生部１０は、アドレスデコ
ーダ９で、バンクメモリ１１に対するアクセスであるこ
とを検出したところで、入力されるバス制御信号から、
バンクメモリに、リードまたはライトのアクセス信号を
発生してＣＰＵからのアクセスが完了する。次に、バン
クメモリのＤＭＡ転送のメモリ−メモリ転送を行う場合
の説明をする。図３のフローチャートに沿ってＤＭＡを
起動する。ＣＰＵ１からＤＭＡの起動要求がＤＭＡコン
トローラ２へ出されると、ＤＭＡコントローラ２からＣ
ＰＵ１へバスの引渡し要求が出される。ＣＰＵ１からＤ
ＭＡコントローラ２へバスの引渡し了解信号が返される
と、バスの占有権がＤＭＡコントローラ２に移る。そし
て、ここからＤＭＡ転送が開始される。
ーダ９で、バンクメモリ１１に対するアクセスであるこ
とを検出したところで、入力されるバス制御信号から、
バンクメモリに、リードまたはライトのアクセス信号を
発生してＣＰＵからのアクセスが完了する。次に、バン
クメモリのＤＭＡ転送のメモリ−メモリ転送を行う場合
の説明をする。図３のフローチャートに沿ってＤＭＡを
起動する。ＣＰＵ１からＤＭＡの起動要求がＤＭＡコン
トローラ２へ出されると、ＤＭＡコントローラ２からＣ
ＰＵ１へバスの引渡し要求が出される。ＣＰＵ１からＤ
ＭＡコントローラ２へバスの引渡し了解信号が返される
と、バスの占有権がＤＭＡコントローラ２に移る。そし
て、ここからＤＭＡ転送が開始される。
【００１５】ＤＭＡ転送が開始されるとステータスデコ
ーダ７は、ＣＰＵ１からＤＭＡコントローラ２へ出され
るバスの引渡し了解信号が“ＯＮ”となっていること
で、実行中のサイクルがＤＭＡ転送サイクルであること
を検出し、そして、ＤＭＡコントローラ２からＩ／Ｏデ
バイス３へ出されるＤＭＡ許可信号が“ＯＦＦ”となっ
ていることで、ＤＭＡのメモリ−メモリ転送であること
を検出する。さらに、制御バス入力からリード転送かラ
イト転送かを検出する。
ーダ７は、ＣＰＵ１からＤＭＡコントローラ２へ出され
るバスの引渡し了解信号が“ＯＮ”となっていること
で、実行中のサイクルがＤＭＡ転送サイクルであること
を検出し、そして、ＤＭＡコントローラ２からＩ／Ｏデ
バイス３へ出されるＤＭＡ許可信号が“ＯＦＦ”となっ
ていることで、ＤＭＡのメモリ−メモリ転送であること
を検出する。さらに、制御バス入力からリード転送かラ
イト転送かを検出する。
【００１６】ステータスデコーダ７で、メモリに対する
ＤＭＡ転送が検出されたら、アドレス選択部８は、バン
クメモリ１１に供給するアドレスを、アドレス変換部５
側からＤＭＡアドレス発生部６側へ切り換え、更にその
サイクルがＤＭＡリードかＤＭＡライトかによって、Ｄ
ＭＡバンクアドレス発生部６の転送元アドレスか転送先
アドレスかを切り換える。ＤＭＡのリードサイクルで
は、ＤＭＡアドレス発生部６に転送元として設定された
アドレスを、ライトサイクルでは転送先として設定され
たアドレスを、アドレス選択部８で選択しバンクメモリ
１１に供給する。アドレスデコーダ９で、実行中のＤＭ
Ａサイクルが、バンクメモリ１１に対するものであるこ
とを検出し、その信号がアクセス信号発生部１０に入力
されると、アクセス信号発生部１０は、制御バスからの
入力信号やステータスデコーダ７の入力から、バンクメ
モリ１１に、リードまたは、ライトのアクセス信号を発
生し、バンクメモリのＤＭＡ転送が行われる。
ＤＭＡ転送が検出されたら、アドレス選択部８は、バン
クメモリ１１に供給するアドレスを、アドレス変換部５
側からＤＭＡアドレス発生部６側へ切り換え、更にその
サイクルがＤＭＡリードかＤＭＡライトかによって、Ｄ
ＭＡバンクアドレス発生部６の転送元アドレスか転送先
アドレスかを切り換える。ＤＭＡのリードサイクルで
は、ＤＭＡアドレス発生部６に転送元として設定された
アドレスを、ライトサイクルでは転送先として設定され
たアドレスを、アドレス選択部８で選択しバンクメモリ
１１に供給する。アドレスデコーダ９で、実行中のＤＭ
Ａサイクルが、バンクメモリ１１に対するものであるこ
とを検出し、その信号がアクセス信号発生部１０に入力
されると、アクセス信号発生部１０は、制御バスからの
入力信号やステータスデコーダ７の入力から、バンクメ
モリ１１に、リードまたは、ライトのアクセス信号を発
生し、バンクメモリのＤＭＡ転送が行われる。
【００１７】ＤＭＡ転送が終了すると、ＤＭＡコントロ
ーラ２からＣＰＵ１へ出されていたバスの引渡し要求が
取り下げられる。すると、ＣＰＵ１からＤＭＡコントロ
ーラ２に出されていたバスの引渡し了解信号か解除され
て、再びバスの占有権がＣＰＵ１に戻る。ＤＭＡ転送が
終了したところで、アドレス選択部８は、アドレス変換
部５が示すアドレスを選択し、バンクメモリ１１に供給
する。
ーラ２からＣＰＵ１へ出されていたバスの引渡し要求が
取り下げられる。すると、ＣＰＵ１からＤＭＡコントロ
ーラ２に出されていたバスの引渡し了解信号か解除され
て、再びバスの占有権がＣＰＵ１に戻る。ＤＭＡ転送が
終了したところで、アドレス選択部８は、アドレス変換
部５が示すアドレスを選択し、バンクメモリ１１に供給
する。
【００１８】このように、バンクメモリ番号を、通常は
バンクレジスタ４で指定したバンク番号をアドレス変換
部５で変換したアドレスを有効とし、ＤＭＡ転送サイク
ルでのみＤＭＡアドレス発生部６で生成されるアドレス
を有効にすることによって、ＤＭＡの起動を行っている
プログラムがバンクメモリ内にあり、且つそのバンク番
号が、ＤＭＡ転送を行っているバンク以外のバンクメモ
リであっても、バンクレジスタ４で指定された元のプロ
グラムエリアに戻ることが出来る。
バンクレジスタ４で指定したバンク番号をアドレス変換
部５で変換したアドレスを有効とし、ＤＭＡ転送サイク
ルでのみＤＭＡアドレス発生部６で生成されるアドレス
を有効にすることによって、ＤＭＡの起動を行っている
プログラムがバンクメモリ内にあり、且つそのバンク番
号が、ＤＭＡ転送を行っているバンク以外のバンクメモ
リであっても、バンクレジスタ４で指定された元のプロ
グラムエリアに戻ることが出来る。
【００１９】Ｉ／Ｏデバイス３とバンクメモリ１１のＤ
ＭＡ転送を行なう場合は、前述のメモリ−メモリ転送の
時と同様に、まず最初にＤＭＡを実行するバンクメモリ
領域の開始アドレスを、予めＣＰＵ１よりＤＭＡアドレ
ス発生部６に設定する。そして、ＤＭＡコントローラ２
に対してデータレングスや、転送開始アドレスを設定す
る。この場合もＤＭＡコントローラ２に設定する転送開
始アドレスは、他に影響しないように、バンクメモリ領
域の任意のアドレスに固定しておく。そして、Ｉ／Ｏデ
バイス３からＤＭＡ要求が出されることでＤＭＡの起動
がされる。
ＭＡ転送を行なう場合は、前述のメモリ−メモリ転送の
時と同様に、まず最初にＤＭＡを実行するバンクメモリ
領域の開始アドレスを、予めＣＰＵ１よりＤＭＡアドレ
ス発生部６に設定する。そして、ＤＭＡコントローラ２
に対してデータレングスや、転送開始アドレスを設定す
る。この場合もＤＭＡコントローラ２に設定する転送開
始アドレスは、他に影響しないように、バンクメモリ領
域の任意のアドレスに固定しておく。そして、Ｉ／Ｏデ
バイス３からＤＭＡ要求が出されることでＤＭＡの起動
がされる。
【００２０】Ｉ／Ｏデバイス３からＤＭＡコントローラ
２へＤＭＡ要求が出されると、ＤＭＡコントローラ２
は、それを受けてＣＰＵ１へバスの引渡し要求を出す。
ＣＰＵ１からＤＭＡコントローラ２へバスの引渡し了解
信号が返されると、ＤＭＡコントローラ２は、Ｉ／Ｏデ
バイス３へＤＭＡ許可信号を返して、ここからＤＭＡ転
送が開始される。ＤＭＡ転送が開始されるとステータス
デコーダ７は、ＣＰＵ１からのバスの引渡し了解信号が
“ＯＮ”となっていて、また、ＤＭＡコントローラ２か
らＩ／Ｏデバイス３へのＤＭＡ許可信号が“ＯＮ”とな
っていることで、ＤＭＡのＩ／Ｏ−メモリ転送であるこ
とを検出する。さらに、制御バス入力からリード転送か
ライト転送かを検出する。
２へＤＭＡ要求が出されると、ＤＭＡコントローラ２
は、それを受けてＣＰＵ１へバスの引渡し要求を出す。
ＣＰＵ１からＤＭＡコントローラ２へバスの引渡し了解
信号が返されると、ＤＭＡコントローラ２は、Ｉ／Ｏデ
バイス３へＤＭＡ許可信号を返して、ここからＤＭＡ転
送が開始される。ＤＭＡ転送が開始されるとステータス
デコーダ７は、ＣＰＵ１からのバスの引渡し了解信号が
“ＯＮ”となっていて、また、ＤＭＡコントローラ２か
らＩ／Ｏデバイス３へのＤＭＡ許可信号が“ＯＮ”とな
っていることで、ＤＭＡのＩ／Ｏ−メモリ転送であるこ
とを検出する。さらに、制御バス入力からリード転送か
ライト転送かを検出する。
【００２１】アドレス選択部８では、実行中のＤＭＡサ
イクルがＩ／Ｏリード−メモリライト転送であればＤＭ
Ａアドレス発生部６の転送先アドレスを選択し、メモリ
リード−Ｉ／Ｏライト転送であればＤＭＡアドレス発生
部６の転送元アドレスを選択し、バンクメモリ１１へ供
給する。
イクルがＩ／Ｏリード−メモリライト転送であればＤＭ
Ａアドレス発生部６の転送先アドレスを選択し、メモリ
リード−Ｉ／Ｏライト転送であればＤＭＡアドレス発生
部６の転送元アドレスを選択し、バンクメモリ１１へ供
給する。
【００２２】アドレスデコーダ９で、実行中のサイクル
が、バンクメモリ１１に対するものであることを検出
し、その信号がアクセス信号発生部１０に入力される
と、アクセス信号発生部１０は、制御バスからの入力信
号やステータスデコーダ７の入力から、バンクメモリ１
１に、リードまたは、ライトのアクセス信号を発生す
る。Ｉ／Ｏへのアクセスは、ＤＭＡコントローラ２から
出される制御バス信号のＩ／Ｏリードや、Ｉ／Ｏライト
信号により行なわれる。
が、バンクメモリ１１に対するものであることを検出
し、その信号がアクセス信号発生部１０に入力される
と、アクセス信号発生部１０は、制御バスからの入力信
号やステータスデコーダ７の入力から、バンクメモリ１
１に、リードまたは、ライトのアクセス信号を発生す
る。Ｉ／Ｏへのアクセスは、ＤＭＡコントローラ２から
出される制御バス信号のＩ／Ｏリードや、Ｉ／Ｏライト
信号により行なわれる。
【００２３】全てのデータ転送が終了するか、ＤＭＡコ
ントローラ２がＩ／Ｏデバイス３に対してＤＭＡ許可信
号を解除する等して、ＤＭＡ転送が終了すると、ＤＭＡ
コントローラ２から出されていたバスの引渡し要求が取
り下げられる。以降は前述のメモリ−メモリ転送の時と
同じである。
ントローラ２がＩ／Ｏデバイス３に対してＤＭＡ許可信
号を解除する等して、ＤＭＡ転送が終了すると、ＤＭＡ
コントローラ２から出されていたバスの引渡し要求が取
り下げられる。以降は前述のメモリ−メモリ転送の時と
同じである。
【００２４】
【発明の効果】以上説明したように本発明は、複数のバ
ンクメモリを連続アドレスとし、ＤＭＡ時には、任意の
アドレスを別のアドレス発生部で生成、発生させること
により、バンクメモリのＤＭＡ転送領域が異なるバンク
間または、異なるバンクにまたがる領域でも、ＤＭＡ転
送ができる効果がある。
ンクメモリを連続アドレスとし、ＤＭＡ時には、任意の
アドレスを別のアドレス発生部で生成、発生させること
により、バンクメモリのＤＭＡ転送領域が異なるバンク
間または、異なるバンクにまたがる領域でも、ＤＭＡ転
送ができる効果がある。
【図１】本発明の一実施例を示すブロック図である。
【図２】図１におけるアドレス変換部の変換方法を示す
アドレスマップ図である。
アドレスマップ図である。
【図３】図１におけるバンクメモリ領域でのＤＭＡのメ
モリ−メモリ転送開始動作を示すフローチャートであ
る。
モリ−メモリ転送開始動作を示すフローチャートであ
る。
１ ＣＰＵ ２ ＤＭＡコントローラ ３ Ｉ／Ｏデバイス ４ バンクレジスタ ５ アドレス変換部 ６ ＤＭＡアドレス発生部 ７ ステータスデコーダ ８ アドレス選択部 ９ アドレスデコーダ １０ アクセス信号発生部 １１ バンクメモリ
Claims (1)
- 【請求項１】 同一アドレス上に多重マッピングされた
バンクメモリと、このバンクメモリの複数のバンクの１
つを選択するためのバンク番号設定部と、このバンク番
号設定部に設定されたバンク番号に対応するバンクメモ
リアドレスを変換し発生するアドレス変換部と、ＤＭＡ
（ダイレクトメモリアクセス）の転送制御を行うＤＭＡ
コントローラと、予めＤＭＡの開始アドレスを設定しＤ
ＭＡ転送アドレスを発生するＤＭＡアドレス発生部と、
前記バンクメモリへのＤＭＡ転送を検出するＤＭＡ検出
手段と、前記ＤＭＡ検出手段の出力信号により前記バン
クメモリへ供給するアドレスを前記アドレス変換部側か
ら前記ＤＭＡアドレス発生部側へ切り換えるアドレス選
択部と、前記バンクメモリに対するアクセス信号を発生
するアクセス信号発生部とを備えることを特徴とするＤ
ＭＡ転送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20169092A JPH0652092A (ja) | 1992-07-29 | 1992-07-29 | Ｄｍａ転送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20169092A JPH0652092A (ja) | 1992-07-29 | 1992-07-29 | Ｄｍａ転送方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0652092A true JPH0652092A (ja) | 1994-02-25 |
Family
ID=16445293
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20169092A Withdrawn JPH0652092A (ja) | 1992-07-29 | 1992-07-29 | Ｄｍａ転送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0652092A (ja) |
-
1992
- 1992-07-29 JP JP20169092A patent/JPH0652092A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001522492A (ja) | メモリアクセス保護装置 | |
| US5325513A (en) | Apparatus for selectively accessing different memory types by storing memory correlation information in preprocessing mode and using the information in processing mode | |
| EP0602807A2 (en) | Cache memory systems | |
| US5890220A (en) | Address conversion apparatus accessible to both I/O devices and processor and having a reduced number of index buffers | |
| US5339402A (en) | System for connecting an IC memory card to a central processing unit of a computer | |
| JP2001043180A (ja) | マイクロプロセッサおよびそのための記憶装置 | |
| US20060206685A1 (en) | Lookahead control method | |
| JPH0652092A (ja) | Ｄｍａ転送方式 | |
| JP2009536392A (ja) | プログラマブルデータ処理回路 | |
| JPH05313999A (ja) | メモリ制御装置 | |
| JPH0246970B2 (ja) | Memorikakuchohoshiki | |
| JPH11184761A (ja) | リードモディファイライト制御システム | |
| JPH07114496A (ja) | 共有メモリ制御回路 | |
| JP3131918B2 (ja) | メモリ装置 | |
| JPS5856885B2 (ja) | アドレス制御方式 | |
| JP2508049B2 (ja) | Ｉ／ｏアドレス変換方式 | |
| JP2692180B2 (ja) | マイクロコンピュータ | |
| JP2591785B2 (ja) | コンピュータ装置 | |
| JPH0436852A (ja) | Ｄｍａ制御装置 | |
| JP2000276399A (ja) | アドレス制御方式 | |
| JPH05233435A (ja) | メモリ制御装置 | |
| JPS61150050A (ja) | メモリマツピング方式 | |
| JPH08115292A (ja) | インタフェースボード及び命令処理装置 | |
| JPH06314231A (ja) | 共用メモリアクセス制御方法 | |
| JPH11184798A (ja) | データ通信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991005 |