JP2009536392A - プログラマブルデータ処理回路 - Google Patents
プログラマブルデータ処理回路 Download PDFInfo
- Publication number
- JP2009536392A JP2009536392A JP2009508631A JP2009508631A JP2009536392A JP 2009536392 A JP2009536392 A JP 2009536392A JP 2009508631 A JP2009508631 A JP 2009508631A JP 2009508631 A JP2009508631 A JP 2009508631A JP 2009536392 A JP2009536392 A JP 2009536392A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- circuit
- data
- parameter value
- instruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/60—Memory management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Image Processing (AREA)
- Executing Machine-Instructions (AREA)
Abstract
Description
Claims (25)
- メモリポートを有するメモリ回路と、
データポートと、
前記メモリポートと前記データポートとの間に接続され、制御信号に応じて前記データポートの各データ値のポジションと前記メモリポートのデータ値のポジションとの間の制御可能な接続を提供する制御可能スイッチング回路と、
各パラメータ値セットが少なくとも1つのパラメータ値を有し、各パラメータ値セットは前記データポートのデータ値のポジションの前記メモリポートのデータ値のポジションへの割当てを少なくとも部分的に決定する複数のパラメータ値セットを格納するパラメータ格納回路と、
前記スイッチング回路と前記パラメータ格納回路とに接続される命令実行制御回路と、
を有するプログラマブルデータ処理回路であって、
前記命令実行制御回路の命令セットは、選択されたパラメータ値セットの指示を有する命令を有し、
前記命令実行制御回路は、前記パラメータ格納回路から前記選択されたパラメータ値セットを抽出することにより前記命令に応答し、前記選択されたパラメータ値セットを用いて決定された割当てに従って前記スイッチング回路を制御するよう構成されるプログラマブルデータ処理回路。 - 前記命令はさらに、信号におけるデータ値の信号位置を示す位置オペランドを有し、
前記命令実行制御回路は、前記信号位置と前記選択されたパラメータ値セットとから前記割当てを計算するよう構成される、請求項1記載のプログラマブルデータ処理回路。 - 前記命令実行制御回路は、前記メモリ回路にアドレスを供給し、前記信号位置と前記選択されたパラメータ値セットとから前記アドレスを計算するよう構成される、請求項2記載のプログラマブルデータ処理回路。
- 前記メモリ回路は、複数の少なくとも部分的に独立にアドレス指定可能なメモリバンクを有し、
各メモリバンクは、前記メモリポートを介し前記データ値の各ポジションの少なくとも1つのデータ値を読み書きするよう構成され、
前記命令実行制御回路は、前記メモリバンクにアドレスを供給し、前記信号位置と前記選択されたパラメータ値セットとから前記アドレスを計算するよう構成される、請求項2記載のプログラマブルデータ処理回路。 - 前記パラメータ値セットはそれぞれ、オフセット値を少なくとも規定し、
前記命令実行制御回路は、前記オフセット値を前記位置オペランドのバンクの有効数に対するモジュローから求められた値に加算することにより前記割当てを計算するよう構成される、請求項4記載のプログラマブルデータ処理回路。 - 前記パラメータ値セットはそれぞれ、オフセット値を少なくとも規定し、
前記命令実行制御回路は、前記オフセット値と前記位置オペランドから求められた値との和に応じて、前記メモリバンクのアドレスを計算するよう構成される、請求項4記載のプログラマブルデータ処理回路。 - 前記パラメータ値セットはそれぞれ、サブサンプリングファクタを少なくとも規定し、
前記命令実行制御回路は、前記サブサンプリングファクタと前記位置オペランドから求められた値との積から、前記割当て及び/又は前記メモリバンクのアドレスを計算するよう構成される、請求項4記載のプログラマブルデータ処理回路。 - 前記パラメータ値セットはそれぞれ、前記命令について使用されるメモリバンクの有効数を少なくとも規定し、
前記命令実行制御回路は、前記位置オペランドの前記使用されるメモリバンクの有効数に対するモジュローを用いて求められる値から、前記割当て及び/又は前記メモリバンクのアドレスを計算するよう構成される、請求項4記載のプログラマブルデータ処理回路。 - 前記データポートに接続される入出力を有するパラレル計算回路をさらに有する、請求項1記載のプログラマブルデータ処理回路。
- 前記データポートと前記パラレル計算回路との間で機能的に接続されるレジスタファイルをさらに有する、請求項9記載のプログラマブルデータ処理回路。
- 前記命令実行制御回路は、前記命令のオペランドによりアドレス指定されるレジスタから、前記パラメータ値セットの選択の指示を受け取るよう構成される、請求項1記載のプログラマブルデータ処理回路。
- 前記命令実行制御回路は、文字通りのデータから前記パラメータ値セットの選択の指示を受け取るよう構成される、請求項1記載のプログラマブルデータ処理回路。
- 前記命令による前記メモリ回路の各データ値を、互いに異なるパラメータ値セットの選択を示す指示を有する命令を利用して、同時にアドレス指定するプログラムによってプログラムされる、請求項1記載のプログラマブルデータ処理回路。
- 前記メモリ回路は、前記メモリポートに接続されるキャッシュメモリと、バックグラウンドメモリと、前記パラメータ値セットを用いて前記バックグラウンドメモリの各位置について前記キャッシュメモリの各位置を選択するよう構成されるキャッシュ制御回路とを有する、請求項1記載のプログラマブルデータ処理回路。
- 請求項1記載のプログラマブルデータ処理回路のためのプログラムを有するコンピュータプログラムであって、
前記プログラムは、各命令が選択されたパラメータ値セットの各指示を有する命令を有し、
前記命令の少なくとも一部は、互いに合成された互いに異なるパラメータ値セットを選択し、
前記プログラムの一部において、該プログラムの実行中、前記命令の各部分によりアドレス指定されるデータ値が、前記選択されたパラメータ値セットに少なくとも部分的に応じて、各データ値とパラレル出力中のデータポートの各パラレルポートへのマッピングを制御するため、メモリ回路に同時に格納されるコンピュータプログラム。 - 各命令が選択されたパラメータ値セットの各指示を有する命令であって、該命令の少なくとも一部が互いに合成された互いに異なるパラメータ値セットを選択する命令を実行するステップと、
パラメータ格納回路から前記選択されたパラメータ値セットを抽出することによって、前記命令に応答するステップと、
メモリ回路のメモリポートとデータポートとの間のスイッチング回路を、前記データポートの各データ値のポジションと前記メモリポートのデータ値の各ポジションとの間の制御可能な接続を提供するため、前記選択されたパラメータ値セットに少なくとも部分的に応じて制御するステップと、
を有する方法。 - 前記命令の信号位置オペランドと前記選択されたパラメータ値セットとの組み合わせから、前記データポートのデータ値の各ポジションの前記メモリポートのデータ値の各ポジションへの割当てを計算するステップを有する、請求項16記載の方法。
- 前記メモリ回路に少なくとも1つのアドレスを適用し、前記信号位置と前記選択されたパラメータ値セットとから、前記メモリ回路の少なくとも1つのアドレスを計算するステップを有する、請求項17記載の方法。
- 前記メモリ回路は、複数の少なくとも部分的に独立にアドレス指定可能なメモリバンクを有し、
各メモリバンクは、前記メモリポートを介し前記データ値の各ポジションの少なくとも1つのデータ値を読み書きするよう構成され、
当該方法は、前記メモリバンクにアドレスを供給し、前記信号位置と前記選択されたパラメータ値セットとから前記アドレスを計算するステップを有する、請求項17記載の方法。 - 前記パラメータ値セットはそれぞれ、オフセット値を少なくとも規定し、
前記割当ては、前記オフセット値を前記位置オペランドのバンクの有効数に対するモジュローから求められた値に加算することにより計算される、請求項19記載の方法。 - 前記パラメータ値セットはそれぞれ、オフセット値を少なくとも規定し、
当該方法は、前記オフセット値と前記位置オペランドから求められた値との和に応じて、前記メモリバンクのアドレスを計算するステップを有する、請求項19記載の方法。 - 前記パラメータ値セットはそれぞれ、サブサンプリングファクタを少なくとも規定し、
当該方法は、前記サブサンプリングファクタと前記位置オペランドから求められた値との積から、前記割当て及び/又は前記メモリバンクのアドレスを計算するステップを有する、請求項19記載の方法。 - 前記パラメータ値セットはそれぞれ、前記命令について使用されるメモリバンクの有効数を少なくとも規定し、
当該方法は、前記位置オペランドの前記使用されるメモリバンクの有効数に対するモジュローを用いて求められる値から、前記割当て及び/又は前記メモリバンクのアドレスを計算するステップを有する、請求項19記載の方法。 - データ値を処理するプロセッサであって、
各命令が選択されたパラメータ値セットの各指示を有する命令であって、該命令の少なくとも一部が互いに合成された互いに異なるパラメータ値セットを選択する命令を実行する手段と、
パラメータ格納回路から前記選択されたパラメータ値セットを抽出することによって、前記命令に応答する手段と、
メモリ回路のメモリポートとデータポートとの間のスイッチング回路を、前記データポートの各データ値のポジションと前記メモリポートのデータ値の各ポジションとの間の制御可能な接続を提供するため、前記選択されたパラメータ値セットに少なくとも部分的に応じて制御する手段と、
を有するプロセッサ。 - 信号におけるポジションの関数としてデータ値を格納する手段と、
複数のデータ値がメモリからのパラレル出力のためどのように構成される必要があるか示す選択されたパラメータ値セットの指示を有する命令であって、異なるパラメータ値セットを示す命令が互いに合成されて実行可能な命令をサポートする手段と、
前記異なるパラメータ値セットを示す命令に、パラメータ格納回路から前記選択されたパラメータ値セットを抽出し、前記選択されたパラメータ値セットに少なくとも部分的に応じて、メモリ回路のメモリポートとデータポートの間のスイッチング回路を制御することによって応答する手段と、
を有するプログラマブルデータ処理回路。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP06113654 | 2006-05-09 | ||
EP06113654.5 | 2006-05-09 | ||
PCT/IB2007/051703 WO2007132399A1 (en) | 2006-05-09 | 2007-05-07 | Programmable data processing circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009536392A true JP2009536392A (ja) | 2009-10-08 |
JP5248482B2 JP5248482B2 (ja) | 2013-07-31 |
Family
ID=38520618
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009508631A Expired - Fee Related JP5248482B2 (ja) | 2006-05-09 | 2007-05-07 | プログラマブルデータ処理回路 |
Country Status (6)
Country | Link |
---|---|
US (1) | US8339405B2 (ja) |
EP (1) | EP2024928B1 (ja) |
JP (1) | JP5248482B2 (ja) |
KR (1) | KR101311311B1 (ja) |
CN (1) | CN101443809A (ja) |
WO (1) | WO2007132399A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB9820210D0 (en) | 1998-09-16 | 1998-11-11 | Vg Elemental Limited | Means for removing unwanted ions from an ion transport system and mass spectrometer |
GB0210930D0 (en) | 2002-05-13 | 2002-06-19 | Thermo Electron Corp | Improved mass spectrometer and mass filters therefor |
JP2010086497A (ja) * | 2008-10-03 | 2010-04-15 | Renesas Technology Corp | 画像処理装置及びデータプロセッサ |
US20140307055A1 (en) | 2013-04-15 | 2014-10-16 | Microsoft Corporation | Intensity-modulated light pattern for active stereo |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5341489A (en) * | 1992-04-14 | 1994-08-23 | Eastman Kodak Company | Memory card with programmable interleaving |
EP0629952A1 (en) * | 1993-06-16 | 1994-12-21 | BULL HN INFORMATION SYSTEMS ITALIA S.p.A. | Variable interleaving level memory and related configuration unit |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4819152A (en) * | 1985-04-05 | 1989-04-04 | Raytheon Company | Method and apparatus for addressing a memory by array transformations |
US5341486A (en) * | 1988-10-27 | 1994-08-23 | Unisys Corporation | Automatically variable memory interleaving system |
US6657621B2 (en) * | 2001-05-01 | 2003-12-02 | Hewlett-Packard Development Company, L.P. | Device and method for scrolling stored images across a display |
AU2003205953A1 (en) * | 2002-02-21 | 2003-09-09 | Koninklijke Philips Electronics N.V. | Method of storing data-elements |
JP4744510B2 (ja) | 2004-04-22 | 2011-08-10 | シリコン ハイブ ビー・ヴィー | データ値の多次元アレイへのパラレルなアクセスを提供するデータ処理装置 |
US7451282B2 (en) * | 2005-03-09 | 2008-11-11 | Dolphin Interconnect Solutions North America Inc. | System and method for storing a sequential data stream |
-
2007
- 2007-05-07 CN CNA200780016908XA patent/CN101443809A/zh active Pending
- 2007-05-07 WO PCT/IB2007/051703 patent/WO2007132399A1/en active Application Filing
- 2007-05-07 US US12/299,671 patent/US8339405B2/en not_active Expired - Fee Related
- 2007-05-07 JP JP2009508631A patent/JP5248482B2/ja not_active Expired - Fee Related
- 2007-05-07 EP EP07735789.5A patent/EP2024928B1/en not_active Not-in-force
- 2007-05-07 KR KR1020087027124A patent/KR101311311B1/ko active IP Right Grant
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5341489A (en) * | 1992-04-14 | 1994-08-23 | Eastman Kodak Company | Memory card with programmable interleaving |
EP0629952A1 (en) * | 1993-06-16 | 1994-12-21 | BULL HN INFORMATION SYSTEMS ITALIA S.p.A. | Variable interleaving level memory and related configuration unit |
Non-Patent Citations (1)
Title |
---|
JPN7012003553; 'SELECTABLE MEMORY CARD INTERLEAVE SCHEME' IBM Technical Disclosure Bulletin Vol.30, No.11, 198804, pp.158-161, IBM Corp. * |
Also Published As
Publication number | Publication date |
---|---|
KR20090012320A (ko) | 2009-02-03 |
JP5248482B2 (ja) | 2013-07-31 |
KR101311311B1 (ko) | 2013-09-25 |
EP2024928A1 (en) | 2009-02-18 |
CN101443809A (zh) | 2009-05-27 |
EP2024928B1 (en) | 2013-07-24 |
WO2007132399A1 (en) | 2007-11-22 |
US20090135192A1 (en) | 2009-05-28 |
US8339405B2 (en) | 2012-12-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100648293B1 (ko) | 그래픽 시스템 및 그것의 그래픽 처리 방법 | |
KR930013968A (ko) | 그래픽 시스템용의 확장 가능한 다영상 버퍼 | |
JP2008176788A (ja) | 3次元グラフィック加速器及びそのピクセル分配方法 | |
KR20090064394A (ko) | 복수의 메모리 뱅크를 이용한 데이터 처리 | |
JP5248482B2 (ja) | プログラマブルデータ処理回路 | |
JP3985797B2 (ja) | プロセッサ | |
US20030231176A1 (en) | Memory access device, semiconductor device, memory access method, computer program and recording medium | |
JP4896839B2 (ja) | マイクロプロセッサおよびデータ処理方法 | |
US5893928A (en) | Data movement apparatus and method | |
KR970008189B1 (ko) | 메모리 공간 제어방법 및 메모리 장치 | |
JPH03138779A (ja) | テクスチャ・マッピング方法およびその装置 | |
US11429523B2 (en) | Two-way interleaving in a three-rank environment | |
JP2673602B2 (ja) | 制御装置 | |
JPH0528771A (ja) | メモリ素子 | |
JP4482996B2 (ja) | データ記憶装置とその方法および画像処理装置 | |
JP2510219B2 (ja) | 画像処理装置 | |
JP4195953B2 (ja) | 画像処理装置 | |
CN117795946A (zh) | 一种数据读取装置及相关方法 | |
CN110009559A (zh) | 图像处理方法及装置 | |
JP2007122209A (ja) | 3次元グラフィックス描画装置、その方法及びプログラム | |
JP2018147304A (ja) | ヒストグラム生成回路及びヒストグラム生成方法 | |
JPH02165385A (ja) | 画像メモリ制御方式 | |
JPH0348549B2 (ja) | ||
JPH012147A (ja) | プログラムトレ−サ | |
JPH01311339A (ja) | 多バンクメモリ用並列アドレス生成回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100430 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20110203 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120904 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121204 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130402 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130410 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5248482 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160419 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |