JPH012147A - プログラムトレ−サ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明はオーバーレイ方式のコンピュータプログラム
のためのプログラムトレーサに関し、特にオーバーレイ
部に現在収納されているプログラムに応じてトレースす
るアドレス情報を変更するようにしたプログラムトレー
サに関する。

［従来の技術］ 先ず、オーバーレイ方式のコンピュータプログラムにつ
き説明する。これは所定のメモリ領域に。

複数のプログラムの中から任意のプログラムを選択して
収納可能な方式である。任意のプログラムを収納可能な
所定の前記メモリ領域を、オーバーレイ部という。なお
、該オーバーレイ部に収納可能な前記プログラムを便宜
上オーバーレイプログラムと呼ぶことにする。

次に第４図に示すメモリマツプを参照しながら、オーバ
ーレイ方式のコンピュータプログラムの一例につき説明
する。所定のアドレス領域１０ｏ。

１０４が常駐部、所定のアドレス領域１０３，１０６が
オーバーレイ部Ａ、Ｂとなっている。オーバーレイ部Ａ
には、プログラムＡＯからプログラムＡ２２５までの２
５６プログラムの中から任意のプログラムを選択的に収
納することが可能になっている。

オーバーレイ部Ａに先行する所定のアドレス領域はボー
ト部１０１及びＩＰＬ　（イニシャル・プログラム・ロ
ーダ）１０２となっている。ボート部１０１には対応す
るオーバーレイ部Ａに収納すべきオーバーレイプログラ
ムの番号（ＡＯ〜Ａ２５５のいずれか１つ）が登録され
る。このボート部によって指定されたプログラム番号に
対応するオーバーレイプログラムをＩＰＬ１０２の起動
によって１例えば外部記憶装置であるフロッピーディス
ク等から読み込んで、オーバーレイ部Ａに収納する。す
なわち、プログラムＡＯ−Ａ２５５のうち任意のプログ
ラム番号をボート部１０１に予め登録しておくことによ
って、ＡＯ〜Ａ２５５の２５６プログラムの中から選択
して任意のプログラムをオーバーレイ部Ａに書き込みあ
るいは書き換えることができるのである。なお、オーバ
ーレイ部は１個に限らず２以上あってもよい。別のオー
バーレイ部Ｂに関しても前述と同様に、オーバーレイプ
ログラムＢＯ−８２５５のうち所望の１つを対応するボ
ート部１０５の指示に従って選択的に収納するようにな
っている。

ところで、従来から知られているコンピュータプログラ
ムのトレーサは、実行中のプログラムの通過アドレス情
報を実アドレスでそのまま記憶する方式であった。

［発明が解決しようとする問題点］ 従来のプログラムのトレーサを前述したオーバーレイ方
式のプログラムのトレースに適用した場合、オーバーレ
イ部における実アドレスがそのまま実アドレスで記憶さ
れてしまうために、オーバーレイ部に現在収納されてい
るプログラムを区別したトレースを行うことができなか
った０例えば、オーバーレイ部ＡにプログラムＡＯもし
くはＡ３０を収納しても、プログラムＡＯとＡ３０との
実アドレスデータは同じであるために区別が容易でなか
ったのである。

この発明は上述の点に鑑みてなされたもので。

オーバーレイ部に現在収納されているプログラムに応じ
て、トレースする実行アドレスデータの値を変更するこ
とにより該オーバーレイ部に現在収納されているプログ
ラムを識別したトレースを実現するようにしたプログラ
ム１−レーザを提供しようとするものである。

［問題点を解決するための手段］ この発明に係るプログラムトレーサは、オーバーレイ部
に選択的に収納可能な複数のプログラムの夫々に対して
異なるアドレスオフセットデータを割り当て、該オーバ
ーレイ部に現在収納されているプログラムに対応するア
ドレスオフセットデータを発生するオフセットデータ発
生手段と、現在実行中のアドレスがオーバーレイ部のア
ドレス領域に属するか否かを判定する判定手段と、この
判定手段の判定に基づきオーバーレイ部のアドレス領域
に属する実行アドレスデータに対して前記オフセットデ
ータ発生手段で発生したアドレスオフセットデータを演
算し、これによりオーバーレイ部における実行アドレス
データを該オーバーレイ部に現在収納されているプログ
ラムに固有のアドレスデータに変更する演算手段とを具
えたことを特徴とするものである。

［作用］ 現在実行中のプログラムのアドレスデータは、前記オー
バーレイ部のアドレス領域に属するか否か前記判定手段
によって判定される。前記アドレスデータが前記オーバ
ーレイ部のアドレス領域に属する場合、現在オーバーレ
イ部に収納されているプログラムに応じたアドレスオフ
セットデータが前記オフセットデータ発生手段によって
発生せしめられ前記演算手段の一方の入力によって与え
られる。該演算手段の他方の入力には現在実行中のプロ
グラムの実アドレスデータが与えられており、ここで前
記判定手段の判定に基づき前記オフセットデータ発生手
段で発生せしめた前記アドレスオフセットデータとを演
算し、これによりオーバーレイ部における実行アドレス
データを該オーバーレイ部に現在収納されているプログ
ラム固有のアドレスデータに変更する。こうして、トレ
ースする実行アドレスデータがオーバーレイ部に現在収
納されているプログラムに応じて変更され、該オーバー
レイ部に収納されているプログラムを識別した１−レー
スを実行することができる。

［実施例コ 以下、添付図面を参照して、この発明の実施例を詳細に
説明する。

第１図において、この発明に係るプログラムトレーサは
、ターゲットマシン（図示せず）からの被１−レース情
報をライン２７を介して入力し、１−レースした結果を
ライン２８を介してトレーサの他の部分（図示せず）に
出力する。ライン２７の被トレース情報は、実行アドレ
スデータとアドレス以外のデータとを含んでおり、実行
アドレスデータはライン２４を介して比較器２１．２２
の入力Ｚに夫々加えられると共に、デコーダ１１及び加
算器１９に入力される。アドレス以外のデータは、ライ
ン２３を介してポートレジスタ１２，１３に入力される
。

デコーダ１１は、各オーバーレイ部Ａ、Ｂに対応するポ
ート部１０１，１０５のアドレスをデコードするもので
あり、現在の実行アドレスがポート部１０１のアドレス
のときイネーブル（Ｍ　号Ｗ　Ｅａとして１”を出力し
、ポート部１０５のアドレスのときイネーブル信号ＷＥ
ｂとして１１１１１を出力する。イネーブル信号ＷＥａ
はポートレジスタ１２のラッチ端子に加えられ、イネー
ブル信号ＷＥｂはポートレジスタ１３のラッチ端子に与
えられる。なお、この実施例においては、第３図のプロ
グラムに示すように、第４図と同様に、オーバーレイ部
がＡ、Ｂの２個所にあるものとし、夫々のオーバーレイ
部に選択的に収納可能なプログラムはＡＯ〜Ａ２５５及
びＢＯ〜Ｂ２５５であるとする。

ポートレジスタ１２．１３は、対応するイネーブル信号
ＷＥａ、ＷＥｂが”１”のとき、ライン２３に与えられ
たデータを取り込む。実行アドレスがポート部１０１の
アドレスのとき、ライン２３には該ポート部１０１から
読み出したオーバーレイ部Ａに収納されているプログラ
ムの番号を示すデータが与えられる。実行アドレスがポ
ート部１０５のアドレスの場合、ライン２３には該ポー
ト部１０５から読み出したオーバーレイ部Ｂに収納され
ているプログラムの番号を示すデータが与えられる。こ
うして、各ポートレジスタ１２，１３にはオーバーレイ
部Ａ、Ｂに現在収納されているプログラム番号を示すデ
ータが夫々取り込まれている。

比較器２１は、オーバーレイ部Ａのアドレス領域を判定
するためのものであり、比較器２２はオーバーレイ部Ｂ
のアドレス領域を判定するものである。比較器２１のＸ
入力にはオーバーレイ部Ａのアドレス領域１０３の先頭
アドレスを示すスタートアドレスＳ　Ａ　ａのデータが
与えられ、Ｙ入力には該アドレス領域１０３の終了アド
レスを示すエンドアドレスＥＡａのデータが与えられて
いる。

また、比較器２２のＸ入力にはオーバーレイ部Ｂのアド
レス領域１０６の先頭アドレスを示すスタ−ドアドレス
ＳＡｂのデータが与えられ、Ｙ入力には該アドレス領域
１０６の終了アドレスを示すエンドアドレスＥＡｂのデ
ータが与えられている。

比較器２１．２２は、入力Ｚに与えられたアドレスデー
タと入力Ｘ、Ｙに与えられた基準データとを比較し、Ｘ
≦Ｚ≦Ｙが成立するとき信号″１′′を出力する。すな
わち、現在実行中のアドレスデータが、一方のオーバー
レイ部Ａのアドレス領域に属しているとき比較器２１が
信号１ｊｌ１１を出力し、他方のオーバーレイ部Ｂのア
ドレス領域に属しているとき比較器２２が信号ｕ１ｕを
出力する。

ＲＡＭ１７はオーバーレイ部Ａに選択的に収納可能なす
べてのプログラムＡＯ〜Ａ２５５に対応するアドレスオ
フセットデータを夫々記憶するものである。ＲＡＭ１８
はオーバーレイ部Ｂに関する同様のアドレスオフセット
データを記憶するものである。ここで、アドレスオフセ
ットデータとは、各プログラムＡＯ〜Ａ２５５毎に見か
け上あたかも別々のアドレス領域に収納されているかの
ようにオーバーレイ部Ａのアドレスをオフセットするデ
ータであり、オフセットしたアドレスが各プログラムＡ
○〜Ａ２５５間で重複しないように、オーバーレイ部へ
のメモリサイズを考慮して各オフセットデータを決定す
る。オーバーレイ部Ｂについても同様である。

ＲＡＭ１７の出力イネーブル入力Ｅには、比較器２１の
出力信号○Ｅａが与えられ、データ人力りには制御部２
０の出力が与えられており、アドレス人力Ａにはセレク
タ１５の出力が加えられている。ＲＡＭ１８の出力イネ
ーブル人力Ｅには、比較器２２の出力信号○Ｅｂが与え
られ、データ人力りには制御部２０の出力が与えられて
おり、アドレス入力Ａにはセレクタ１６の出力が加えら
れている。読み出しモード時は、セレクタ１５゜１６は
常時ボートレジスタ１２，１３の出力を選択してＲＡＭ
１７．１８のアドレス入力Ａに加えるようになっている
。ＲＡＭ１７．１８は、イネーブル人力Ｅに与えられた
信号ＯＥａ、ＯＥｂが”１”のとき読み出し可能状態と
なり、アドレス人力Ａに与えられたプログラム番号に対
応するアドレスから該プログラム番号に応じたオフセッ
トデータを読み出す。読み出されたオフセットデータは
、加算器１９の一方の入力に与えられ、ライン２４を介
して他方の入力に与えられている現在実行中の実アドレ
スと加算されるのである。

制御部２０は、マイクロプロセッサを含む制御回路であ
り、所望のオフセットデータをＲＡＭｌ７．１８に書き
込む機能等を果たすものである。

ＲＡＭ１７．１８に対するオフセットデータ書き込み時
は、セレクタ１５．１６に制御信号を送出して制御部２
０から発生したアドレスデータを該セレクタ１５又は１
６で選択せしめ、ＲＡＭ１７又は１８のアドレス入力Ａ
に加え、同時に書き込むべきオフセットデータをＲＡＭ
１７又は１８のデータ入力りに与える。所望のオフセッ
トデータが図示しない設定手段で任意に設定できるもの
とする。

第１図の作用について説明すると、トレースすべき実行
アドレスがオーバーレイ部Ａに対応するボート部１０１
のアドレスのとき、ライン２３には該ボート部１０１か
ら読み出されたプログラム番号データが与えられている
。このときデコーダ１１の出力信号ＷＥａは＋＋１１１
となり、ボートレジスタ１２のラッチ端子に加えられる
。従ってポートレジスタには、ライン２３に与えられて
いる前記プログラム番号データすなわちオーバーレイ部
Ａに収納しているプログラム番号を示すデータが取り込
まれる。やがて実行アドレス領域１０３の先頭アドレス
まで歩進すると、比較器２１のＺ入力に与えられている
実行アドレスデータとＸ及びＹ入力に与えられている該
オーバーレイ部Ａの先頭アドレスを示すスタートアドレ
スＳＡａ及び終了アドレスを示すエンドアドレスＥ　Ａ
　ａデータとはＳＡａ≦Ｚ≦ＥＡａの式が成り立つ関係
になるので、比較器２１からＲＡＭ１７に対して信号Ｏ
Ｅａとして′１”を出力する。ＲＡＭ１７は、イネーブ
ル人力Ｅに信号○Ｅａの１１１１１が与えられると、ア
ドレス入力Ａに与えられたプログラム番号に対応するア
ドレスから該プログラム番号に応じたオフセットデータ
を読み出し、加算器１９の一方の人力に加える。加算器
１９では、一方の入力に与えられたオフセットデータを
ライン２４を介して他方の人力に加えられている実際の
アドレスデータに加算する。

このように、オーバーレイ部Ａのアドレス領域を１〜レ
ースする場合は、オーバーレイ部Ａに収納されているプ
ログラムに応じたオフセットデータを実際のアドレスデ
ータに加算して、実アドレスとｆｆｉ複しない仮想のア
ドレスデータをトレース情報として出力する。たとえば
、プログラムＡＯに対応するオフセットデータをＭとす
ると、オーバーレイ部ＡにプログラムＡＯが収納されて
いる場合は、被トレースプログラムの実行アドレスがＳ
Ａ　ａ　＝　Ｅ　Ａ　ａの領域に属するとき、その実行
アドレスデータにオフセットデータＭが加算される。

従ってプログラムＡＯのアドレスデータのトレース値は
、　Ｓ　Ａ　ａ　＋Ｍ”Ｅ　Ａ　ａ　＋Ｍの仮想アドレ
ス範囲に対応するものとなる（第３図参照）、また、プ
ログラムＡ１に対応するオフセットデータをＮとすると
、オーバーレイ部ＡにプログラムＡ１が収納されている
場合は、被トレースプログラムの実行アドレスがＳ　Ａ
　ａ　−Ｅ　Ａ　ａの領域に属するとき、その実行アド
レスデータにオフセットデータが加算される。従ってプ
ログラムＡ１のアドレスデータのトレース値は、Ｓ　Ａ
　ａ　＋　Ｎ　”　Ｅ　Ａ　ａ　＋　Ｎの仮想アドレス
範囲に対応するものとなる（第３図参照）。ここで前述
のように、各プログラムのオフセットしたアドレスが各
プログラム間で重複しないように設定されているので、
ＭとＮの差はオーバーレイ部Ａのメモリサイズと同じが
それよりも大きいものであり、従って、オフセットした
プログラムＡＯとＡ１のアドレスデータＳ　Ａ　ａ　＋
Ｍ　−Ｅ　Ａ　ａ　＋　ＭとＳ　Ａ　ａ　＋　Ｎ　−Ｅ
　Ａ　ａ　＋　Ｎは第３図に示すように異なるアドレス
領域に夫々対応するものとなる。こうして、オーバーレ
イ部に収納したプログラムを区別したトレースが可能と
なる。

勿論オーバーレイ部に他のプログラムが収納された場合
も同様にこれを区別したトレースを行うことができる。

なお、比較器２１，２２のＸ、Ｙ入力のスタートアドレ
スＳＡａ、ＳＡｂ及びエンドアドレスＥＡａ、ＥＡｂの
各データは、スイッチ等により手動設定するようになっ
ていてもよい。また、それに限らず、プログラムの内容
に応じて自動設定するようにしてもよい。その場合は、
コンピュータプログラムに内蔵されているＴＣＢ　（タ
スクコントロールブロック）の記憶内容を利用し、がっ
、第２図に示すような回路を付加すればよい。

第３図はＴＣＢ　（タスクコントロールブロック）を有
する被トレースプログラムの一例を示しており、常駐部
１０１，１０４とオーバーレイ部１０３．１０６とポー
ト部１０１，１０５とは、第４図に示したものと同様の
ものである。各オーバーレイ部に先行する所定のアドレ
ス領域には、ＴＣＢ（タスクコントロールブロック）が
設けられている。ＴＣＢ２０１は、オーバーレイ部Ａに
選択的に収納可能な全てのプログラムＡＯ〜Ａ２５５の
各先頭アドレス及びサイズ等のデータを記憶しているも
のである。ＴＣＢ２０２は、オーバーレイ部Ｂに選択的
に収納可能な全てのプログラムＢ０−８２５５の各先頭
アドレス及びサイズ等を記憶しているものである。

第２図において、ＴＣＢメモリ５５，５６は、被トレー
スプログラムのタスクコントロールブロック２０１，２
０２に記憶している各オーバーレイプログラムの先頭ア
ドレス及びサイズのデータを予めコピーして記憶してお
くためのメモリである。ＴＣＢメモリ５５，５６は、加
算器５３．５４の出力から与えられるプログラム番号デ
ータに対応して、夫々に対応するプログラムの先頭アド
レス及びサイズデータを出力する。ＲＡＭ５１゜５２は
、各オーバーレイプログラムの先頭アドレス及びサイズ
データを記憶しているＴＣＢメモリ５５．５６における
各オーバーレイプログラム毎のアドレス領域のスタート
アドレスデータを記憶するものである。ＲＡＭ５１．５
２のアドレス入力に夫々ポートレジスタ１２．１３の出
力が与えられており、出力は加算器５５．５６の入力に
夫々接続されている。加算器５３．５４は、ＲＡＭ５１
．５２から夫々与えられるスタートアドレスを起点に、
ステップカウンタ５ｏからのアドレス歩通用ステップ信
号に同期してアドレスデータを１づつ増加する。加算器
５３．５４は、ステップカウンタ信号の供給を受け、出
力は夫々ＴＣＢメモリ５５，５６のアドレス入力に与え
る。ラッチ５７および５９は、ＴｃＢメモリ５５．５６
がら夫々出力される該プログラムのスタートアドレスＳ
Ａａ、ＳＡｂを保持するためのものである。これらラン
チ５７．５９の出力は、夫々比較器２１゜２２のＸ入力
と加算器７１．７２の一方の入力に接続されている。サ
イズラッチ５８．６０は、ＴＣＢメモリ５５，５６から
出力される夫々のプログラムサイズデータを保持するた
めのものであり、出力は加算器７１，７２の他方の入力
に与えられている。加算器７１．７２は、一方の入力に
与えられるプログラムのスタートアドレスデータＳＡａ
、ＳＡｂと他方の入力に与えられるプログラムサイズと
から夫々のエンドアドレスＥＡａ、ＥＡｂを求め、比較
器２１．２２のＹ人カに夫々出方する。

変更例の作用につき、以下に説明する。ポートレジスタ
１２が出力するプログラム番号データに応じて、ＲＡＭ
５１に記憶されている該プログラムの１’　ＣＢメモリ
５５におけるスタートアドレスデータが読み出され、加
算器５３の入力に与えられる。加算器５３では、与えら
れたスタートアドレスデータからアドレス歩進を実行し
、そのデータをＴＣＢメモリ５５の入力に与える。ＴＣ
Ｂメモリ５５では、加算器５３の出力アドレスデータに
従って該プログラムの先頭アドレスデータとサイズデー
タを順次読み出す。読み出されたスター１−アドレスデ
ータＳ　Ａ　ａは、ラッチ５７にラッチされて比較器２
１のＸ入力と加算器７１に与えられる。読み出されたプ
ログラムサイズデータは、ラッチ５８にラッチされ加算
器７１に出力される。

加算器７１は、あたえられたプログラムのスタートアド
レスＳＡａとサイズデータとを加算しエンドアドレスＥ
　Ａ　ａを求めて比較器２１のＹ入力に加えるのである
。

なお、オーバーレイ部に収納されるプログラムは１つに
限らず、多重化されたオーバーレイプログラムであって
もよい。例えば第３図において、オーバーレイ部Ａに収
納するプログラムＡ１における所定のアドレス領域が第
２のオーバーレイ部を有していてもよく、この第２のオ
ーバーレイ部にプログラムＡ２５５のようにサイズの小
さい第２のオーバーレイプログラムを選択的に収納する
ようにしてもよい。その場合も、第２のオーバーレイプ
ログラムに対応するオフセットデータにより実行アドレ
スデータを変更するようにする。

また、比較器２１，２２のＸ、Ｙ入力に夫々加えるスタ
ートアドレスとエンドアドレスとは、各オーバーレイ部
のアドレス領域全体の先頭アドレスと終了アドレスであ
ってもよいし、各オーバーレイ部に収納されているプロ
グラムそれ自体のスタートアドレスとエンドアドレスで
あってもよい。

また、ＲＡＭ１７．１８に対するオフセットデータの登
録は、ＣＲＴターミナルのキーボード等から入力しても
よいし、予めフロッピーディスク等に記憶させたものを
読み込んでもよく、他の方法でもよい。または、オフセ
ットデータをＲＯＭ化してもよい。

また、オーバーレイ部に選択的に収納可能なオーバーレ
イプログラムの数やサイズ等は、実施例に示されたもの
に限定されない。

また、被１−レースプログラムの実行アドレスと該オー
バーレイ部に収納したプログラムに対応するオフセット
データとの演算は、本実施例のように加算に限らず減算
その他の演算であってもよい。

［発明の効果］ 以上の通り、この発明によれば、オーバーレイ部におけ
る実行アドレスデータに該オーバーレイ部に収納したプ
ログラムに対応する所定のオフセットデータを演算する
ことによって該プログラムに固有のアドレスデータに変
更するようにしたので、オーバーレイ部に収納したプロ
グラムを区別したトレースが可能となる。その結果、ト
レースの作業の効率を高めると共に信頼性の向上も期待
できる等の種々の効果を奏する。

【図面の簡単な説明】

第１図は本発明に係るプログラムトレーサの実施例を示
すブロック図、第２図は同実施例におけるオーバーレイ
部のプログラムのアドレス範囲を自動設定する”Ａ置の
ブロック図、第３図はオーバーレイ部を有する被トレー
スコンピュータプログラムの一例のメモリマツプを示す
図、第４図はオーバーレイ部を有する被トレースコンピ
ュータプログラムの別の例のメモリマツプを示す図であ
る。

Claims (2)

【特許請求の範囲】
1. （１）所定のアドレス領域にオーバーレイ部を有するコ
   ンピュータプログラムのためのプログラムトレーサであ
   って、 前記オーバーレイ部に選択的に収納可能な複数のプログ
   ラムの各々に対して異なるアドレスオフセットデータを
   割り当て、該オーバーレイ部に現在収納されているプロ
   グラムに対応する前記アドレスオフセットデータを発生
   するオフセットデータ発生手段と、 現在実行中のアドレスがオーバーレイ部のアドレス領域
   に属するかを判定する判定手段と、この判定手段の判定
   に基づき、オーバーレイ部のアドレス領域に属する実行
   アドレスデータに対して前記オフセットデータ発生手段
   で発生したアドレスオフセットデータを演算し、これに
   よりオーバーレイ部における実行アドレスデータを該オ
   ーバーレイ部に現在収納されているプログラムに固有の
   アドレスデータに変更する演算手段とを具えたプログラ
   ムトレーサ。
2. （２）前記オフセットデータ発生手段は、記憶手段と、
   前記コンピュータプログラムの所定のアドレスにおいて
   オーバーレイ部に収納すべきプログラムの識別番号を記
   憶しているポート部から該識別番号を取り込み、取り込
   んだ識別番号に応じて前記記憶手段から前記オフセット
   データを選択的に読み出す手段とを含むものである特許
   請求の範囲第１項記載のプログラムトレーサ。