JPH06509934A - インバータ・ドライブ論理スイッチング・パターンをテストするための回路及び方法 - Google Patents

インバータ・ドライブ論理スイッチング・パターンをテストするための回路及び方法

Info

Publication number
JPH06509934A
JPH06509934A JP5504478A JP50447892A JPH06509934A JP H06509934 A JPH06509934 A JP H06509934A JP 5504478 A JP5504478 A JP 5504478A JP 50447892 A JP50447892 A JP 50447892A JP H06509934 A JPH06509934 A JP H06509934A
Authority
JP
Japan
Prior art keywords
signals
signal
test
pair
combining
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5504478A
Other languages
English (en)
Inventor
シューマッハー、マーク・イー
Original Assignee
サンドストランド・コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by サンドストランド・コーポレイション filed Critical サンドストランド・コーポレイション
Publication of JPH06509934A publication Critical patent/JPH06509934A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30Marginal testing, e.g. by varying supply voltage

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 インバータ ドライブ論理 スイッチング パターンを テストするための回路及び 方法 [発明の背景] この発明は、インバータ ドライブ論理スイッチングパターン信号をテストする ための回路及び方法、特に3相インバ一タ用内蔵テスト回路及びこの回路で行わ れるテスト方法に関するものである。
航空機用に設計されたような直流リンク式可変速度定周波数(VSCF)電力装 置は、可変速度ゼネレータ(その出力が整流されて直流電圧を発生する)及びこ の直流電圧を定周波数の交流出力に変換する電子インバータを含む。このような インバータには波形発生回路が組み込まれており、この波形発生回路はパワー・ トランジスタを駆動して準正弦波を発生させ、この準正弦波がp波さhて正弦波 出力を発生するのである。代表的なインバータ ドライブ論理(I D L ) 回路はパルス幅被変調波形スイッチ、グ信号パターンを発生し、このパターンは インバータの出力電力極のスイッチングを制御して低い高調波成分(これはF! I*にろ波出来る)を有する準正弦波を発生させるのに使用される。代表的なI DL回路は、4つのパルス幅被変調波形スイッチング・パターンを発生してイン バータの各出力相を駆動する。これら波形1<ターンのうちの2つを使用して正 (上側)の半導体スイフチをそれぞれオン、オフにスイッチしながら、他の2つ の波形パターンを使用して対応する負(下側〉の半導体スイフチをオン又はオフ にスイッチする。3相インバータには、12のパルス幅被変調スイッチング信号 が必要である。これら信号はその代表的な例では低レベルのトランジスタ・1〜 ランジスタ論理(TTL)信号である。
インバータ ドライブ論理機能用の従来の内蔵テスト(BIT>回路は、電力コ ントローラ・コンピュータを使用することによりIDLの周期性波形マーカ出力 をモニタした。しかしながら、この波形マーカは、個々のパルス幅被変調スイッ チング信号の動イを状態に関するどんな情報も含まなかった。従って、12のI DL波形パターン・スイッチング信号の全ての動作状態を決定できるインバータ  ドライブ論理内蔵テスト技術を考案することが望ましい。
[発明の要約] この発明は、12のパルス幅被変調インバータ・ドライブ論理スイッチング信号 が組み合されて6つの中間信号を作り且つこれら6−)の信号が更に組み合され て3つの複合信号を作る3相直流/交流インバータ用インバータ ドライブ論理 スイッチング・パターン信号をテストするための方法を提供する。複合信号は、 パルス幅被変調スイッチング信号のうちの少なくとも1つの信号の故障を検出す るためにモニタされ得る第1のテスト信号を作るのに使用される。中間信号の個 々の対も組み合されて他のテスト信号を乍ることができ、他のテスト信号はモニ タされてパルス幅被変調信号のうちの特定の信号の故障を検出することができる 。他のテスト信号は更に組み合されて別なテスト信号を作ることができ、別なテ スト信号はパルス幅被変調信号のうちの少なくとも1つの信号の異常な極性を検 出するのに使用される。
この発明は、上述した内蔵テスト方法及びこの方法でfト動する電子回路の両方 を包含する。このような回路はインバータをけ勢する前後にインバータ・ドライ ブ論理波形スイッチング・パターンの動f11m状態を決定でき、そしてインバ ータ・ドライブ論理の特定の故障相は切り離せる。このような回路はまた、代表 的な例ではデジタルゲートーアしイで実施される現存のIDL波形ゼネレータと 簡単に一体化されることができる6[図面の簡単な説明] 二の発明は、添は図面に一例として示した望ましい実施例についての以下の説明 からもっと容易に明らかとなるだろう。
図1は、この発明を組み込む電子インバータの一部のブロック図であり、 図2は、この発明の望ましい実施例に従って構成された回路の概略配線図であり 、且つ 1213〜□[217は、図の回路の動作を例示するのに使用される一連の波形 である。
[望ましい実施例の説明] 図面を参照すれば、図1にはVSCF電力装置のインバータ部分のブロック図が 示されている。この実施例では、インバータ10を使用して直流電力を高品質で 3相の400Hz交流出力に変換する。インバータ・ドライブ論理波形パターン ・ゼネレータ12は、インバータ10の3つの出力電力極を形成する6個のトラ ンジスタの動作を制御する12のパルス幅被変調スイッチング信号を供給する。
信号UPAON、UPAOFFは、電力極Aの上側I・ランジスタをそれぞれタ ーンオン、ターンオフすることによってこの上側トランジスタを制御するために 使用される。信号LOAON、LOAOFFは、電力極Aの下側スイッチング  l・ランジスタをそれぞれターンオン、ターンオフすることによってこの下側ス イッチング・トランジスタを制御する。信号UPBON、UPBOFF、LOI 3ON及びLOBOFFは相B電力極の出カス(yチのための同様な制御機能を 行う。同様に、信号UPCON、UPCOFF、LOCON及びLOCOFFは 相C電力極の上側及び下側のスイッチング・トランジスタの動作を制御する。こ れら低レベルのTTL信号は、ドライバ回路14によってバンファされ且つバス 16によってIDL内蔵テスト回路18へ供給される。
ドライバ14の出力はベース・ドライブ回路2oへ供給され、このベース ドラ イブ回路2oはインバータのスイッチング トランジスタを制御する。ライン2 2によりIDL波形パターン ゼネレータへ供給される3つのインバータ電力極 帰還信号に従い、IDLスイッチングバターシ信号はIDL波形パターン・ゼネ ・レータによりインバータのオン/′オフ スイッチング遅延に対して下にはみ 出して重ねられ且−)時間補正される。外部クロックは、ライン24によりクロ ック信号をIDL波形パターン・ゼネレータ及びIDL内蔵テスト回路へ供給す る。
電力コントローラ コンピュータ26はIDL内蔵テス1−回路によってライン 28に発生された種々のテスト信号を受信し、これは多重化された出力B I  TMUXとして総括的に示されている。IDL内蔵テスト回路によって発生され た個々のテスト信号は電力コントローラからライン30.32.34にそれぞれ 発生される信号BM、へ、BMB、BMC”′c選択される。電力コントローラ コンピュータは、ライン35上の信号すなわち相B30度によって定められる1 期間(1インバータ出力サイクル)の間、信号BMUXを分析する。
図2は、この発明の望ましい実施例に従って構成されたIDL内蔵テスト回路の 概略回路図である。この回路は、データ ロツタアウトを有する複数個のJKフ リップフロン1回路36,38.40,42,44,46゜48.50及び52 を含む。これら回路は皆同じであって、その各々は回路36用に例示したように 接続されたJKフリップフロン1回路54並びに一対のAND回路56及び58 を含む。外部クロック信号はラインCLKを通して各回路に印加される。
JKフリノアフロップ回路36は、ライン6o上の第1のインバータ・ドライブ 論理パルス幅被変調スイッチング信号UPAONをライン62上の第2のインバ ータドライブ論理パルス幅被変調スイッチング信号UPAOFFと組み合せてラ イン64に第1の中間信号を発生する。回路38はライン66上の信号LOAO Nとライン68上の信号LOAOFFを組みきせてライン70に第2の中間信号 を発生する。回路40はライン72上の信士の信号L OB ONとライン80 上のLO13OFFを組み合せてライン82に第・4の中間信号を発生する。回 路44はライン84上の信号UPCONとライン86上のUPCOFFを組み合 せてライン88上に第5の中間信号を発生する。回路・46はライン90上の信 号LOGONとライン92上のLOCOFFを組み合せて第6の中間信号94を 発生する。
排他的ORゲート9Gを使用することにより第1と第2の中間信号を組み合せて ライン98に第1の10複合信号を発生させる。排他的ORゲート100は第3 と第4の中間信号を組み合せてライン102に第2の複合信号を発生する。排他 的ORゲート104は第5と第6の中間信号を組み合せてライン106に第3の 複合信号を発生する。第1、第2及び第3の複き信号はNANDゲート108に よって組み会せられ、もってライン110上の第1のテスト信号BITIになる 。
ライン64上の第1の中間信号とライン70上の第2の中間信号とを組み合せて ライン112に第2のテスト信号B P I−(Aを発生させるためにJKフリ ップフロップ回路48が使用される。ライン76と82上の第3と第・4の中間 信号を組み合せて第3のテスト信号BPHBをライン114に発生させるために J Kフリップフロップ50が使用される。ライン88と94上の第5と第6の 中間信号を組み合せてライン116に第4のテスト信号を発生させるためにJ  Kフリップフロップ回路52が使用される。排他的ORゲート118は第2のテ スト信号B P HA及び第3のデスl−信号BPHBを受信してライン120 に組みきせ(2号を発生する。排他的ORゲート122は組みきせ信号と第4の テスト信号B P )(Cを受信して出力を発生し、この出力はインバータ12 4で反転されてライン126上の第5のテスト信号BIT2となる。マルチプレ クサ128は与えられたテスト信号を受信し且つこれら5つのテスト信号のうち 1つのテスト信号を、D型フリップフロップ130を通して図1の電力コントロ ーラ・コンピュータ26へ通過させる。コンピュータは、ライン30.32及び 34に信号を供給することにより5つの信号のうちどの信号が分析されるべきか を選択する。信号B ITMUXは5つのテスト信号のうち選択されたテスト信 号である。
図2の回路は12のパルス幅被変調インバータ・ドライブ論理スイッチング・パ ターン信号を利用して5つの独特な内蔵テスト信号を発生するが、そのために簡 単な被クロック化論理演算を使用する。この回路で行われる演算は表1に定めら れている。
−1−ビ、1.= 裁 I 小 吐田OX tilt t o OBPHCC ただしFl、 (X、 Y) は下記の通りである。
K η リ、K u」1−■ 0 0 上昇 Q (n−1> 内蔵テスト回路は、5つの内蔵テスト信号を生じるのに基本インバータ・ドライ ブ論理スイッチング・パターンの通常の特性を利用する。図3及び図4は代表的 な普通に作動するインバータ ドライブ論理波形スイ・ンチング・パターン及び 5つの内蔵テスト信号を示イ。完全なスイ・/チング パターンはインバータの 出力相Aに関する4つの信号に′)いて示され、相B及びCに関しては上側スイ ・ンチ○N信号だけが示されている。相B及びCの残りの信号は、その普通の動 作特性に基づいて容易に導出できる。
1) いっても1相Δ、B又はCのみのスイ・ンチ62) 上1IIIoNは上 側OFFの相補。
3) 下ry!ONは下111OFFの相補。
41) 上側ONははみ出し時間を除けば下側ONの相補。
5) 上側OFFははみ出し時間を除けば下側OFFの相補。
図3の波形は、信号BIT2が信号BPHA、BPI−(B及びB P HCの ?!ごであることを示す。4つの信号UPAON、UPAOFF、LOAON及 びLOAOFFは信号BP)(Aを発生ずるのに使用される。信号B P HB 、BPHCはそれぞれ相B、Cのスイッチング・パターン信号を組み合せること によって同様に発生される。
図4は拡大された時間スクールにした図3の波形を示す。
信号UPAON中の第1パルスは持続時間T pHTLILを持つものとして示 されている(ただし、T pwは実パルス幅そしてT kl Lははみ出し時間 である。)。信号LOAOFF中の第1パルスは持続時間T pw + T L ILを持つ。垂直線132及び134で示されたように、上側及び下側のトラン ジスタのスイッチング・パターン信号は組み合されてTPwすなわちはみ出し時 間が除かれた実IDLパルス幅を持つテスト信号BPHA中の第1パルスを発生 する。テスト信号BITIは、垂直線136及び138で示されたようにはみ出 し時間T LI Lに等しい持続時間のパルスを有する。
図2の内蔵テスト回路から出力される5つのテスト信号(j!1つか4の故障状 態による)は図5ないしI217に示されている。図5は、信号UPAONが低 レベルのまま動かない単一故障時の出力信号を示す、信号BITI。
BIT2及びBPHAのパルス・パターンが不規則であることに注目されたい。
信号BIT2は、予期された54パルスに代る36バルス/インバ一タ出力周期 しか有さない。信号BT”+4は108パルスを予期されたが26パルス、′周 期である。故障相に対する分離は、信号BPHA、BPHB及びBPHCの挿入 によって容易に行われる。信号BPHAにはパルスが無いが、正常状態では18 パルスが予期された。信号B P HB及びBPHCは正常な波形である。信号 UPAOFF、LOAON及びLOAOFFに存在する少し不規則な入カバター ンは、この故障状態下でのIDL帰還信号にfIE用するIDLパターン・ゼネ レータの結果であることに注目されたい。
[26は、信号UPAON及びUPAOFF’が低レベルのまま動かない2重故 障時の内蔵テスト回路出力を示す。
(2I7は、信号UPAON、UPAOFF、LOAON及びし0AOFFの全 てが低レベルのまま動かない4重故障時の内蔵テスト出力信号を示す、どちらの 場合も、故障状態は信号BITI及びBIT2での異常波形として検出され、そ して故障相は信号BPT−IA、BPHB及びB P HCの分析により上手く 隔離される。
この発明に従って構成された内蔵テスト回路は、6つの普通の相補パルス幅被変 調インバータ ドライブ論理信号対を6つの中間信号に組み合せる。この組み合 せを行うためにデータ・ロックアウト論理を有するJKフリップフロlブ回路を 使用すると、出力がトグルするために入力が逆でなければならないことが保証さ れる。正常状態では、6つの中間信号の各々は対応するON入力信号と同しであ る。これら6つの信号は表1の機能に従って組み合され、(213及び図4に示 されている5つの内蔵テスト信号を発生する。
内蔵テスト回路は、電力コントローラ・コンピュータに、唯一の信号BIT1の 分析により実時間で12のインバータ・ドライブ 論理出力の全てのタイミング をモニタさせることができる。間違ったパルス幅を有するが或はパルスが無くな った信号のような異常な波形がもし生じるなら、信号BIT2は極性の問題につ いて質問されることができ、そして信号BPHA、BPHB及びBPHCは故障 相を切り離すために質問されることができる。
信号BITIは、スイッチング極の極ドライブ・スイッチング点を表す12のイ ンバータ・ドライブ論理信号の全てから成る複合信号である。上側ドライブと下 側ドライブの間のはみ出し時間は全ドライブ・パルス幅(t pw−1UL)と 共に測定されることができる。この信号は、他の内蔵テスト信号と同様に実際の 極ドライブ極性を含まない。この発明の望ましい実施例では、信号は108のパ ルス/周期を有する。
信号BIT2は、スイッチング極の極ドライブ極性を表す12のインバータ・ド ライブ論理信号の全てから成る複合信号である。上側信号と下側信号の間のはみ 出し時間はこの信号では測定できない、加えて、上側信号と下側信号の閏の波形 に挿入されるどんなはみ出し時間も、実際の制御信号(はみ出しひずみの無い) が分析され得るように、除去される。
信号BPHA、BPHB及びB P HCは各々1つのインバータ電力極のため の4つのインバータ・ドライブ論理信号の複きを表す、これら信号は極ドライブ 極性を表す。上側信号と下側信号の間のはみ出し時間はこれら信号では測定不能 である。望ましい実施例では、これら信号は18のパルス/周期を有する。
信号B I TMUXは、内蔵テスト回路の最終出力信号であり且つ入力BMA 、BMB及びBMCによって制御される単一の被多重化信号である。5つの内蔵 テスト信号はどれも選択できる。被多重化出力はインバータ・ドライブ・クロッ ク信号と同期されて出力信号での小事故を防止する。
この発明の回路及び方法は、12のインバータ・ドライブ論理信号の全てを同時 にモニタする単一の出力を発生する。デジタル・ゲート アレイにて容易に実施 できる簡単な技術を使って、実際のインバータ・ドライブ論理パターン・ゼネレ ータ・チップ出力信号は、インバータのどの故障相も切り離せるようにモニタさ れる。出力信号は、単一の故障状態にも多数の故障状態にも積極的に反映する。
その上、出力信号は、はみ出し時間及びIDL信号、或ははみ出し時間が除かれ てひずみの無い制御信号を分析させる。
この発明をその望ましい実施例について説明したが、この発明の範囲から逸脱す ること無く種々変更できることは当業者には明らかであろう。
従って、請求の範囲はそのような変更を包含する。
補正した請求の範囲 1 インバータ ドライブ論理スイッチング・パターン(3号をテストするため の方法であって、6つのパルス幅被変調スイッチング信号対を組み合せて6つの 中間信号を作るステップと、前記3つの複合信号を組み合せて第1のテスト信号 をfトるステップと、 この第1のテスト信号を分析して前記パルス幅被変調スイッチング信号のうちの 少なくとも1つの信号の故障を検出するステップと、 を含むテスト方法。
2、 インバータ・ドライブ論理スイッチング・パターン信号をテストするため の方法であって、前記6つの中間信号の前記第1対を組み合せて第3のテスト信 号を作るステップと、 前記6つの中間信号の前記第2対を組み合せて第4のテスト信号を作るステップ と、 前記第2、第3及び第4のテスト信号を分析して前記パルス幅被変調13号のう ちの特定の信号の故障を検出するステップと、 を更に倉む請求項1のテスト方法。
3、 インバータ・ドライブ論理スイッチング・パターン信号をテストするため の方法であって、前記第2、第3及び第4のテスト信号を組み会せて第5のテス ト信号をftEるステップと、前記第5のテスト信号を分析して前記パルス幅被 変調スイッチング信号のうちの少なくとも1つの信号の異常な極性を検出するス テップと、 を更に含む請求項2のテスト方法。
4、 インバータ・ドライブ論理スイッチング・パターン信号をテストするため の回路であって、6つのパルス幅被変調スイッチング信号対を組み合せて6つの 中間信号を作る手段と、 前記3つの複合信号を組み合せて第1のテスト信号を作る手段と、 この第1のテスト信号を分析して前記パルス幅被変調スイッチング信号のうちの 少なくとも1つの信号の故障を検出するコンピュータ手段と、 を備えたテスト回路6 5、 インバータ・ドライブ論理スイッチング・パターン信号をテストするため の回路であって、6つのパルス幅被変調スイッチング信号対を組み合せて6つの 中間信号を作る前記手段は、データ・ロックアウトを有する6個のJ−にフリッ プフロップ回路を含み、各J−にフリップフロップ回路は前記パルス幅被変調信 号対の1つを受けるための1対の入力端子及び前記6つの中間信号の1つを発生 するための出力端子を有する請求項4のテスト回路。
6、 インバータ・ドライブ論理スイッチング・パターン信号をテストするため の回路であって、前記6−)の中間信号を組みきせて3つの複合信号を作る前記 手段は、 前記6つの中間信号のうちの第1対を受けるための2個の入力端子及び前記複合 信号のうちの第1の複合信号を発生するための出力端子を有する第1の排他的O Rゲートと、 前記6つの中間信号のうちの第2対を受けるための2個の入力端子及び前記複合 信号のうちの第2の複合信号を発生するための出力端子を有する第2の排他的O Rゲートと、 前記6つの中間f3号のうちの第3対を受けるための2個の入力端子及び前記複 合信号のうちの第3の複合信号を発生するための出力端子を有する第3の排他的 Oflゲートと、 を含む請求項4のテスト回路。
7 インバータ ドライブ論理スイッチング・パターン信号をテストするための 回路であって、前記3つの複合信号を組み合せて第1のテスト信号を作る前記手 段は、前記第1、第2及び第3の複合信号を受けるための3個の入力端子及び前 記第1のテスト信号を発生するための出力端子を有するNANDゲートを含む請 求項4のテスト回路。
8、 インバータ・ドライブ論理スイッチング・パターン信号をテストするため の回路であって、前記6つの中間信号の前記第1対を組み合せて第2のテスト信 号を作る手段と、 前記6つの中間信号の前記第2対を組み合せて第2のテスト信号を作る手段と、 前記6つの中間信号の前記第3対を組み合せて第4のテスト信号を作る手段と、 を更に備え、 前記コンピュータ手段は、前記第2、第3及び第4のテスト信号も分析して前記 パルス幅被変調信号のうちの特定の信号の故障を検出する請求項4のテスト回路 。
9、 インバータ・ドライブ論理スイッチング・パターン信号をテストするため の回路であって、前記6つの中間信号の前記第1対を組みきせて第2のテスト信 号を作る前記手段、前記6つの中間信号の前記第2対を組み合せて第3のテスト 信号を作る前記手段、及び前記6つの中間信号の前記第3対を組み合せて第4の テスト信号を作る前記手段の各々は、データ・ロックアウトを有するJ−にフリ ップフロップ回路を含み、各フリップフロップ回路は、中間信号の前記対の1つ を受けるための一対の入力端子並びに前記第2、第3及び第4のテスト信号のう ちの1つのテスト信号を発生するための出力端子を有する請求項8のテスト回路 。
10、インバータ・ドライブ論理スイッチング・パターン信号をテストするため の回路であって、前記第2、第3及び第4のテスト信号を組み合せて第5のテス ト信号を作る手段を更に備え、前記コンピュータ手段は、前記第5のテスト信号 も分析して前記パルス幅被変調スイッチング信号のうちの少なくとも1つの信号 の異常な極性を検出する請求項8のテスト回路。
11、インバータ ドライブ論理スイッチング・パターン信号をテストするため の回路であって、前記第2、第3及び第4のテスト信号を組み合せて第5のテス ト信号を作る前記手段は、 前記第2及び第3のテスト信号を受けるための2個の入力端子並びに組み合され た信号を発生するための出力端子を有する第1の排他的ORゲートと、前記第4 の信号及び前記組み合された信号を受けるための2Iligの入力端子並びに前 記第5のテスト信号を発生するための出力端子を有する第2の排他的ORゲート と、 を含む請求項10のテスト回路。
+2.インバータ・ドライブ論理スイッチング・パターン信号をテス1へするた めの方法であって、6つのパルス幅被変調スイッチング信号対を組み合せて6つ の中間信号を作るステップと、前記テスト信号のうちの第1のテスト信号を分析 して前記パルス幅被変調スイッチング信号のうちの少なくとも1つの信号の故障 を検出するステップと、前記テスト信号のうちの第2、第3及び第4のテスト信 号を分析して前記パルス幅被変調信号のうちの特定の信号の故障を検出するステ ップと、前記テスト信号のうちの第5のテスト信号を分析して前記パルス幅被変 調スイッチング信号のうちの少なくとも1つの信号の異常な極性を検出するステ ップと、を倉むテスト方法。
13、インバータ・ドライブ論理スイッチング・パターン信号をテストするため の回路であって、6つのパルス幅被変調スイッチング信号対を組み合せて6つの 中間信号を作る手段と、 これら6つの中間信号を組み合せて5つのテスト信号を作る手段と、 前記テスト信号のうちの第1のテスト信号を分析して前記パルス幅被変調スイッ チング信号のうちの少なくとも1つの信号の故障を検出し、前記テスト信号のう ちの第2、第3及び第4のテスト信号を分析して前記パルス幅被変調スイッチン グ信号のうちの特定の信号の故障を検出し、且つ前記テスト信号のうちの第5の テスト信号を分析して前記パルス幅被変調スイッチング信号のうちの少なくとも 1つの信号の異常な極性を検出する手段と、 を備えたテスト回路。
14、インバータ・ドライブ論理スイッチング・パターン信号をテストするため の方法であって、第1対のパルス幅被変調スイッチング信号を組み合せて第1の 中間信号を作るステップと、第2対のパルス幅被変調スイッチング信号を組み合 せて第2の中間信号を作るステップと、第3対のパルス幅被変調スイッチング信 号を組み合せて第3の中間信号を作るステップと、第4対のパルス幅被変調スイ ッチング信号を組み合せて第4の中間信号を作るステップと、第5対のパルス幅 被変調スイッチング信号を組み合せて第5の中間信号を作るステップと、第6対 のパルス幅被変調スイッチング信号を組み合せて第6の中間信号を作るステップ と、第1対の前記中間信号を組み合せて第1の複合信号を作るステップと、 第2対の前記中間信号を組み合せて第2の複合信号を作るステップと、 第3対の前記中間信号を組み合せて第3の複合信号を作るステップと、 前記第1、第2及び第3の複合信号を組み合せて第1のテスト信号を作るステッ プと、 前記第1のテスト信号を分析して前記スイッチング信号の動作状態を決定するス テップと、を含むテスト方法。

Claims (24)

    【特許請求の範囲】
  1. 1.インバータ・ドライブ論理スイッチング・パターン信号をテストするための 方法であって、6つのパルス幅被変調スイッチング信号対を組み合せて6つの中 間信号を作るステップと、これら6つの中間信号を組み合せて3つの複合信号を 作るステップと、 これら3つの複合信号を組み合せて第1のテスト信号を作るステップと、 この第1のテスト信号をモニタして前記パルス幅被変調スイッチング信号のうち の少なくとも1つの信号の故障を検出するステップと、 を含むテスト方法。
  2. 2.インバータ・ドライブ論理スイッチング・パターン信号をテストするための 方法であって、前記6つの中間信号の前記第1対を組み合せて第2のテスト信号 を作るステップと、 前記6つの中間信号の前記第2対を組み合せて第3のテスト信号を作るステップ と、 前記6つの中間信号の前記第3対を組み合せて第4のテスト信号を作るステップ と、 前記第2、第3及び第4のテスト信号をモニタして前記パルス幅被変調信号のう ちの特定の信号の故障を検出するステップと、 を更に含む請求項1のテスト方法。
  3. 3.インバータ・ドライブ論理スイッチング・パターン信号をテストするための 方法であって、前記第2、第3及び第4のテスト信号を組み合せて第5のテスト 信号を作るステップと、 前記第5のテスト信号をモニタして前記パルス幅被変調スイッチング信号のうち の少なくとも1つの信号の異常な極性を検出するステップと、 を更に含む請求項2のテスト方法。
  4. 4.インバータ・ドライブ論理スイッチング・パターン信号をテストするための 回路であって、6つのパルス幅被変調スイッチング信号対を組み合せて6つの中 間信号を作る手段と、 これら6つの中間信号を組み合せて3つの複合信号を作る手段と、 これら3つの複合信号を組み合せて第1のテスト信号を作る手段と、 この第1のテスト信号をモニタして前記パルス幅被変調スイッチング信号のうち の少なくとも1つの信号の故障を検出するモニタ手段と、 を備えたテスト回路。
  5. 5.インバータ・ドライブ論理スイッチング・パターン信号をテストするための 回路であって、6つのパルス幅被変調スイッチング信号対を組み合せて6つの中 間信号を作る前記手段は、データ・ロックアウトを有する6個のJ−Kフリップ フロップ回路を含み、各J−Kフリップフロップ回路は前記パルス幅被変調信号 灯の1つを受けるための1対の入力端子及び前記6つの中間信号の1つを発生す るための出力端子を有する請求項4のテスト回路。
  6. 6.インバータ・ドライブ論理スイッチング・パターン信号をテストするための 回路であって、前記6つの中間信号を組み合せて3つの複合信号を作る前記手段 は、 前記6つの中間信号のうちの第1対を受けるための2個の入力端子及び前記複合 信号のうちの第1の複合信号を発生するための出力端子を有する第1の排他的O Rゲートと、 前記6つの中間信号のうちの第2対を受けるための2個の入力端子及び前記複合 信号のうちの第2の複合信号を発生するための出力端子を有する第2の排他的O Rゲートと、 前記6つの中間信号のうちの第3対を受けるための2個の入力端子及び前記複合 信号のうちの第3の複合信号を発生するための出力端子を有する第3の排他的O Rゲートと、 を含む請求項4のテスト回路。
  7. 7.インバータ・ドライブ論理スイッチング・パターン信号をテストするための 回路であって、前記3つの複合信号を組み合せて第1のテスト信号を作る前記手 段は、前記第1、第2及び第3の複合信号を受けるための3個の入力端子及び前 記第1のテスト信号を発生するための出力端子を有するNANDゲートを含む請 求項4のテスト回路。
  8. 8.インバータ・ドライブ論理スイッチング・パターン信号をテストするための 回路であって、前記6つの中間信号の前記第1対を組み合せて第2のテスト信号 を作る手段と、 前記6つの中間信号の前記第2対を組み合せて第3のテスト信号を作る手段と、 前記6つの中間信号の前記第3対を組み合せて第4のテスト信号を作る手段と、 を更に備え、 前記モニタ手段は、前記第2、第3及び第4のテスト信号もモニタして前記パル ス幅被変調信号のうちの特定の信号の故障を検出する請求項4のテスト回路。
  9. 9.インバータ・ドライブ論理スイッチング・パターン信号をテストするための 回路であって、前記6つの中間信号の前記第1対を組み合せて第2のテスト信号 を作る前記手段、前記6つの中間信号の前記第2対を組み合せて第3のテスト信 号を作る前記手段、及び前記6つの中間信号の前記第3対を組み合せて第4のテ スト信号を作る前記手段の各々は、データ・ロックアウトを有するJ−Kフリッ プフロップ回路を含み、各フリップフロップ回路は、中間信号の前記対の1つを 受けるための一対の入力端子並びに前記第2、第3及び第4のテスト信号のうち の1つのテスト信号を発生するための出力端子を有する請求項8のテスト回路。
  10. 10.インバータ・ドライブ論理スイッチング・パターン信号をテストするため の回路であって、前記第2、第3及び第4のテスト信号を組み合せて第5のテス ト信号を作る手段を更に備え、前記モニタ手段は、前記第5のテスト信号もモニ タして前記パルス幅被変調スイッチング信号のうちの少なくとも1つの信号の異 常な極性を検出する請求項8のテスト回路。
  11. 11.インバータ・ドライブ論理スイッチング・パターン信号をテストするため の回路であって、前記第2、第3及び第4のテスト信号を組み合せて第5のテス ト信号を作る前記手段は、 前記第2及び第3のテスト信号を受けるための2個の入力端子並びに組み合され た信号を発生するための出力端子を有する第1の排他的ORゲートと、前記第4 の信号及び前記組み合された信号を受けるための2個の入力端子並びに前記第5 のテスト信号を発生するための出力端子を有する第2の排他的ORゲートと、 を含む請求項10のテスト回路。
  12. 12.インバータ・ドライブ論理スイッチング・パターン信号をテストするため の方法であって、6つのパルス幅被変調スイッチング信号対を組み合せて6つの 中間信号を作るステップと、これら6つの中間信号を組み合せて5つのテスト信 号を作るステップと、 これらテスト信号のうちの第1のテスト信号をモニタして前記パルス幅被変調ス イッチング信号のうちの少なくとも1つの信号の故障を検出するステップと、前 記テスト信号のうちの第2、第3及び第4のテスト信号をモニタして前記パルス 幅被変調信号のうちの特定の信号の故障を検出するステップと、前記テスト信号 のうちの第5のテスト信号をモニタして前記パルス幅被変調スイッチング信号の うちの少なくとも1つの信号の異常な極性を検出するステップと、 を含むテスト方法。
  13. 13.インバータ・ドライブ論理スイッチング・パターン信号をテストするため の回路であって、6つのパルス幅被変調スイッチング信号対を組み合せて6つの 中間信号を作る手段と、 これら6つの中間信号を組み合せて5つのテスト信号を作る手段と、 前記テスト信号のうちの第1のテスト信号をモニタして前記パルス幅被変調スイ ッチング信号のうちの少なくとも1つの信号の故障を検出し、前記テスト信号の うちの第2、第3及び第4のテスト信号をモニタして前記パルス幅被変調スイッ チング信号のうちの特定の信号の故障を検出し、且つ前記テスト信号のうちの第 5のテスト信号をモニタして前記パルス幅被変調スイッチング信号のうちの少な くとも1つの信号の異常な極性を検出する手段と、 を備えたテスト回路。
  14. 14.インバータ・ドライブ論理スイッチング・パターン信号をテストするため の方法であって、第1対のパルス幅被変調スイッチング信号を組み合せて第1の 中間信号を作るステップと、第2対のパルス幅被変調スイッチング信号を組み合 せて第2の中間信号を作るステップと、第3対のパルス幅被変調スイッチング信 号を組み合せて第3の中間信号を作るステップと、第4対のパルス幅被変調スイ ッチング信号を組み合せて第4の中間信号を作るステップと、第5対のパルス幅 被変調スイッチング信号を組み合せて第5の中間信号を作るステップと、第6対 のパルス幅被変調スイッチング信号を組み合せて第6の中間信号を作るステップ と、第1対の前記中間信号を組み合せて第1の複合信号を作るステップと、 第2対の前記中間信号を組み合せて第2の複合信号を作るステップと、 第3対の前記中間信号を組み合せて第3の複合信号を作るステップと、 前記第1、第2及び第3の複合信号を組み合せて第1のテスト信号を作るステッ プと、 前記第1のテスト信号を分析して前記スイッチング信号の動作状態を決定するス テップと、を含むテスト方法。
  15. 15.インバータ・ドライブ論理スイッチング・パターン信号をテストするため の方法であって、前記第1対の前記中間信号を組み合せて第2のテスト信号を作 るステップと、 前記第2対の前記中間信号を組み合せて第3のテスト信号を作るステップと、 前記第3対の前記中間信号を組み合せて第4のテスト信号を作るステップと、 前記第2、第3及び第4のテスト信号を分析して前記第1対、第2対及び第3対 の前記スイッチング信号の動作状態をそれぞれ決定するステップと、を更に含む 請求項14のテスト方法。
  16. 16.インバータ・ドライブ論理スイッチング・パターン信号をテストするため の方法であって、前記第2、第3及び第4のテスト信号を組み合せて第5のテス ト信号を作るステップと、 前記第5のテスト信号を分析して前記第1対、第2対及び第3対の前記スイッチ ング信号の極性を決定するステップと、 を更に含む請求項15のテスト方法。
  17. 17.インバータ・ドライブ論理スイッチング・パターン信号をテストするため の回路であって、第1対のパルス幅被変調スイッチング信号を組み合せて第1の 中間信号を作る手段と、 第2対のパルス幅被変調スイッチング信号を組み合せて第2の中間信号を作る手 段と、 第3対のパルス幅被変調スイッチング信号を組み合せて第3の中間信号を作る手 段と、 第4対のパルス幅被変調スイッチング信号を組み合せて第4の中間信号を作る手 段と、 第5対のパルス幅被変調スイッチング信号を組み合せて第5の中間信号を作る手 段と、 第6対のパルス幅被変調スイッチング信号を組み合せて第6の中間信号を作る手 段と、 第1対の前記中間信号を組み合せて第1の複合信号を作る手段と、 第2対の前記中間信号を組み合せて第2の複合信号を作る手段と、 第3対の前記中間信号を組み合せて第3の複合信号を作る手段と、 前記第1、第2及び第3の複合信号を組み合せて第1のテスト信号を作る手段と 、 前記第1のテスト信号を分析して前記スイッチング信号の動作状態を決定する手 段と、 を備えたテスト回路。
  18. 18.インバータ・ドライブ論理スイッチング・パターン信号をテストするため の回路であって、第1対のパルス幅被変調スイッチング信号を組み合せる前記手 段は、データ・ロックアウトを有する第1のJ−Kフリップフロップを含み、 第2対のパルス幅被変調スイッチング信号を組み合せる前記手段は、データ・ロ ックアウトを有する第2のJ−Kフリップフロップを含み、 第3対のパルス幅被変調スイッチング信号を組み合せる前記手段は、データ・ロ ックアウトを有する第3のJ−Kフリップフロップを含み、 第4対のパルス幅被変調スイッチング信号を組み合せる前記手段は、データ・ロ ックアウトを有する第4のJ−Kフリップフロップを含み、 第5対のパルス幅被変調スイッチング信号を組み合せる前記手段は、データ・ロ ックアウトを有する第5のJ−Kフリップフロップを含み、 第6対のパルス幅被変調スイッチング信号を組み合せる前記手段は、データ・ロ ックアウトを有する第6のJ−Kフリップフロップを含む、 請求項17のテスト回路。
  19. 19.インバータ・ドライブ論理スイッチング・パターン信号をテストするため の回路であって、第1対の前記中間信号を組み合せる前記手段は、第1の排他的 ORダートを含み、 第2対の前記中間信号を組み合せる前記手段は、第2の排他的ORゲートを含み 、 第3対の前記中間信号を組み合せる前記手段は、第3の排他的ORゲートを含む 、 請求項18のテスト回路。
  20. 20.インバータ・ドライブ論理スイッチング・パターン信号をテストするため の回路であって、前記第1、第2及び第3の複合信号を組み合せる前記手段は、 NANDゲートを含む請求項19のテスト回路。
  21. 21.インバータ・ドライブ論理スイッチング・パターン信号をテストするため の回路であって、前記第1対の前記中間信号を組み合せて第2のテスト信号を作 る手段と、 前記第2対の前記中間信号を組み合せて第3のテスト信号を作る手段と、 前記第3対の前記中間信号を組み合せて第4のテスト信号を作る手段と、 前記第2、第3及び第4のテスト信号を分析してそれぞれ前記第1対、第2対及 び第3対の前記スイッチング信号の動作状態を決定する手段と、更に備えた請求 項17のテスト回路。
  22. 22.インバータ・ドライブ論理スイッチング・パターン信号をテストするため の回路であって、前記第1対の前記中間信号を組み合せる前記手段は、データ・ ロックアウトを有する第7のJ−Kフリップフロップを含み、 前記第2対の前記中間信号を組み合せる前記手段は、データ・ロックアウトを有 する第8のJ−Kフリップフロップを含み、 前記第3対の前記中間信号を組み合せる前記手段は、データ・ロックアウトを有 する第9のJ−Kフリップフロップを含む、 請求項21のテスト回路。
  23. 23.インバータ・ドライブ論理スイッチング・パターン信号をテストするため の回路であって、前記第2、第3及び第4のテスト信号を組み合せて第5のテス ト信号を作る手段と、 前記第5のテスト信号を分析して前記第1対、第2対及び第3対の前記スイッチ ング信号の極性を決定する手段と、 を更に備えたテスト回路。
  24. 24.インバータ・ドライブ論理スイッチング・パターン信号をテストするため の回路であって、前記第2、第3及び第4のテスト信号を組み合せる前記手段は 、 前記第2及び第3のテスト信号を受けるように接続され且つ組み合された信号を 発生するための出力端子を有する第4の排他的ORゲートと、 前記組み合された信号及び前記第4のテスト信号を受けるように接続され且つ前 記第5のテスト信号を発生するための出力端子を有する第5の排他的ORゲート と、 を含む請求項23のテスト回路。
JP5504478A 1991-08-14 1992-08-14 インバータ・ドライブ論理スイッチング・パターンをテストするための回路及び方法 Pending JPH06509934A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US07/744,727 US5170118A (en) 1991-08-14 1991-08-14 Circuit and method for testing inverter drive logic switching patterns
US744,727 1991-08-14
PCT/US1992/006865 WO1993004523A1 (en) 1991-08-14 1992-08-14 Circuit and method for testing inverter drive logic switching patterns

Publications (1)

Publication Number Publication Date
JPH06509934A true JPH06509934A (ja) 1994-11-02

Family

ID=24993759

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5504478A Pending JPH06509934A (ja) 1991-08-14 1992-08-14 インバータ・ドライブ論理スイッチング・パターンをテストするための回路及び方法

Country Status (4)

Country Link
US (1) US5170118A (ja)
EP (1) EP0598835A1 (ja)
JP (1) JPH06509934A (ja)
WO (1) WO1993004523A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016127702A (ja) * 2014-12-26 2016-07-11 ファナック株式会社 サーボモータ制御装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2809902B2 (ja) * 1991-09-25 1998-10-15 株式会社東芝 自励式変換器の試験方法
CN101201373B (zh) * 2007-10-30 2010-05-19 上海新时达电气股份有限公司 变频器驱动板硬件测试设备电路
US9291678B2 (en) * 2012-05-31 2016-03-22 Deere & Company Method and controller for an electric motor with switch testing

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2807095C2 (de) * 1978-02-20 1979-08-16 Siemens Ag, 1000 Berlin Und 8000 Muenchen Schaltungsanordnung zur Überwachung der Stromfehlverteilung in zwei parallelgeschalteten Stromrichterzweigen
EP0072650A3 (en) * 1981-08-07 1985-05-08 The Commonwealth Of Australia Component state monitoring
EP0293869B1 (en) * 1987-06-05 1993-09-01 Hitachi, Ltd. Power conversion system
JPS6430324A (en) * 1987-07-27 1989-02-01 Advantest Corp Continuous counter
US4982109A (en) * 1989-10-04 1991-01-01 Westinghouse Electric Corp. Circuit and method for measuring the duration of a selected pulse in a pulse train
US5043857A (en) * 1990-04-11 1991-08-27 Sundstrand Corporation Real-time control of PWM inverters by pattern development from stored constants

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016127702A (ja) * 2014-12-26 2016-07-11 ファナック株式会社 サーボモータ制御装置
US9588501B2 (en) 2014-12-26 2017-03-07 Fanuc Corporation Servomotor control device

Also Published As

Publication number Publication date
WO1993004523A1 (en) 1993-03-04
US5170118A (en) 1992-12-08
EP0598835A1 (en) 1994-06-01

Similar Documents

Publication Publication Date Title
Chen et al. A multilevel converter topology with fault-tolerant ability
JPS63133819A (ja) 自己保護性電力開閉器の回路装置
JPH06509934A (ja) インバータ・ドライブ論理スイッチング・パターンをテストするための回路及び方法
US20090085572A1 (en) Method and apparatus for diagnosing inverter linkages
JP2846428B2 (ja) 論理比較回路
JPH11178349A (ja) パルス幅変調制御装置
CN104730404A (zh) 用于诊断功率变换系统中的短路和开路的系统和方法
JP3793909B2 (ja) 電力変換器の故障モニタ装置
JP4495332B2 (ja) ドライバ制御信号生成回路・ic試験装置
JP2666704B2 (ja) データ選択回路
JP2002084652A (ja) 保護継電装置の試験装置
JP2663132B2 (ja) クロック整形回路を備えたクロック・バーン・イン装置
JP2708987B2 (ja) 信号伝送装置
JP2001228215A (ja) 集積回路の信号モニタ装置
JPH0989996A (ja) 半導体集積回路の試験装置
KR100266176B1 (ko) 인버터 및 컨버터의 스위칭동작시 데드타임 발생회로 및 오동작 진단회로
JPS593270A (ja) スイツチ回路の断線検査装置
JPH0886843A (ja) 半導体試験装置の波形生成器
JP2010085230A (ja) アナログディジタル混在集積回路装置
Li et al. Reconfigurable Power Electronics Topologies
JP2962552B2 (ja) Ic試験装置
SU1360522A1 (ru) Устройство дл защиты мостового преобразовател
Chatzakis et al. A novel N+ k fault-tolerant hot-swap DC/AC inverter design
JP2003107132A (ja) 半導体集積回路
JP2000338188A (ja) 半導体集積回路の試験回路