JPH06500443A - 低周波数オフセット混合vcoを使用した周波数変調シンセサイザ - Google Patents
低周波数オフセット混合vcoを使用した周波数変調シンセサイザInfo
- Publication number
- JPH06500443A JPH06500443A JP3517509A JP51750991A JPH06500443A JP H06500443 A JPH06500443 A JP H06500443A JP 3517509 A JP3517509 A JP 3517509A JP 51750991 A JP51750991 A JP 51750991A JP H06500443 A JPH06500443 A JP H06500443A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- frequency
- controlled oscillator
- oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/0983—Modifications of modulator for regulating the mean frequency using a phase locked loop containing in the loop a mixer other than for phase detection
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/0975—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation in the phase locked loop at components other than the divider, the voltage controlled oscillator or the reference clock
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Transmitters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。
Description
【発明の詳細な説明】
低周波数オフセット混合■COを使用した周波数変調シンセサイザ
技術分野
この発明は一般的には周波数シンセサイザに関し、かつより特定的には真のDC
FMを生成可能な周波数シンセサイザに関し、かつ特に基準発振器のDCFMを
要求することなくDCFMを生成可能な周波数シンセサイザに関するものである
。
発明の背景
近接した間隔のチャネルを有する、今日の2方向FM無線通信システムはそれら
の内部周波数決定要素に対しきびしい要求を課している。それらの内のいくっが
は安定性、低周波数変調応答、およびコストである。これらの要求を満たすため
に、大部分の受信機はローカル発振器を使用して入力信号をキャリア周波数より
も選択度およびゲインを容易に得ることができる周波数に変換する。スーパヘテ
ロダイン方法においては、ローカル発振器の周波数は中間周波数(IF)に等し
い量だけ入力信号の周波数と異なり、ダイレクトコンバージョン方法においては
、前記発振器の周波数はキャリア周波数に等しく、これはIFをベースバンドま
たはゼロ周波数にする。
近接した間隔のチャネルは受信機に隣接チャネルの妨害を排除しかつ良好な選択
度を得るために狭いバンドパス■Fフィルタを持つことを要求する。ローカル発
振器および受信信号の双方における周波数の許容差のため発生されたIF倍信号
狭いフィルタの通過帯域の外側にくることが可能になる。800MHzおよびそ
れ以上のUHF周波数においては、送信周波数のたった2パーツパーミリオン(
ppm)のエラーが±1.6kHzのエラーを生じさせる。
ローカル発振器は同様の許容差を持つことがありかつIFにおいて数キロヘルツ
の正味の周波数エラーを生ずる。12.5kHzのチャネル間隔に対して要求さ
れるフィルタの帯域幅によれば、数キロヘルツのエラーが付加的な周波数制御手
段を用いることなしには受信信号をIFフィルタの通過帯域の中心に位置付ける
ことが実際的でないようにする。
キャリア周波数の変動を追跡する上で、ローカル発振器の制御ループは、キャリ
ア周波数の瞬時変動に存在する、低周波FM情報の復調と干渉する。復調回路は
これらの変動がキャリアがIFに変換された後に存在することを予期するが、制
御ループはそれらのループ帯域幅内の周波数を有する変調成分を除去する。この
問題の厳しさは変調信号の周波数内容および制御ループの帯域幅に依存する。
典型的には、FM無線通信システムは、静的周波数エラーから区別できないキャ
リア周波数のシフトを要求する、DCにおける変調を避けるものである。しかし
ながら、デジタル信号データのような、いくつかの信号は10ヘルツまたはそれ
以下の周波数成分を持つことがある。そのようなデータの送信および受信は低周
波数およびDC/FM信号をも処理できる回路を必要とする。今日のシステムに
おけるデータ通信のこのような広範囲の使用により、進歩した通信システムがデ
ータ送信および受信と両立しないことは実際的ではない。
シンセサイザの設計において、DCFMを達成するための手段は基準発振器を変
調することによる。基準発振器を変調することはコストがかかりかつ他の点では
望ましくない。シンセサイザの基準発振器はフィルタ、制御装置、およびマイク
ロプロセッサのような設計における他の回路によって使用されるから、基準発振
器の何らかの変調は上記回路の性能に直接影響を与える。
あるいは、シンセサイザの設計における伝統的なオフセット手法はかなり高い周
波数オフセットのvCOを必要とし、それによってミキサ出力の望ましくないイ
メージ応答を効果的にろ波できるようにする。これはRFバンドパスフィルタの
コストを加える。さらに、水晶を使用することなしにはオフセット発振器の良好
な中心周波数精度を達成することは不可能であり、これはさらに回路コストを加
算する。
従って、コストの高い何らかの付加的な水晶あるいは06周波数が基準発振器を
変調することを要せずにDCFMを生成するための手法が必要である。
発明の概要
要約すれば、本発明によれば、真のDCFMを生成することができる改良された
周波数シンセサイザが開示される。該シンセサイザはその入力が基準信号源に接
続された位相比較器を具備する。その2つの入力の位相差を表す制御信号である
前記位相比較器の出力は信号制御発振器に接続されている。該信号制御発振器の
出力信号はその入力に印加される制御信号に対応する周波数fを有する。
信号制御発振器の出力はオフセットミキサの第1の入力に接続されている。この
ミキサへの第2の入力は入力変調信号に応答するオフセット信号により制御され
る発振器の出力信号f である。該オフセットミキサの出力信号FF
はN分割器に接続され、その出力は前記位相比較器の第2の入力に接続されてい
る。
図面の簡単な説明
第1図は、本発明にかかわるオフセットミキシングループ手法を使用したシンセ
サイザのブロック図である。
第2図は、第1図の周波数シンセサイザにおいて使用されるイメージ平衡ミキサ
のブロック図である。
第3図は、本発明の原理に従ったオフセット信号制御発振器のブロック図である
。
第4A図および第4B図は、本発明の原理に従った整合された対の信号制御発振
器の電気回路図である。
第5図は、フェーズロックループのローカル発振器を含みかつ本発明の原理に従
って変調を回復するFM受信機のブロック図である。
第6図は、本発明にかかわる周波数シンセサイザを含むFM送信機のブロック図
である。
好ましい実施例の詳細な説明
第1図を参照すると、周波数シンセサイザ100は位相比較器104、フィルタ
106、およびその制御信号として電圧を使用する信号制御発振器108(メイ
ンVCO108)を含む。周波数シンセサイザ100はさらにその制御信号とし
て電圧を使用するオフセット信号制御発振器(オフセットVCO)300、ミキ
サ200、およびN分割器114を含む。
基準信号fR102は位相比較器104の第1の入力に印加される。位相比較器
104の第2の入力はf、112であり、これはN分割器114の出力である。
位相比較器104の出力信号はループフィルタ106によってろ波されかつ電圧
制御発振器(VCO)108に結合されいる。VCO108の出力はオフセット
ミキサ200の第1の入力に接続され、該オフセットミキサ200の第2の入力
はオフセット■COのオフセット周波数信号120(fOFF)である0
位相ロックループの特性および動作は当業者によく知られている。読者はその詳
細については、Gardner。
F、M、、phaselock Techniques。
New York:Wiley、第2版、1979年のような、標準テキストを
参照することができる。ループがロックするとき、次の条件が優勢になる。
fL=fR
f =Nf であるから、f =NfRである。
XL X
オフセットミキサ200の出力は、
f=f−f =Nf
X V OFF R
であるから、シンセサイザの出力周波数110は、f v = N f R+
f o FFとなる。
上の結論は、出力信号f 110の基準信号fRI02とオフセット周波数信号
f 120への依存性FF
を示す。基準周波数信号fR102は受信機回路全体において使用される極めて
安定な発振器信号である。オフセット周波数f。FF 120は低周波(100
〜300KHz )の信号である。その結果、foFF 120は伝統的な■C
O回路の周波数発振器によって要求されるのと同じほど厳しい許容差を持つ必要
がなく、その結果かなりのコストの差を生ずる。
シンセサイザ100に使用されているオフセットミキサ200はイメージ平衡形
のものである。第2図は1つのそのようなミキサのブロック図である。シンセサ
イザの出力周波数110(fy)がミキサ212の第1の入力にかつ90°位相
シフタ216の入力に接続されている。オフセット周波数信号120(f )は
ミキサ212の第2FF
の入力にかつ第2の90°位相シフタ218の入力に結合されている。90°位
相シフタ216および218の出力はそれぞれ第2のミキサ222の第1および
第2の入力に接続されている。ミキサ212および222の出力は加算器220
によって加算されミキサ出力116(fX)を発ミキサ出力116(fX)は、
fX=fV ’OFF
であり、これは次の計算を使用している。
f■=cO5ω■t
f o FF=COS (IJ OF F を信号a(t) 214およびb
(t) 224はそれぞれミキサ212および222の出力であり数学的に次の
ように記載できる。
a (t)=cosωy t COSω0FFtb (t)=cos (ωvt
−90°)@CO8(ω t−90°)
FF
次の関係、
cos (a)cos (b)=1/2cos (a+b)+1/2(a−b)
を使用すると、
a (t)−1/2cos (ω +ω )tV OFF
+1/2cos(ω −ω )t
V OFF
および、
b (t) =−1/2cos (ω +ω )tV OFF
+1/2cos(ω −ω )t
V OFF
を得ることができ、これら2つの信号を加算すると、x (t) =a (t)
+b (t)=cos (ω −ω )t
V OFF
となる。従って次式が得られる。
fX=fv−fOFF
上の式から、イメージ打消しの量はミキサ212および222と90°位相シフ
タ216および218の振幅のバランスおよび位相精度の程度に依存する。典型
的なアプリケーションにおいては20〜40dBのイメージ打消しが達成できる
。シンセサイザループ内にオフセットミキサを配置することにより、不所望のイ
メージ応答から生ずる出力スプリアス信号成分の一層の低減がループのフィルタ
作用によって達成できる。
fv=fX+foFFであるから、fOFFにおける何らかの中心周波数エラー
は出力に直接翻訳される。例えば、もし、
f v=109. 65MHz
f OF F = 150 K HZ±1%であれば、
f x= 109. 5MHz
となり、かっf■はシンセサイザの許容差にょるfXの許容差に加えf の許容
差による±1.5KHzの二〇FF
ラー範囲を持つことになる。
イメージ平衡ミキサ200の使用は低周波オフセット■CO300の利用を可能
にする。さらに、シンセサイザループにおけるイメージ平衡ミキサ200により
、フィルタがミキサ200からのスプリアス信号を排除する必要が除去される。
第3図は、オフセット周波数VCO300の内部要素を示す。周波数シンセサイ
ザ100の回路の残りと共にこれらの要素はIC上に集積される。そのような集
積化はオフセット周波数VCO300の厳密な許容差を維持する。
次に第3図を参照すると、fRE、 301は位相比較器302の第1の入力に
接続されている。位相比較器3゜2の出力はループフィルタ304の入力に接続
され、該ループフィルタ304の出力は2つの本質的に同じVCO306および
308の入力に接続されている。第1の■c。
306の出力は信号ライン310を介して位相比較器302の第2の入力にルー
プバックしている。第2のVCO308は変調FM信号124をオフセットVC
O300に接続する第2の入力を有する。VCO308の出力はf。。
F 120であり、周波数シンセサイザ100において使用される。
2つのVCO306および308は共通の制御ラインを共用し、かつそれらのI
Cレイアウトは整合されているがら、VCo2 308の出力周波数はロックし
たVCo 1306のものに非常に近くなる。VC02308は公称中心周波数
から+/′−の偏位を可能にし所望のFM能力を達成する第2の制御ラインを有
する。シンセサイザ出力110の中心周波数のオフセットVCO300の固有の
許容差による変動は低周波オフセットVCO300を使用することにより最小限
に保たれる。
第4A図および第4B図は、良好な整合のために同じIC上に集積された整合V
CO306および308のサンプル対のブロック図を示す。第4A図を参照する
と、3つのトランスコンダクタンス演算増幅器402,404および408が閉
ループを形成するような様式で接続されている。
電圧−電流コンバータ412は入力周波数制御電圧を電流に変換する。このコン
バータ412からの信号は制御ライン414を介して増幅器402および404
の制御ラインに結合される。
次に第4B図を参照すると、VCO308は第4のトランスコンダクタンス演算
増幅器432の付加を除き■C0306と同じであることが分かる。前と同様に
3つのトランスコンダクタンス演算増幅器422,424および428は閉ルー
プを形成するよう構築されている。電流11はカレントミラーを使用して電流■
2を生成するために2倍にされる。電流I2は制御ライン434を介して増幅器
422および424の制御入力に結合される。FM人力124はトランスコンダ
クタンス増幅器432の入力に結合される。その後周波数がA4に対し電流を加
算/減算することにより+/−に変調される。
第5図は、本発明にかかわる位相ロック受信機500を示す。本発明により良好
に焦点を合わせるため、この単純化した受信機はRF増幅器段もイメージ周波数
信号に対する保護のためのブリセレクタも示していないが、これらのいずれも意
図する動作環境にとって必要であれば含めることができる。受信周波数信号はミ
キサ504の第1の入力に結合される。ミキサ504の出力信号はフィルタ50
6によりろ波されかつ引き続きリミッタ508により制限される。リミッタ50
8の出力は信号ライン512を介して位相比較器516の第1の入力および復調
器510の入力に接続されている。位相比較器516の第2の入力は基準発振器
f 514に接続されている。基準発振器fRR2
2514の周波数はIF周波数の中心にセットされ、それにより受信信号がルー
プがロックした場合にIF通過帯域の完全に中心に留まるようにされる。位相比
較器516の出力はループフィルタ518に結合されかつ引き続きVcoioo
に結合される。ループはVCOlooの出力をミキサ504の第2の入力に結合
することにより閉じられている。
受信された無線周波信号502がミキサ504、フィルタ506およびリミッタ
508によりそれぞれ混合され、ろ波され、かつ制限される。リミッタ508の
制限された信号512は復調器510に結合される。当業者は制限された信号5
12を復調するためにいくつかの方法を使用できることを理解するであろう。復
調器510の出力信号は受信信号である。信号の周波数をDCに復元することは
復調器510の出力にVCO100へのFM制御信号を加算することにより達成
され、これについては米国特許第4゜837.853号に記載されており、該特
許の開示は参照のため本明細書に導入される。
3つの基準信号fR102,fREF 301およびf 514は当業者によく
知られた回路を使用して同じ基準発振器から得ることができる。
第6図は、本発明にかかわる送信機を示す。マイクロホン602からの信号およ
びユーザ制御信号はコントローラ604に結合される。コントローラ604の出
力はフィルタ606に接続され、該フィルタ606の出力はvCOlooに結合
されている。VCO100の周波数信号fv110は増幅器608およびフィル
タ610を介してアンテナ612に結合されている。
当業者は同じ結果を達成するために他の受信機および送信機回路の使用が可能な
ことを理解するであろう。受信機500および送信機600の提示は本発明の好
ましい実施例の説明のためのみでありこれに限定されるものではない。
要約すると、真のDC周波数変調能力が基準発振器のDCFMを要求することな
くシンセサイザ100に与えられた。本発明はその中心周波数が、フィードバッ
クループにより、正確に制御される低周波(例えば、100〜300KHz)の
集積オフセットVCO300を使用し、かつイメージ応答を低減するためにイメ
ージ平衡ミキサ200を使用して実質的にミキサ出力において要求されるる波を
少なくしあるいは除去することによりDCFMを達成する。また、シンセサイザ
100のループ内でオフセットミキサ200を構成することにより、オフセット
ミキサ200の不完全なイメージバランスまたはキャリアのフィードスルーによ
るいずれの残留スプリアス内容もループ応答によって減衰される。
本発明はさらに基準発振器fR102の出力信号とN分割されたイメージ平衡ミ
キサ200の出力とを比較するための位相比較器104を含む。これら2つの信
号の位相差はろ波されかつメインVCO108によって出力周波数に変換される
。メインVCO108の出力はイメージ平衡ミキサ200においてオフセットV
CO300により生成されたオフセット信号と混合される。メインvcoios
の出力信号はシンセサイザ回路の出力となる。
FIG、1
FIG、3
ループフィルタ
F’lG、4A
P’lG、4B
F’lG、6
国際調査報告
フロントページの続き
(51) Int、 C1,5識別記号 庁内整理番号HO4B 1/16 Z
7240−5に1/26 H9298−5K
I
Claims (10)
- 1.真のDC周波数変調を生成する改良された周波数シンセサイザであって、 基準信号を発生するための基準信号源、前記基準信号に結合された第1の入力、 第2の入力および出力を有し、前記出力において前記第1および第2の入力にお いて受信された信号の位相差を表す制御信号を生成するための位相比較器、 前記位相比較器の制御信号に応じてその出力に周波数fの発振器信号を生成する ための信号制御発振器、変調信号に応じてその出力に周波数fOFFの発振器信 号を生成するオフセット信号制御発振器であって、該オフセット信号制御発振器 は、 低周波基準信号を発生するための基準信号源、前記低周波基準信号に結合された 第1の入力、第2の入力、および出力を有し、前記第1および第2の入力におい て受信された信号の位相差を表す制御信号を出力に生成するための位相比較器、 前記位相比較器の制御信号に応じて発振器信号を生成する共通制御ラインを有す る整合された対の信号制御発振器、および 前記整合された信号制御発振器の内の第1のものの出力を前記位相検出器の第2 の入力に提供するための手段、を含む前記オフセット信号制御発振器、前記オフ セット信号制御発振器の周波数fOFFと前記信号制御発振器の周波数fとを混 合しかつ出力を生成するためのミキシング手段、そして 前記ミキシング手段の出力を除数“N”によって除算しかつ前記位相比較器の第 2の入力に結合される出力を生成するための除算手段、 を具備する真のDC周波数変調を生成する改良された周波数シンセサイザ。
- 2.前記整合された対の信号制御発振器の内の第2のものは変調信号に結合する ための第2の入力を含む、請求の範囲第1項に記載の改良された周波数シンセサ イザ。
- 3.真のDC周波数変調を生成する改良された周波数シンセサイザであって、 基準信号を発生するための基準信号源、前記基準信号に結合された第1の入力、 第2の入力および出力を有し、その出力に前記第1および第2の入力において受 信された信号の位相差を表す制御信号を生成するための位相比較器、 前記位相比較器の制御信号に応じてその出力に周波数fの発振器信号を生成する 信号制御発振器、変調信号に応じてその出力に周波数fOFFの変調された発振 器信号を生成するオフセット信号制御発振器、前記オフセット信号制御発振器の 周波数fOFFと前記信号制御発振器の周波数fとを混合しかつ出力を生成する ためのイメージ平衡ミキサ、そして 前記ミキシング手段の出力を除数“N”によって除算しかつ前記位相比較器の第 2の入力に結合される出力を生成するための除算手段、 を具備する、真のDC周波数変調を生成する改良された周波数シンセサイザ。
- 4.周波数シンセサイザを有しかつ受信されたキャリア信号の変調信号を復元す るよう構成された受信機であって、前記シンセサイザは、 基準信号を発生するための基準信号源、前記基準信号に結合された第1の入力、 第2の入力および出力を有し、前記第1および第2の入力において受信された信 号の位相差を表す制御信号をその出力に生成するための位相比較器、 前記位相比較器の制御信号に応じてその出力に周波数fの発振器信号を生成する 信号制御発振器、周波数fOFFの発振器信号をその出力に生成するオフセット 信号制御発振器であって、該オフセット信号制御発振器は、 低周波基準信号を発生するための基準信号源、前記低周波基準信号に結合された 第1の入力、第2の入力、および出力を有し、前記第1および第2の入力におい て受信された信号の位相差を表す制御信号をその出力に生成するための位相比較 器、 前記位相比較器の制御信号に応じて発振器信号を生成する共通の制御ラインを有 する整合された対の信号制御発振器、および 前記整合された信号制御発振器の内の第1のものの出力を前記位相検出器の第2 の入力に提供するための手段、を含む前記オフセット信号制御発振器、前記オフ セット信号制御発振器の周波数fOFFと前記信号制御発振器の周波数fとを混 合しかつ出力を生成するためのミキシング手段、そして 前記ミキシング手段の出力を除数“N”で除算しかつ前記位相比較器の第2の入 力に結合される出力を生成するための除算手段、 を具備する、周波数シンセサイザを有しかつ受信されたキャリア信号の変調信号 を復元するよう構成された受信機。
- 5.変調信号によって変調されたキャリア信号を発生するための送信機であって 、該送信機は、真のDC周波数変調を生成する改良された周波数シンセサイザで あって、 基準信号を発生するための基準信号源、前記基準信号に結合された第1の入力、 第2の入力および出力を有し、前記出力において前記第1および第2の入力にお いて受信された信号の位相差を表す制御信号を生成するための位相比較器、 前記位相比較器の制御信号に応じてその出力に周波数fの発振器信号を生成する ための信号制御発振器、変調信号に応じてその出力に周波数fOFFの発振器信 号を生成するオフセット信号制御発振器であって、該オフセット信号制御発振器 は、 低周波基準信号を発生するための基準信号源、前記低周波基準信号に結合された 第1の入力、第2の入力、および出力を有し、前記第1および第2の入力におい て受信された信号の位相差を表す制御信号を出力に生成するための位相比較器、 前記位相比較器の制御信号に応じて発振器信号を生成する共通制御ラインを有す る整合された対の信号制御発振器、および 前記整合された信号制御発振器の内の第1のものの出力を前記位相検出器の第2 の入力に提供するための手段、を含む前記オフセット信号制御発振器、前記オフ セット信号制御発振器の周波数fOFFと前記信号制御発振器の周波数fとを混 合しかつ出力を生成するためのミキシング手段、そして 前記ミキシング手段の出力を除数“N”によって除算しかつ前記位相比較器の第 2の入力に結合される出力を生成するための除算手段、 を具備する真のDC周波数変調を生成する改良された周波数シンセサイザを備え た送信機。
- 6.変調信号によって変調されたキャリア信号を発生するための送信機であって 、該送信機は、真のDC周波数変調を生成する改良された周波数シンセサイザで あって、 基準信号を発生するための基準信号源、前記基準信号に結合された第1の入力、 第2の入力および出力を有し、その出力に前記第1および第2の入力において受 信された信号の位相差を表す制御信号を生成するための位相比較器、 前記位相比較器の制御信号に応じてその出力に周波数fの発振器信号を生成する 信号制御発振器、変調信号に応じてその出力に周波数fOFFの変調された発振 器信号を生成するオフセット信号制御発振器、前記オフセット信号制御発振器の 周波数fOFFと前記信号制御発振器の周波数fとを混合しかつ出力を生成する ためのイメージ平衝ミキサ、そして 前記ミキシング手段の出力を除数“N”によって除算しかつ前記位相比較器の第 2の入力に結合される出力を生成するための除算手段、 を具備する真のDC周波数変調を生成する改良された周波数シンセサイザを備え た送信機。
- 7.基準信号を有しかつその出力に真のDC変調信号を生成するよう構成された 周波数シンセサイザであって、メイン信号制御発振器、 前記基準信号をオフセットするための変調信号を生成するオフセット信号制御発 振器であって、該発振器はDCへの変調信号を受け入れるための変調信号入力を 有するもの、そして 前記オフセット信号制御発振器に結合されたイメージ平衡オフセットミキサ、 を具備する周波数シンセサイザ。
- 8.前記オフセット信号制御発振器は整合された配置構成の2つの信号制御発振 器を含む、請求の範囲第7項に記載の周波数シンセサイザ。
- 9.前記オフセット信号制御発振器は低周波オフセット発振器からなる、請求の 範囲第7項に記載の周波数シンセサイザ。
- 10.前記低周波オフセット発振器は300KHzより低い周波数で動作するオ フセット発振器からなる、請求の範囲第9項に記載の周波数シンセサイザ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US574,626 | 1990-08-29 | ||
US07/574,626 US5079526A (en) | 1990-08-29 | 1990-08-29 | Frequency modulated synthesizer using low frequency offset mixed VCO |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06500443A true JPH06500443A (ja) | 1994-01-13 |
Family
ID=24296929
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3517509A Pending JPH06500443A (ja) | 1990-08-29 | 1991-08-16 | 低周波数オフセット混合vcoを使用した周波数変調シンセサイザ |
Country Status (7)
Country | Link |
---|---|
US (1) | US5079526A (ja) |
EP (1) | EP0546088B1 (ja) |
JP (1) | JPH06500443A (ja) |
AT (1) | ATE163110T1 (ja) |
CA (1) | CA2087719C (ja) |
DE (1) | DE69128886T2 (ja) |
WO (1) | WO1992004765A2 (ja) |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05207326A (ja) * | 1992-01-28 | 1993-08-13 | Matsushita Electric Ind Co Ltd | 水平圧縮pll回路 |
KR0129462B1 (ko) * | 1992-08-06 | 1998-04-08 | 존 에이취. 무어 | 결합된 위상 동기루프와 자동주파수 제어루프를 구비한 무선전화기 및 그의 동작방법 |
US5313173A (en) * | 1993-04-26 | 1994-05-17 | Ericsson Ge Mobile Communications Inc. | Quadrature modulated phase-locked loop |
US5550865A (en) * | 1993-05-05 | 1996-08-27 | National Semiconductor Corporation | Frequency modulator for data transceiver |
DE69428153T2 (de) * | 1993-05-19 | 2002-06-06 | Koninkl Philips Electronics Nv | Bittaktrückgewinnung für CPFSK-Signale |
US5511236A (en) * | 1993-12-07 | 1996-04-23 | National Semiconductor Corporation | Half duplex RF transceiver |
US5584062A (en) * | 1994-01-24 | 1996-12-10 | Motorola, Inc. | Method and apparatus for compensating phase locked receivers |
EP0857388A4 (en) * | 1995-10-23 | 2002-01-02 | Momentum Microsystems Inc | BROADBAND TRANSMITTER / RECEIVER OF FM / FSK SIGNALS WITH LOW PERFORMANCE FOR WIRELESS SWITCHING SYSTEMS |
US5737694A (en) * | 1995-11-30 | 1998-04-07 | Scientific-Atlanta, Inc. | Highly stable frequency synthesizer loop with feedforward |
GB2320629B (en) * | 1996-12-23 | 2001-04-25 | Nokia Mobile Phones Ltd | A radio transmitter and phase locked loop therefor |
US6633550B1 (en) | 1997-02-20 | 2003-10-14 | Telefonaktiebolaget Lm Ericsson (Publ) | Radio transceiver on a chip |
US5894592A (en) * | 1997-04-17 | 1999-04-13 | Motorala, Inc. | Wideband frequency synthesizer for direct conversion transceiver |
US6157260A (en) * | 1999-03-02 | 2000-12-05 | Motorola, Inc. | Method and apparatus for calibrating a local oscillator in a direct conversion receiver |
US6114980A (en) | 1999-04-13 | 2000-09-05 | Motorola, Inc. | Method and apparatus for settling a DC offset |
US6459889B1 (en) | 2000-02-29 | 2002-10-01 | Motorola, Inc. | DC offset correction loop for radio receiver |
US6418303B1 (en) | 2000-02-29 | 2002-07-09 | Motorola, Inc. | Fast attack automatic gain control (AGC) loop and methodology for narrow band receivers |
US6356217B1 (en) | 2000-02-29 | 2002-03-12 | Motorola, Inc. | Enhanced DC offset correction through bandwidth and clock speed selection |
US6317064B1 (en) | 2000-02-29 | 2001-11-13 | Motorola, Inc. | DC offset correction adaptable to multiple requirements |
US6268780B1 (en) | 2000-04-26 | 2001-07-31 | National Semiconductor Corporation | Frequency synthesizer with digital frequency lock loop |
US6654594B1 (en) | 2000-05-30 | 2003-11-25 | Motorola, Inc. | Digitized automatic gain control system and methods for a controlled gain receiver |
FI113424B (fi) * | 2000-12-22 | 2004-04-15 | Nokia Corp | Järjestelmä ja menetelmä suoramuunnosvastaanotinta varten, erityisesti GPS-vastaanotinjärjestelmä, jossa on ylipäästösuodatus |
DE10142019A1 (de) * | 2001-08-28 | 2003-03-20 | Philips Corp Intellectual Pty | Schaltungsanordnung zur Demodulation von Signalen |
DE10223396B4 (de) * | 2002-05-25 | 2005-08-04 | Diehl Ako Stiftung & Co. Kg | Eingangsschaltung für einen HF-Sendebaustein |
DE10253719B4 (de) * | 2002-11-19 | 2008-04-24 | Newlogic Technologies Gmbh | Phase Locked Loop mit digital gesteuerter Frequenzfeinabstimmung |
US7580691B1 (en) * | 2005-08-02 | 2009-08-25 | Rf Micro Devices, Inc. | System and method for reducing self interference |
RU2320076C1 (ru) * | 2007-03-02 | 2008-03-20 | Андрей Витальевич Паргачёв | Способ формирования модулированного радиосигнала, не содержащего боковых спектров и гармоник |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5854708A (ja) * | 1981-09-28 | 1983-03-31 | Nec Corp | 無線送信機 |
JPS58143631A (ja) * | 1982-02-19 | 1983-08-26 | Sony Corp | Pllシンセサイザ回路 |
JPS6093861A (ja) * | 1983-09-30 | 1985-05-25 | インターナシヨナル スタンダード エレクトリツク コーポレイシヨン | ベースバンド信号による電気通信用搬送波の周波数変調装置 |
JPH0242818A (ja) * | 1988-08-02 | 1990-02-13 | Fujitsu General Ltd | 安定化電圧制御発振器 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4131861A (en) * | 1977-12-30 | 1978-12-26 | International Business Machines Corporation | Variable frequency oscillator system including two matched oscillators controlled by a phase locked loop |
FR2554656B1 (fr) * | 1983-11-04 | 1986-06-27 | Lgt Lab Gen Telecomm | Emetteur a modulation de frequence applicable a la radiodiffusion fm |
GB2183946A (en) * | 1985-12-06 | 1987-06-10 | Plessey Co Plc | Frequency synthesiser |
US4837853A (en) * | 1987-06-05 | 1989-06-06 | Motorola, Inc. | Dual port FM demodulation in phase locked receivers |
US4882549A (en) * | 1988-11-16 | 1989-11-21 | Zvi Galani | Center offset microwave frequency synthesizer |
US4912432A (en) * | 1989-04-17 | 1990-03-27 | Raytheon Company | Plural feedback loop digital frequency synthesizer |
-
1990
- 1990-08-29 US US07/574,626 patent/US5079526A/en not_active Expired - Lifetime
-
1991
- 1991-08-16 DE DE69128886T patent/DE69128886T2/de not_active Expired - Fee Related
- 1991-08-16 EP EP91917054A patent/EP0546088B1/en not_active Expired - Lifetime
- 1991-08-16 AT AT91917054T patent/ATE163110T1/de not_active IP Right Cessation
- 1991-08-16 JP JP3517509A patent/JPH06500443A/ja active Pending
- 1991-08-16 CA CA002087719A patent/CA2087719C/en not_active Expired - Fee Related
- 1991-08-16 WO PCT/US1991/005837 patent/WO1992004765A2/en active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5854708A (ja) * | 1981-09-28 | 1983-03-31 | Nec Corp | 無線送信機 |
JPS58143631A (ja) * | 1982-02-19 | 1983-08-26 | Sony Corp | Pllシンセサイザ回路 |
JPS6093861A (ja) * | 1983-09-30 | 1985-05-25 | インターナシヨナル スタンダード エレクトリツク コーポレイシヨン | ベースバンド信号による電気通信用搬送波の周波数変調装置 |
JPH0242818A (ja) * | 1988-08-02 | 1990-02-13 | Fujitsu General Ltd | 安定化電圧制御発振器 |
Also Published As
Publication number | Publication date |
---|---|
WO1992004765A2 (en) | 1992-03-19 |
US5079526A (en) | 1992-01-07 |
DE69128886D1 (de) | 1998-03-12 |
WO1992004765A3 (en) | 1992-04-16 |
ATE163110T1 (de) | 1998-02-15 |
EP0546088A4 (en) | 1993-09-29 |
EP0546088A1 (en) | 1993-06-16 |
CA2087719A1 (en) | 1992-03-01 |
CA2087719C (en) | 1995-04-11 |
EP0546088B1 (en) | 1998-02-04 |
DE69128886T2 (de) | 1998-09-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH06500443A (ja) | 低周波数オフセット混合vcoを使用した周波数変調シンセサイザ | |
EP0799522B1 (en) | Image-reject mixers | |
CA1151735A (en) | Broadcast signal receiving system for directly recovering the modulating signal from a received modulated high frequency signal | |
EP0733280A1 (en) | Phase/frequency modulator | |
KR900008477B1 (ko) | 주파수 변환회로 | |
EP0196697B1 (en) | Am receiver | |
JPH07154287A (ja) | 直接変換受信機 | |
JP2002509685A (ja) | ゼロif直角復調器のための直流オフセット補償 | |
CN101242181A (zh) | 一种频率合成器及频率合成方法 | |
JPH09121315A (ja) | テレビジョン信号受信機におけるディジタル搬送波復旧装置及び方法 | |
US6073000A (en) | Direct conversion receiving circuit and direct conversion receiver | |
JPS61133729A (ja) | フエーズロツクドループ及びそれを用いる直接混合同期am受信機 | |
JP2603700B2 (ja) | 受信機 | |
US6133804A (en) | Transmitter with complex phase comparator | |
US5949290A (en) | Voltage controlled oscillator tuning apparatus and method | |
JPS5912214B2 (ja) | 同期信号発生回路 | |
US6617932B2 (en) | System and method for wide dynamic range clock recovery | |
US6473606B1 (en) | Common intermediate frequency broadcast radio front end | |
US20030067357A1 (en) | Automatic multiple II/4 phase shifter | |
JP2919328B2 (ja) | 変調回路 | |
JP3399017B2 (ja) | 位相同期装置 | |
JPS5951182B2 (ja) | Am受信機 | |
JPH0464217B2 (ja) | ||
KR0143727B1 (ko) | 위성통신시스템의 주파수 발진 장치 | |
Dvornikov et al. | Radio Receiving Devices of Amplitude-Modulated Signals |