JPH0646225B2

JPH0646225B2 - 電子式タイマ

Info

Publication number: JPH0646225B2
Application number: JP60121315A
Authority: JP
Inventors: 博之山本; 康彦上野; 精孝富岡
Original assignee: Omron Corp
Current assignee: Omron Corp
Priority date: 1985-06-03
Filing date: 1985-06-03
Publication date: 1994-06-15
Anticipated expiration: 2009-06-15
Also published as: JPS61278785A

Description

【発明の詳細な説明】（発明の分野）本発明は、交流電源の遮断時に補助電源によって時間計
数動作を続行するように構成された電子式タイマに係
り、詳しくは、時計クロック発生部と、この時計クロッ
ク発生部が発生した時計クロックに基づいて制御用時間
をつくる時計計数手段と、時刻設定値およびこの時刻設
定値に対応した出力状態のプログラムを入力する操作部
と、前記時刻設定値および出力状態の記憶手段と、前記
操作部から入力されたプログラムに従って出力する出力
部と、交流電源の遮断時に出力する補助電源とを備えた
電子式タイマに関する。

（発明の概要）本発明は、交流電源の復帰時に補助電源の電圧が基準電
圧以下の場合、時間計数手段あるいは記憶手段をリセッ
トすることにより、出力部からの出力状態の異常を防止
できるようにするものである。

（従来技術とその問題点）従来から、設定時刻になれば、出力をオンあるいはオフ
させる電子式タイマにおいて、外部の交流電源（商用電
源）が停電などにより遮断したときに、電池などの補助
電源で電流を供給して、時間計数動作を継続するように
構成されたものが多数知られている。

そのような構成の従来の電子式タイマの電気回路の一例
を第２図に示す。

第２図において、１′，２′は電源端子であり、この電
源端子１′，２′には、交流電源を全波整流し平滑して
安定化した直流定電圧が印加されるようになっている。
電源端子１′，２′間にダイオード３′を介してマイク
ロコンピュータのＣＰＵ（中央処理装置）５′および時
計クロック発生部８′が接続されている。ＣＰＵ５′
は、ＲＯＭ（リードオンリメモリ）６′とＲＡＭ（ラン
ダムアクセスメモリ）７′とを付帯している。

電源端子１′，２′間にはまた、ダイオード４′を介し
て操作部９′，出力部（リレー出力部）１０′および表
示部１１′が接続されている。

時計クロック発生部８′，操作部９′，出力部１０′お
よび表示部１１′は、バスを介してＣＰＵ５′に接続さ
れている。

ＣＵＰ５′は、時計クロック発生部８′が発生した時計
クロックに基づいて制御用時間をつくるものであり、前
記の時計計数手段に相当する。操作部９′は、時刻設定
値およびこの時刻設定値に対応した出力状態のプログラ
ムを入力するものである。ＲＡＭ７′は、操作部９′か
ら入力された時刻設定値および出力状態を記憶するもの
で、前記の記憶手段に相当する。表示部１１′は、操作
部９′から時刻設定値を入力する際に現在時刻を表示
し、実稼働状態で時刻設定値に対応した設定時刻を表示
するものである。出力部１０′は、操作部９′から入力
されたプログラムに従って、設定時刻において、その時
刻設定値に対応した出力状態の出力を行うものである。

ダイオード３′のカソードと電源端子２′との間に、ダ
イオード１２′，抵抗１３′および補助電源１４′の直
列回路が接続されている。また、ダイオード３′のアノ
ードと電源端子２′との間に、停電検出回路１５′が接
続されている。この停電検出回路１５′はＣＰＵ５′に
接続されている。

次に、この従来の電子式タイマにつき、交流電源が遮断
した場合の動作を説明する。

停電などにより交流電源が遮断されると、ダイオード
４′に接続された操作部９′，出力部１０′および表示
部１１′に対する電源端子１′，２′からの電流供給が
遮断される。しかし、ダイオード３′に接続されたダイ
オード１２′のカソード電位が交流電源の遮断によって
低下するため、ダイオード１２′が導通し、補助電源１
４′からＣＰＵ５′および時計クロック発生部８′に対
する電流供給が行われる。

一方、交流電源が遮断されると、停電検出回路１５′が
動作してＣＰＵ５′に遮断信号を出力する。補助電源１
４′から電流供給が確保されているＣＰＵ５′は、遮断
信号に基づいて出力部１０′および表示部１１′への信
号出力を停止するとともに、操作部９′からの入力の読
み込みも停止する。即ち、ＣＰＵ５′は、時計クロック
発生部８′からの時計クロックを入力し、時間計数動作
のみを実行する。

しかしながら、このような構成を有する従来例には、次
のような問題点がある。

即ち、補助電源１４′の電圧が、ＣＰＵ５′を動作させ
るのに必要な基準電圧以下に低下した場合には、ＣＰＵ
５′が暴走する可能性が高い。そして、この暴走は、交
流電源が復帰した場合でも継続している可能性がある。

ＣＰＵ５′が暴走しても、交流電源の遮断状態が継続し
ている間は、出力部１０′からの出力が停止されている
ため問題はない。

しかし、ＣＰＵ５′が暴走したままの状態で交流電源が
復帰し、操作部９′，出力部１０′および表示部１１′
に電流が供給されると、出力部１０′からの出力状態や
表示部１１′の表示に異常が発生する。

このような異常が発生すると、出力部１０′からの出力
によって制御されている機器が異常動作を起こす。即
ち、設定時刻でないのに不測の動作や停止が起こった
り、あるいは、設定時刻になっても決められた動作や停
止が行われなかったりする。

（発明の目的）本発明は、このような事情に鑑みてなされたものであっ
て、補助電源の電圧が基準電圧以下であっても、出力部
からの出力状態の異常を防止できるようにすることを目
的とする。

（発明の構成と効果）本発明は、このような目的を達成するために、次のよう
な構成をとる。

即ち、本発明の電子式タイマは、時計クロック発生部
と、この時計クロック発生部が発生した時計クロックに
基づいて制御用時間をつくる時間計数手段と、時刻設定
値およびこの時刻設定値に対応した出力状態のプログラ
ムを入力する操作部と、前記時刻設定値および出力状態
の記憶手段と、前記操作部から入力されたプログラムに
従って出力する出力部と、交流電源の遮断時に出力する
補助電源とを備えた電子式タイマであって、前記補助電
源電圧の電源が基準電圧以下の状態であることを検出
し、かつ、前記交流電源の遮断時には断路される補助電
源電圧検出回路と、前記交流電源の復帰時に前記補助電
源の電圧が基準電圧以下の状態である場所前記時間計数
手段および記憶手段のうちの少なくともいずれか一方に
対してリセット信号を出力するリセット回路とを備えた
ものである。

この構成による作用は、次の通りである。

即ち、交流電源が遮断して補助電源から電流供給がある
状態で、補助電源の電圧が基準電圧以下であり、時間計
数手段が暴走したとする。

しかし、交流電源の復帰時にリセット制御部が時間計数
手段あるいは記憶手段またはその双方にリセット信号を
出力して時間計数手段あるいは記憶手段またはその双方
を強制的にリセットしてイニシャライズする。

従って、交流電源の復帰後において、出力部からの出力
状態には異常が発生しない。その結果、出力部からの出
力によって制御されている機器が異常動作を起こすこと
が防止される。

また、補助電源電圧検出回路は交流電源の遮断時には断
路されるので、交流電源の遮断時に補助電源が補助電源
電圧の検出のために消費されない。

以上のことから、本発明によれば、補助電源の電圧が基
準電圧以下であっても、交流電源の復帰時に出力部の出
力状態に異常が発生することを防止することができると
いう効果が発揮される。

また、交流電源の遮断時に補助電源が補助電源電圧の検
出のために消費されないので、補助電源の長寿命化が計
られる。

（実施例の説明）以下、本発明を図面に示す実施例に基づいて詳細に説明
する。第１図は本発明の実施例に係る電子式タイマの回
路図である。

第１図において、従来例に係る第２図に示した符号から
記号ダッシュ「′」を除いた符号は、従来例に係るその
符号が示す部品，部分等と同様のものを指す。

また、特記しない限り、接続関係についても本実施例と
従来例とは同様の構成を有している。

本実施例において、従来例と異なっている構成は、次の
通りである。

ダイオード１２，抵抗１３および補助電源１４の直列回
路に対して、抵抗１７およびコンデンサ１８の直列回路
が並列接続されている。ダイオード１２と抵抗１３との
接続点と、抵抗１７とコンデンサ１８との接続点との間
にダイオード１２側をアノードとし、抵抗１７側をカソ
ードとする状態でダイオード１６が接続されている。

また、ダイオード３のカソードと電源端子２との間に補
助電源電圧検出回路１９およびスイッチング素子として
のトランジスタ２４の直列回路が接続されている。ま
た、この直列回路にリセット回路２０が並列接続されて
いる。そして、コンデンサ１８の正極端子が補助電源電
圧検出回路１９の入力端子に接続されている。補助電源
電圧検出回路１９の出力端子にリセット回路２０が接続
され、リセット回路２０の出力端子がＣＰＵ５のリセッ
ト端子に接続されている。

ダイオード１６，抵抗１７，コンデンサ１８，補助電源
電圧検出回路１９およびリセット回路２０が、発明の構
成にいうリセット制御部ＲＳを構成している。即ち、こ
のリセット制御部ＲＳは、交流電源の復帰時に補助電源
１４の電圧をチェックし、その電圧がＣＰＵ５を動作さ
せるのに必要な基準電圧以下であるときに、ＣＰＵ５に
対してリセット信号を出力するものである。

リセット制御部ＲＳにはコンデンサ１８の充電電圧が直
接的に入力されるが、このコンデンサ１８の充電電圧は
後述するように補助電源１４の電圧と実質的に等しい。

ダイオード４のカソードと電源端子２との間にツェナー
・ダイオード２１と抵抗２２との直列回路が接続さ、ツ
ェナー・ダイオード２１と抵抗２２の接続点とトランジ
スタ２４のベースとの間に抵抗２３が接続されている。

ツェナー・ダイオード２１は、交流電源からの電流供給
がある状態では導通するように、その降伏電圧が設定さ
れている。

なお、この電子式タイマは、限時時間が２４時間のデイ
リタイマであるが、２４時間以外の限時時間のものに構
成された電子式タイマにも適用できることはいうまでも
ない。

その他の構成は従来例と同様であるので、説明を省略す
る。

次に、この実施例の動作を説明する。

操作部９のキー操作により、時刻設定値およびこの
時刻設定値に対応した出力状態（オンまたはオフ）のプ
ログラムをＣＰＵ５に入力する。ＣＰＵ５は、入力され
たプログラムデータをＲＡＭ７に出力する。ＲＡＭ７
は、そのデータを記憶する。

ＣＰＵ５は、ＲＯＭ６に予め書き込まれているプロ
グラムに従って、時計クロック発生部８から発生される
時計クロックを計数することにより、制御用時間である
現在時刻をつくり出す。ＣＰＵ５は、プログラムを操作
部９から入力する際の設定時刻および出力状態を表示部
１１に表示させる。また、最も近い制定時刻，現在時刻
および現在出力のデータを表示部１１に出力し、表示部
１１に表示させる。

ＣＰＵ５は、現在時刻とＲＡＭ７に記憶された設定
時刻とを比較し、両者が一致した時に、その設定時刻に
対応した出力状態の出力を出力部１０に送出する。これ
と同時に、表示部１１の設定時刻表示および現在出力表
示を更新する。

交流電源から電流が供給されている状態では、抵抗
１７を介してコンデンサ１８に充電されている。その充
電電圧は、交流電源による供給電圧と等しい。コンデン
サ１８の充電電圧のためダイオード１６は非導通であ
る。また、ダイオード１２が非導通であるため、補助電
源１４からＣＰＵ５への出力はない。

補助電源１４の電圧は交流電源による供給電圧に等しく
設定されているため、補助電源１４の電圧はコンデンサ
１８の充電電圧と実質的に等しい。このコンデンサ１８
の電圧が補助電源電圧検出回路１９の入力端子に印加さ
れている。

また、ツェナー・ダイオード２１が導通し、トランジス
タ２４が導通するため、補助田園電圧検出回路１９が能
動状態となっている。もし、補助電源１４の電圧が基準
電圧以下になったとすると、交流電源からの電流供給が
ある状態でも、補助電源電圧検出回路１９からリセット
回路２０に出力があり、ＣＰＵ５にリセット信号が出力
されて、ＣＰＵ５がリセットされる。

停電などにより交流電源が遮断されると、ダイオー
ド４に接続された操作部９，出力部１０および表示部１
１に対する電源端子１，２からの電流供給が遮断され
る。

しかし、ダイオード３に接続されたダイオード１２のカ
ソード電位が交流電源の遮断によって低下するため、ダ
イオード１２が導通し、補助電源１４からＣＰＵ５およ
び時計クロック発生部８に対する電流供給が行われる。

一方、交流電源が遮断されると、停電検出回路１５が動
作してＣＰＵ５に遮断信号を出力する。補助電源１４か
ら電流供給が確保されているＣＰＵ５は、遮断信号に基
づいて出力部１０および表示部１１への信号出力を停止
するとともに、操作部９からの入力の読み込みも停止す
る。即ち、ＣＰＵ５は、時計クロック発生部８からの時
計クロックを入力し、時間計数動作のみを実行する。

また、交流電源の遮断によってツェナー・ダイオー
ド２１が非導通となるため、トランジスタ２４がオフ
し、補助電源電圧検出回路１９が非能動状態となる。さ
らに、リセット回路２０も非能動状態となる。

コンデンサ１８からの電流は、補助電源電圧検出回路１
９には流れないため、ＣＰＵ５に電流を供給している補
助電源１４の電力が補助電源電圧検出回路１９によって
消費されることが防止される。従って、補助電源１４の
電圧が正常である限り、ＣＰＵ５に対する電流値が所定
値よりも少なくなることがなく、ＣＰＵ５の動作に支障
を来すことはない。

補助電源１４の電圧が、ＣＰＵ５を動作させるのに
必要な基準電圧以下に低下し、その結果、ＣＰＵ５が暴
走したとする。

しかし、ＣＰＵ５が暴走しても、交流電源の遮断状態が
継続している間は、操作部９，出力部１０および表示部
１１は非能動状態となっているため問題はない。

ＣＰＵ５が暴走したままの状態で交流電源が復帰し
たとする。ＣＰＵ５，操作部９，出力部１０，表示部１
１，補助電源電圧検出回路１９，リセット回路２０およ
びツェナー・ダイオード２１と抵抗２２の直列回路には
交流電源による供給電圧が直ちに印加され、能動状態に
復帰する。

これに対し、復帰した交流電源からの電流によるコンデ
ンサ１８に対する充電については、抵抗１７の存在のた
め、コンデンサ１８の充電電圧が交流電源による供給電
圧と実質的に等しい電圧にまで復帰するのには、少し時
間がかかる。

即ち、リセット制御部ＲＳにおける補助電源電圧検出回
路１９の復帰時点に対して、コンデンサ１８の充電電圧
の復帰時点が遅れる。この遅れ時間の間に、補助電源電
圧検出回路１９の入力端子に、交流電源の遮断状態での
コンデンサ１８の電圧が印加される。この電圧は基準電
圧以下であるため、補助電源電圧検出回路１９からリセ
ット回路２０に出力があり、リセット回路２０から出力
されたリセット信号がＣＰＵ５をリセットする。これに
よって、ＣＰＵ５はイニシャライズされ、暴走状態が解
消される。

リセット信号の出力は、コンデンサ１８の充電電圧が復
帰するまで継続される。換言すれば、コンデンサ１８の
充電電圧が、ＣＰＵ５を動作させるために必要な基準電
圧に復帰するまでの間、ＣＰＵ５にリセット信号が出力
され続ける。

なお、ＣＰＵ５がリセットされたため、操作部９の操作
により時刻設定値とこれに対応した出力状態のプログラ
ムを再度ＣＰＵ５に入力する必要がある。

交流電源の復帰時にＣＰＵ５がリセットされるた
め、出力部１０からの出力状態や表示部１１の表示には
異常が発生しない。従って、出力部１０からの出力によ
って制御されている機器が異常動作を起こすことも防止
される。

【図面の簡単な説明】

第１図は本発明の実施例に係る電子式タイマの回路図、
第２図は従来例の回路図である。５……ＣＰＵ（時間計数手段）、７……ＲＡＭ（記憶手
段）、８……時計クロック発生部、９……操作部、１０
……出力部、１４……補助電源、ＲＳ……リセット制御
部

───────────────────────────────────────────────────── フロントページの続き (56)参考文献特開昭57−172282（ＪＰ，Ａ) 特開昭52−18366（ＪＰ，Ａ) 実開昭59−49238（ＪＰ，Ｕ) 実開昭59−130131（ＪＰ，Ｕ) 特公昭51−2265（ＪＰ，Ｂ１) 実公昭55−50631（ＪＰ，Ｙ２)

Claims

【特許請求の範囲】

【請求項１】時計クロック発生部と、この時計クロック
発生部が発生した時計クロックに基づいて制御用時間を
つくる時間計数手段と、時刻設定値およびこの時刻設定
値に対応した出力状態のプログラムを入力する操作部
と、前記時刻設定値および出力状態の記憶手段と、前記
操作部から入力されたプログラムに従って出力する出力
部と、交流電源の遮断時に出力する補助電源とを備えた
電子式タイマであって、前記補助電源電圧の電源が基準
電圧以下の状態であることを検出し、かつ、前記交流電
源の遮断時には断路される補助電源電圧検出回路と、前
記交流電源の復帰時に前記補助電源の電圧が基準電圧以
下の状態である場合前記時間計数手段および記憶手段の
うちの少なくともいずれか一方に対してリセット信号を
出力するリセット回路とを備えた電子式タイマ。
【請求項２】前記出力部の電源回路が、前記交流電源の
遮断時に断路されるように構成されている特許請求の範
囲第（１）項記載の電子式タイマ。