JPH0646066A - 直列データ伝送用のコード化方式 - Google Patents

直列データ伝送用のコード化方式

Info

Publication number
JPH0646066A
JPH0646066A JP6038393A JP6038393A JPH0646066A JP H0646066 A JPH0646066 A JP H0646066A JP 6038393 A JP6038393 A JP 6038393A JP 6038393 A JP6038393 A JP 6038393A JP H0646066 A JPH0646066 A JP H0646066A
Authority
JP
Japan
Prior art keywords
code
data
signal
control
bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6038393A
Other languages
English (en)
Other versions
JP2824183B2 (ja
Inventor
James R Hamstra
ジェームズ、アール、ハムストラ
Robert K Moulton
ロバート、カーク、モウルトン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Unisys Corp
Original Assignee
Unisys Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unisys Corp filed Critical Unisys Corp
Publication of JPH0646066A publication Critical patent/JPH0646066A/ja
Application granted granted Critical
Publication of JP2824183B2 publication Critical patent/JP2824183B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/38Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40Transmitting circuits; Receiving circuits
    • H04L25/49Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4906Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes
    • H04L25/4908Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes using mBnB codes

Abstract

(57)【要約】 【目的】 直列伝送用2進データをコード化およびデコ
ード化するため媒体に依存しない直列データ伝送用のコ
ード化方式を提供する。 【構成】 データを記憶するデータレジスタ510と、
制御コードを記憶する制御レジスタ512と、データと
制御コードを多重化するマルチプレクサ514と、デー
タおよび制御コードをコード化するエンコーダ手段51
6と、コード化された信号をNRZIフォーマットに変
換するコンバータ520とを備えている。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、2つまたはそれ以上の
通信ステーションの間で直列伝送される2進データと制
御信号をコード化/デコード化する媒体に依存しないシ
ステムに関し、また近距離および遠距離両方のデータ通
信システムにおける用途に適している。さらに特定すれ
ば本発明は、近距離または遠距離通信網またはその他の
データ通信環境に利用できる、ランレングスを区切った
またはランレングスを制限した自己クロック抽出コード
化システムに関し、かつ光ファイバ、同軸ケーブルおよ
びより線対を含む種々の物理媒体におけるベースバンド
伝送に良好に適応し、かつ点対点またはバスにより星
形、ループまたはリング状に相互接続されたステーショ
ンを有する種々のシステムに使用できる。
【0002】
【従来の技術】ランレングスを制限した群コードは周知
であり、かつこれらコードのうちいくつかのものの特性
は、「IEEE、トランザクションズ、オン、マグネチ
ックス」MAG−12巻、6号、1976年11月、7
40〜742頁に記載されている。磁気記録システムに
使用するこのようなコードを最適化するために多くの研
究が為されてきたが、一方最適特性が相違する高速直列
データ伝送システムに使用するようにこのようなコード
を最適化する研究は比較的少なかった。
【0003】ランレングス制限コードは、コードを利用
する環境に応じて種々の有利な特性を生じるように設計
されている。これらコードは、通常第2コードの形の信
号順序が連続する2つの2進1の間に連続した個より
多い2進0を持つことがなく、かつ連続した2進1の間
に少なくとも個の2進0を持たなければいけないとい
うような強制を受ける。の値を限定すれば、コードは
自己クロック抽出可能になる。すなわち0と1の間の信
号の遷移は、受信ステーションにおいてデータビット流
からクロック信号を抽出または再生するために利用でき
る。
【0004】周知のコードの中で、ここで取扱うもの
は、m=4の2進ビットの第1コードの特性をコード化
してn=5の2進ビットの第2コードにした4/5速度
NRZIコードであり、その際第2コードの信号が、1
の生じた際に反転するノンリターントウーゼロフォーマ
ット(NRZI)になっている。
【0005】比m/nは、コード化効率の尺度であり、
かつ特にデータ伝送速度を規定するので、直列通信シス
テムにおいて重要である。例えば第1コードにおいて2
進ビットが生じる速度が125メガビット/secであ
る直列システムにおいて、コード化効率がm/n=0.
5であると、データ伝送の実効速度は低下し、62.5
メガビット/secになる。
【0006】直列データ伝送用のコードを設計する際考
慮すべきその他の要因は、信号順序により伝送媒体に加
えられる最大累積DC成分である。高速データ伝送シス
テムのステーションは通常かなり遠くに離れているの
で、共通アースを設けることは現実的でない。それ故に
ACカップルによる平衡伝送システムにおいて信号伝送
は、所定の公称レベルの上または下に、コード化2進ビ
ットの表示と同じ量だけ信号レベルをシフトして行われ
る。理想的には最大DCレベルは0にする。すなわち所
定の期間にわたって信号の振幅を平均化し、公称値と等
しい値にする。所定のコードは、最大DCレベルを0に
することができる。例えばマンチェスターコードにおい
てそれぞれの2進ビットは、1つのセル期間において公
称レベルより上にありかつ第2のセル期間において公称
レベルより下にある信号レベルによって表わされ、その
際2つのレベルの相対位相によって、2進0または1が
表わされる。「セル」とは、mビットコードにコード化
した1ビットのデータを信号伝送するため必要な期間の
ことであり、またマンチェスターコードではそれぞれの
2進ビットを表わすために2つのセルが必要なので、コ
ード化効率m/nはわずか50%である。
【0007】直接NRZおよびNRZIコードのような
その他のコードは100%のコード化効率を提供する
が、高速直列データ通信システムには不適当である。な
ぜならこれらのコードでは、大きな累積DCシフトが生
じることがあり、また連続する1の間の0の数が制限さ
れておらず、それにより自己クロック抽出が妨げられる
からである。NRZIコードの自己クロック抽出の能力
の不足は、データビットの流れの中で遷移が生じなかっ
た場合、所定の間隔でデータビットを挿入するかまたは
一方の信号レベルから他方への遷移を挿入することによ
って解決できる。しかしこの挿入の結果、コード化効率
の低下(および変化)と共にデータ速度が可変になって
しまう。
【0008】表1は、いくつかのコードに関してデータ
速度、コード化効率、最大累積DCシフトおよび最大遷
移間間隔を示している。表1および前記の説明から明
らかなように、所定のシステム設計の要求に合致した適
当なコードを得るため、コード化効率、最大累積DCシ
フトおよび自己クロック抽出能力の種々のコードの要求
の間でバランスをとらなければならない。 表 1 コード形式 データ速度 コード化効率 最大累積 最大遷移間 (メガビット DCシフト 間隔(コー /秒) ドセル) ──────────────────────────────────── NRZ 125 100% 50% 無制限 NRZI 125 100% 50% 無制限 ビット挿入 93.5〜125 75〜100% 30% 3 マンチェスター 62.5 50% 0% 1 群コード 100 80% 10% 3 (4/5)** 本発明)
【0009】
【発明が解決しようとする課題】伝送期間にわたって平
均化した累積DCシフトが公称レベルの10%を越えな
い場合、ほとんどの高速直列データ伝送システムは、ほ
とんど受信機の特性をそこなうことなく、全く良好に動
作できることがわかっている。本発明は、この評価基準
に合致するだけでなく、高いコード化効率と自己クロッ
ク抽出能力をも有するコードを提供するものである。
【0010】前記のように周知の多くのコードは、ファ
ンクションコードを考慮していない特に磁気記録システ
ムのために開発されたものであり、また高速直列伝送シ
ステムに使われているコードは、ファンクションまたは
制御信号の作用を考慮しておらず、すなわちシステムの
動作状態を変える信号を考慮していない。本発明は次の
ようなコードを提供する。すなわちデータおよびファン
クションまたは制御信号は、すべて同じ約束に従い、コ
ード化効率は低下せず、最大累積DCシフトは、伝送期
間にわたって平均化して10%を越えず、また制御およ
びデータコードは、すべて自己クロック抽出可能であ
る。
【0011】本発明の目的は、直列伝送用2進データを
コード化およびデコード化するため媒体に依存しない改
善された方式を提供することにある。
【0012】本発明の目的は、近距離および遠距離通信
網のどちらでも利用できる直列インターフェースのため
ランレングスを区切った自己クロック抽出コード化方式
を提供することにある。
【0013】
【課題を解決するための手段】これら本発明の目的は、
有利な構成においてそれぞれの送信機にエンコーダを設
け、第1コードの形のそれぞれ4ビットのデータをコー
ド化し、第2コードの形の5ビットデータにすることに
よって達成される。第2グループの32個の異ったコー
ドの中からわずか16個だけをデータコード値として選
び、これら値はコード化した後のデータ流の中の連続し
た1の間に3つより多い2進0が無いように、それによ
りデータ流からクロックを再生できるようにするため十
分に近い間隔で確実に信号遷移を生じるように選ばれて
いる。第2のグループの残りの16個のコード値のうち
所定の1つは、制御ファンクションを表わすために使わ
れる。システムのプロトコールは次のようになってい
る。すなわちデータおよび制御ファンクションの両方を
表わすコード化後の信号の流れは、連続した1の間に3
個より多くの1を持つことがなく、かつ伝送媒体上の累
積DCシフトは、伝送期間にわたって平均化した場合、
公称レベルの10%を越えることがない。それぞれのエ
ンコーダは、第1コードの形のデータまたは制御コード
をROMのアドレス入力端子に供給するかしないかをゲ
ート制御するマルチプレクサを有する。ROMは、第2
コード用の種々のコード値を記憶しており、かつROM
をアドレス制御すると、コード値がROMから読出さ
れ、直列にされ、かつ伝送媒体に供給する前にNRZか
らNRZIフォーマットに変換される。
【0014】それぞれの受信機は、受信信号をNRZフ
ォーマットに逆変換するデコーダを有する。NRZ信号
は、直列シフトレジスタ内にシフトされる。n=5ビッ
トの2進コードの形をした出力信号は、レジスタから読
出され、かつ第1の(m=4)コード用のコード値を記
憶したROMにアドレスとして供給される。それからデ
コード化された値がROMから読出される。クロック再
生手段に加えてそれぞれのデコーダも、伝送媒体の状態
を表わす所定の信号順序を検出する手段を有し、この検
出手段は、信号を発生してデコーダ回路と受信機回路を
制御する。コード化および/またはデコード化の機能を
果たすため、エンコーダおよび/またはデコーダにRO
Mではなくゲート回路を使用してもよい。
【0015】
【実施例】本発明の実施例を以下図面によって説明す
る。
【0016】典型的な通信ステーション 図4は、直列データ通信システムの部分を構成する一つ
のステーションを示す。このステーションは、コミュニ
ケイション・エンティティ410を有し、それは従来技
術に於けると同様に、送信機、受信機、或いは送信機と
受信機との両方を含んでいて良い。このコミュニケーシ
ョン・エンティティは、媒体インターフェイス420及
びデコーダ414を介して、送信媒体442から信号を
受信するよう接続されており、またエンコーダ412及
び媒体インターフェイス416を介して送信媒体に信号
を供給するよう接続されている。
【0017】媒体インターフェイス416及び420
は、在来の設計のものであって、媒体上の信号を当該ス
テーションで処理され得る形式もしくはレベルに変換す
る目的を有する。例えば、媒体442が光学リンクであ
れば、インターフェイス416及び420は、電気−光
学変換器を有する。
【0018】デコーダ414については後に詳述する
が、送信媒体からの直列ビット信号を、他のコミュニケ
イション・エンティティによってそれらが発生されたコ
ードにデコードする。エンコーダ412は、コミュニケ
イション・エンティティによって発生されたデータと制
御信号を、他のコミュニケイション・エンティティに向
けて媒体442上に送信するのに適した直列ビット・コ
ードにエンコードする。在来設計のフェイズ・ロック・
ループが用いられて、インタフェイス420を通過する
直列データ・ストリームからクロック信号を得る。
【0019】図4は、送信機と受信機との両方を有する
コミュニケイション・エンティティを持っているステー
ションを示している。各ステーションが図4に示す要素
の全てを持つ必要がないことは明らかである。例えば、
エンコーダ412と媒体インターフェイス416とは、
コミュニケイション・エンティティが受信機のみを有す
る場合には必要がない。
【0020】図4に示した様な多数のステーションは、
図1に示した全二重二地点間システム、図2に示したバ
ス・システム、或いは図3に示したリング・ネットワー
ク・システムのような様々なシステム構成で相互接続さ
れ得る。
【0021】エ ン コ ー ダ グループ・コードと他の先行技術のコードとの主たる相
違は、通常のビット毎のコード化技術が差動マンチェス
ター・コードのような他のセルフ・クロッキング・コー
ド他システムで用いていたよりもより大きいデータ・ブ
ロックをこれらのコードが翻訳する能力にある。本発明
の好適な実施例では、固定シーケンスの即ちm=4のデ
ータもしくはファンクション制御ビットのブロック(デ
ータ・グループ)が固定シーケンスの即ちm=5のコー
ド・ビットのブロック(データ・グループ)に符号化さ
れる。ここに云うデータなる語は、2進情報データだけ
ではなしに、2進ヘッダー・フィールド、アドレス・フ
ィールド、情報フィールド、フレーム・チェック・フィ
ールド等の特定の応用もしくはシステム構成で要求され
得る情報データをも包含する用語として用いられてい
る。
【0022】全てのグループ・コードは、同一の設計概
念を用いているが、ブロック長さが異なり、特定のコー
ド・グループ値(即ちビット・パターンもしくはビット
・シーケンス)の割当てが異なっており、異なった各デ
ータ・グループ値を表わし、他の異なった送信制御情報
を表わす。特有のコード・グループ値は、良く「コード
・ポイント」と称されている。nブロック長のグループ
・コードには、2n のコード・ポイントが存在し得るの
で、以下に説明する本発明の好適な実施例については2
5 =32のコード・ポイントがある。これらのコード・
ポイントと、それら二進数表示との十進数表示とが図1
0に示されている。
【0023】m=4の場合には、4ビットのグループ内
に2進ビットの組合わせが16通りあり得る。これらの
組合わせの各々は「データ・カルテット」と称され、こ
れらのカルテットの各々の2進値と16進値が表Bに示
されている。第1のコードには最大16のカルテットが
あり、第2のコードには32のコード・ポイントがある
から、第2のコードに於ける全てのコード・ポイントが
使用されるわけではない。本発明の一特徴によれば、デ
ータ・カルテットと制御コードとを表わすのに用いられ
るコード・ポイントは、システム構造を説明した後に述
べる或る基準に従って選択される。
【0024】図5は、本発明の原理に従って構成された
エンコーダを示している。このエンンコーダは、第1の
レジスタ510と、第2のレジスタ512と、セレクタ
もしくはマルチブレクサ514と、エンコーダ手段と、
シフト・レジスタ518と、コンバータ520とを有す
る。図5のエンコーダは、コミュニケイション・エンテ
ィティ410に付属しており、データ・グループもしく
はカルテット、ファンクション・コード及びその出力が
データ・グループ・コードを表わすのか、ファンクショ
ン制御コードを表わすのかを示す信号を発生する。デー
タ・グループ・コードとファンクション制御コードと
は、各々4個の2進ビットから成り、それらはレジスタ
510と512に供給される。各データ・グループ・コ
ードとファンクション制御コードと共に、このコミュニ
ケイション・エンティティは、導線508上に信号を生
じ、その信号はデータ・グループ・コードもしくはファ
ンクション制御コードがエンコーダに対して同時に供給
されているか否かを表示する。
【0025】導線508上の信号は、セレクタ514を
起動させ、レジスタ510からのデータ・カルテットも
しくはレジスタ512からの制御コードはセレクタを介
してエンコーダ手段516の入力にゲートされる。この
エンコーダ手段は、読取り専用メモリ(ROM)、ゲー
ト論理アレイもしくはその他の4ビット入力コードを5
ビット出力コードに変換もしくは翻訳する適当な手段で
あって良い。エンコーダ手段516がROMであるとし
て、セレクタ514からの出力信号と導線508上の信
号とは、メモリに於ける32のロケーションの内の何れ
か一つから記憶されたコード・グループを読出すことの
出来るアドレスを構成する。しかし、或る好適な実施例
では、たった16のデータ・カルテットとたった9のフ
ァンクション制御コードしかないので、ROMは25の
5ビット・コード・グループしか記憶しない。これは5
のアドレス指定信号を要する。データ及び制御コードは
全て4ビットであるから、導線508上の信号は制御コ
ードをデータ・コードから識別する。
【0026】エンコーダ手段516から読取られた各コ
ード・グループは、5ビットのシフト・レジスタ518
に並列に与えられ、ロード信号の発生の際にロードされ
る。このロード信号は、コミュニケーション・エンティ
ティ410によって発生され、図6に波形610及び6
12によって示された如きコミュニケイション・エンテ
ィティによって発生された5番目毎のエンコード・ビッ
ト・クロック・パルスと同時に生ずる。コミュニケイシ
ョン・エンティティは、一連のシフト信号をも発生し、
そのシフト信号はレジスタ518に与えられて、その内
容を右にシフトする。シフト信号は、ロード・パルス間
の時間内に発生し、各エンコード・ビット・クロック・
パルスと同時に発生する。このシフト信号の波形は図6
の波形614に示されている。
【0027】レジスタ518の右端のステージからの出
力は、コンバータ520に与えられ、該レジスタに与え
られた一連のロード信号とシフト信号により、導線71
6上に現われるコード信号はノン・リターン・トウー・
ゼロ(NRZ)フォーマット形式である。NRZフォー
マットの一連の信号は、図7に於ける波形716によっ
て示されている。
【0028】レジスタ518のNRZ出力は、コンバー
タ520によって、ノン・リターン・トウー・ゼロ・イ
ンバート・オン・ワンズ(NRZI)フォーマットに変
換され、この際、信号レベルは波形712によって示さ
れた如く、2進1状態の発生の度に第1と第2のレベル
の間でシフトする。得られたNRZIコードのシーケン
スは、コンバータ520から媒体インターフェイス41
6(図4)を介して送信媒体442に供給される。
【0029】送信媒体442上に与えられたNRZIコ
ードは、システム構成に依存して、即ち、ステーション
が2地点間、リング、ループ、スター構成の何れで相互
接続されているかに依存して、一つ以上のステーション
に送信される。
【0030】デ コ ー ダ 送信中のステーション(図4)の媒体インターフェイス
416によって、送信媒体442上に与えられた信号
は、その送信媒体に接続された一つ以上の受信ステーシ
ョンによって受信される。各受信ステーションに於て、
信号は媒体インターフェイス420に供給され、そこで
或る種の変換(例えば、光学−電気変換)が行なわれ
る。得られた電気信号は、クロック回復回路418及び
デコーダ414に与えられ、それはNRZIコード・グ
ループを4ビット2進コード・グループに変換する。
【0031】クロック回復回路418は、図8に於て受
信クロック回復回路810として示されており、それは
在来の設計によるものであって良い。それは受信したN
RZI符号化データの信号レベル遷移を用いて、符号化
されたデータに同期されたデコード・ビット・クロック
を起動する。図8の残余の素子は、デコーダ414を含
む。
【0032】このデコーダはNRZIをNRZに変換す
るコンバータ812、10ビット・シフト・レジスタ8
14、5ビット・レジスタ818、デコード手段82
0、一対のAND回路821及び823、データ・レジ
スタ824、制御レジスタ825、ライン状態検出器8
13、及びコード・グループ同期論理815を有する。
送信媒体442からの信号は、媒体インターフェイス4
20によって操作されて、その信号を図8のデコーダに
対する入力に適した形式に変換し、その結果得られた信
号はクロック回復回路810とコンバータ812に供給
される。
【0033】このコンバータ812は、在来設計のもの
であり、その入力に供給された入来信号を表示する波形
をNRZフォーマットでその出力に生ずる。コンバータ
812の出力は、シフト・レジスタ814の第1ステー
ジに与えられる。
【0034】このクロック回復回路は、図9に於ける波
形910によって示された一連のデコード・ビット・ク
ロック・パルスを発生することにより、入来信号に応答
する。このクロック・パルスは、シフト・レジスタ81
4に供給されて、そこにコンバータ812から逐次的な
出力信号をロードする。
【0035】シフト・レジスタ814の10個のステー
ジは、ライン状態検出回路813に接続されている。こ
のライン状態検出回路もまたデコード・ビット・クロッ
ク・パルスを受け取り、それらのパルスの各々に応答し
てシフト・レジスタ814の内容を感知する。このライ
ン状態検出回路の目的は、後述の如くコード・グループ
同期とは独立して任意のコード・ビット境界に生じ得る
特定の制御コードを検出することである。或る制御コー
ド(スタート・デリミッタ)の検出の際、回路813は
出力信号を生じて、コード・グループ同期論理815を
リセットもしくはリスタートさせる。
【0036】コード・グループ同期論理815は、モデ
ュロ・5カウンタを有し、デコード・ビット・クロック
・パルスの各々に応答して1ずつ増分される。このカウ
ンタは、導線912上にコード・グループ信号を、そし
て導線914上にデータ・グループ信号を各サイクル毎
に生じ、図9に示されている如く、コード・グループ信
号が発生した後、エンコード・ビット・クロックの4パ
ルス遅れでデータ・グループ信号が生ずる。
【0037】論理815によって生じたコード・グルー
プ信号は、レジスタ818に供給され、そしてそのレジ
スタ818はシフト・レジスタ814の5つの右端ステ
ージからの出力を並列に受取る。各コード・グループ信
号の各々に応答して、レジスタ818はこれらのステー
ジからの出力をロードされる。
【0038】デコード・レジスタ818からの出力は、
デコード手段820に供給され、そしてそのデコード手
段はROMか論理回路であって良い。何れにしても、デ
コード手段は、レジスタ818からの出力信号を、エン
コーダ手段516にそれらが供給された形式にデコード
する。デコード手段820がROMであるものとして、
レジスタ818からの出力はROMをアドレス指定し
て、デコードされた値を読出す。記憶されたデコード値
に加えて、ROMは各ロケーションに標識を持ってお
り、その標識は当該ロケーションがデータ・カルテット
もしくは制御ファンクション・コードに関するデコード
値を記憶するか否かについての標識を与える。ROMか
ら読取られた4ビットのデコード値は、データ・レジス
タ824と制御レジスタ825との両方に与えられる。
デコード値と共にROMから読出された標識は、AND
ゲート821及び823に供給され、それらのアンド・
ゲートは、論理815からのデータ・グループ信号によ
って更に起動状態にされる。ANDゲート821及び8
23からの出力は、データ・レジスタ824と制御レジ
スタ825のローディングを夫々可能にさせる。従っ
て、デコード値を伴なうROMから読出された標識がデ
ータ・カルテットを表わすか制御ファンクション・コー
ドを表わすかに依存して、デコード値はレジスタ824
かレジスタ825かにロードされる。
【0039】レジスタ824及び825の出力は、受信
中のコミュニケイション・エンティティ410(図4)
に供給され、そこでデータ及び制御コードは在来の手段
によって処理される。ループ又はリング・システムで
は、この処理はレジスタ824及び825の出力を再符
号化して、データ・カルテット及び制御コードが次のス
テーションに対して「リピート」もしくは転送されるよ
うにすることを含み得る。
【0040】コード値の選択 図7をちょっと参照して、水平な線718は、NRZI
信号のシーケンスによって生ぜしめられるべきDC成分
の所望レベルもしくは名目レベルを示す。波形712に
於ける各パルスの高さがVであるとすれば、信号は+1
/2Vと−1/2Vとの間でシフトし、所与の時間内で
の名目的なもしくは所望の累積DC成分はVの半分の高
さかゼロボルトかである。この名目レベルは、その時間
内で等しい時間間隔の間、信号が+1/2Vと−1/2
Vである場合にのみ生ずる。コード・グループ1011
1(波形716参照)について考えると、垂直な2本の
線720によって示されたコード・グループの時間間隔
に亘って測定されたコード化されたNRZI信号(波形
712)についての信号レベルの平均値は+.05Vで
ある。従って、このコード・グループのDC偏差は+.
05Vであり、名目値からの百分率DC偏差は.05V
/.5V即ち10%である。コード・グループ1011
が、図7に示されている場合のように0ではなくて、1
が前にあったとすれば、そのコード・グループに関する
NRZI波形は反転され、名目レベルからのDC偏差は
−10%となる。
【0041】本発明の新規な面は、エンコーダ手段51
6とデコーダ手段820に記録される(もしくは、それ
によって発生される)特定のコード値の選択に関してい
る。前述の如く、4ビット・コードを5ビット・コード
にコード化するとき、第2のコードに於ける2進ビット
の32の可能な値もしくは組合わせがあり、そしてそれ
は第1のコードの16の可能な値を示すのに選択され得
る。選択された値は、システムのセルフ・クロッキング
能力に影響するばかりでなく、名目レベルからの最大D
C偏差にも影響を与える。その値は、各値を表わす波形
中に少なくとも二つの信号遷移があり、また全ての有効
なデータ・フィールド・シーケンスの間に連続した1の
間に三つ以上の連続した0が生じないように選択され
る。これによって、コードに関する満足なセルフ・クロ
ッキング能力が保証できる。その値は、名目レベルから
のDC成分の最大偏差が送信シーケンス中に、平均して
10%を越えないように選択される。前述の如く、クワ
イエト及びホルト・コードを表わすために選択された値
はこれらの制限の両方に適合しない。
【0042】図10は、5ビット・コードに於ける可能
な32の値もしくはコード・ポイントの各々について同
等の10進値、2進表示によるコード・ポイント値、改
善指数(afigure of merit)WXY
Z、及びコード・グループを表わすNRZIの2通りの
可能な波形を示している。NRZI波形の左側欄は、そ
の波形の前に低レベル(−1/2V)で終る波形がある
場合に生ずる波形であり、右側欄は、その波形の前に高
レベル(+1/2V)で終る波形がある場合に生ずる波
形である。
【0043】改善指数WXYZは、各コード・ポイント
についてのデューティ・サイクルの表示を与える。改善
指数に於てWは、コード・ポイントについての名目レベ
ルからのDC成分の変化の方向を表わす。Wが+である
ことは、そのコード・ポイントの波形が、コード・ポイ
ント間隔の大部分にわたって、そのグループの始期に於
けると同一の電圧極性に留まることを示し、Wが−であ
ることは、コード・ポイント間隔の大部分に亘って反対
極性になることを示している。
【0044】XYは、名目レベルからのDC成分の偏差
の大きさ(百分率ではない)を表わす。Wが+であるか
−であるかに依存して、DC成分の偏差の量が名目レベ
ルに加算されもしくは名目レベルから減算されるとき、
それはコード・ポイントについてのデューティ・サイク
ルの標識を与える。例えば、コード・ポイントの偏差の
量が50(即ちVの50%)であれば、Wの極性を考慮
してこの値が50(名目レベルはVの50%である)に
加えられる。Wが+であれば、その合計は100%のデ
ューティ・サイクルを生ずる。これは図10の第1行の
右側のNRZI波形と、後に示す表Aの第1行の第2欄
に示されている。この場合先行のコード・ポイントが高
レベルで終っているものと仮定している。先行のコード
・ポイントが低レベルで終っていれば、デューティ・サ
イクルは100−(WXY+名目値)即ち0であり、こ
れは図10の第1行の左側の波形及び表Aの第1行第3
欄に示されている。表Aは、各コード・ポイント(第4
欄)についての改善指数(第1欄)ならびに先行コード
・ポイントが高レベルで終った場合のデューティ・サイ
クル(第2欄)、及び先行コード・ポイントが低レベル
で終った場合のデューティ・サイクル(第3欄)を示
す。
【0045】 表 A WXYZ改善指数 W=デューティ・サイクルが名目値から外れる方向 XY=名目値50%からの偏差 Z=コード・ポイントのバリティ コード・ポイント・デューティサイクル コード・ポイントWXYZ WIN=高 WIN=低 10進表示 +50+ 100 0 (00) +50− 100 0 なし +40+ 90 10 なし +40− 90 10 (01) +30+ 80 20 (03)(06)(12)(24) +30− 80 20 なし +20+ 70 30 なし +20− 70 30 (02)(07)(13)(25) +10+ 60 40 (05)(10)(15)(20)(27)(30) +10− 60 40 なし +00+ 50 50 なし +00− 50 50 (04)(11)(14)(21)(26)(31) −10+ 40 60 (09)(18)(23)(29) −10− 40 60 なし −20+ 30 70 なし −20− 30 70 (08)(19)(22)(28) −30+ 20 80 (17) −30− 20 80 なし −40+ 10 90 なし −40− 10 90 (16) −50+ 0 100 なし −50− 0 100 なし
【0046】改善指数に於けるZは、関連するコード・
ポイントのバリティの表示である。コード・ポイントの
波形に於て1(遷移)が奇数あればZは−であり、1が
偶数あればZは+である。従って、偶数バリティ(Z=
+)を有する全てのコード・ポイントは、そのコード・
ポイントの始めに於ける電圧レベルと同一電圧レベルで
終り、また奇数バリティ(Z=−)を有する全てのコー
ド・ポイントは、そのコード・ポイントの始めに於ける
電圧レベルと反対の電圧レベルで終る。
【0047】コード・ポイントのどのシーケンスもデュ
ーティ・サイクルについて評価されることが出来、それ
によって名目レベルに関してDC成分の変化を決定でき
る。これは、連続するコード・ポイントのWXYの項を
合計し(全てのコード・ポイントのWXY項は、先行コ
ード・ポイントのバリティが奇数であれば極性が反転す
ることに注意して)、その結果をその連続するコード・
ポイントの数で割ることによってなされ得る。以上よ
り、次のことが云える。
【0048】a)連続したコード・ポイントの“Z”と
“W”の項が等しいと、DC成分は同一方向に相互作用
して、例えばWXY−コードパターン(例えば+20
−)の次に−XYZコード・パターン(例えば−10
+)が来ると、これらの二つのコード・パターンにわた
って、名目値近辺の数学的に平均化されたDC成分変化
(例えば+15%)が得られる。
【0049】b)“Z”と“W”の項が反対であると、
DC成分は反対方向に相互作用して、例えば+XYZコ
ード・パターン(例えば+10−)の前にWXY−(例
えば+20−)が来ると、これら二つのコード・パター
ンにわたって平均DC成分(例えば+5%)を生ずる。
【0050】c)−10+と+00−との連続したコー
ドの組合わせは、これらの連続したコード・パターンに
わたって名目値から最大10%のDC成分偏差を生ず
る。
【0051】d)奇数バリティ(Z=−)を持ったコー
ド・ポイントが反復されると、連続したコード・ポイン
ト対の間隔にわたって、名目値から0%のDC成分偏差
を生ずる。例えば、−20−パターンの後に−20−パ
ターンが来ると、この連続コード・グループ対にわたっ
て0%DC成分が生ずる。+30+コード・パターンの
後に−30+コード・パターンが来ると、これらの連続
したコード・グループ対にわたって0%のDC成分を生
ずる。
【0052】媒体インターフェイス回路416と420
に関連したRC時定数が充分に大であって、(1)+3
0+パターンのように単一の有効コード・ポイントの効
果によって最小限の影響を受け、(2)また連続した3
個のゼロ・コード・ビットによって最小限の影響を受け
ていると仮定する。実際問題として、このRC時定数
は、もちろん特定の適用パラメータによるけれども、ビ
ット・クロック信号のおよそ50倍であると概算でき
る。
【0053】上述の考察を基にして、5ビット・コード
に於けるコード・ポイントの割当ては次の様になされ
る。
【0054】データ・カルテット データ・カルテットは、可変長メディア・トランスペア
レント2進データを送信するのに用いられる。本発明の
目的については、メディア・トランスペアレント・デー
タは個々的な適用に適切なヘッダー・フィールド、アド
レス・フィールド、情報フィールド、フレーム、チェッ
ク・フィールド等を含む送信の全2進データ内容として
定義される。データ・カルテットは以下に述べるスター
ティング・デリミッタ・シーケンスによってコード・グ
ループ境界が確定された後にデータ・レジスタ824で
検定される。
【0055】データ・カルテットが自由に分配されると
すれば、全てのデータ・カルテットの後に他のデータ・
カルテットが来ても良い。本発明によって提供された三
つのコード・セルの遷移間の最大間隔の制限を満足する
には、頭部に一つの(最大)コードのゼロを有するもの
と尾部に二つの(最大)コードのゼロを持ったコード・
ポイントのみが許容される。斯くて、コード・ポイント
に対するデータ・カルテットの割当ては、表Bに示され
ているように、次の通りである。 表 B コード・ポイント 10進値 2進値 符号 割 当 て ライン状態 00 00000 Q クワイエト(不作動) 04 00100 H ホルト(強制遮断) 31 11111 I アイドル スターティング・デリミッタ 24 11000 J 連続したSD対の第1番目 17 10001 K 連続したSD対の第2番目 データ・カルテット 16進値 2進値 21 10101 0 0 0000 22 10110 1 1 0001 30 11110 2 2 0010 14 01110 3 3 0011 11 01011 4 4 0100 26 11010 5 5 0101 15 01111 6 6 0110 28 11100 7 7 0111 10 01010 8 8 1000 27 11011 9 9 1001 23 10111 A A 1010 18 10010 B B 1011 09 01001 C C 1100 20 10100 D D 1101 29 11101 E E 1110 19 10011 F F 1111 エンディング・デリミッタ 13 01101 T データ・ストリームを終了する のに使用 制 御 標 識 07 00111 R 論理“0”を表わす (リセット) 25 11001 S 論理“1”を表わす (セット) 無効コード・ポイント 01 00001 V これらのコード・ポイントは、 02 00010 V 連続するゼロ・ビットもしくは 03 00011 V デューティ・サイクルの制限に 05 00101 V 反するので使用されない 06 00110 V (違反) 08 01000 V 12 01100 V 16 10000 V (12345)=ビット転送の順序 *注:コード“1”は遷移を表わし、コード“0”は 遷移の不存在を表わす(NRZIフォーマット)
【0056】a)コード・ポイント09、10、11、
14、15、18、20、21、23、26、27、2
9及び30は、データ・カルテットを表わすべく選択さ
れる。何故なら、これらが頭部/尾部ゼロの制限及び、
名目中心からの最大10%の累計DC偏差に合致する2
重の特性を有するからである。
【0057】b)コード・ポイント19、22及び28
もまた、頭部/尾部ゼロの制約に合致し、独特のコード
・ポイントWXYZ=−20−を有する。先に割当てら
れた13個のパターンと共に用いられたとき、これらの
パターンは、任意にデータ・カルテットを連続した場合
に3個以上の連続した0を生じない。これらのコード・
ポイントは、それらが個々的に20%のDC成分特性を
有するが、同一メッセージ・フレームで二つのコンポー
ネントを一緒に用いたとき、自動的に相互に補償して0
%のDC成分偏差を生ずるような自己補正特性を持って
いる点でも独特である。このことの証明は、表Aに示さ
れたWXYZのモデルを用いて得られる。前述のよう
に、物理的な媒体インタフェイスの時定数は、個々的に
30%の偏差を持ったコード・ポイントをコースト・オ
ーバ(coast over)する程に充分に大きいこ
とが仮定されている。実際問題として、時定数は充分に
大きく取られて、全てのダイナミック・デューティ・サ
イクルの混乱を補償し、これらのコード・シーケンスは
全て安定状態に補償される。
【0058】本発明の一面によれば、システム・プロト
コルが設けられ、そのシステム・プロトコルは一定の制
御ファンクション・コードを必要とし、データ・カルテ
ットにコード・ポイントを割当てた後、9個の残ったコ
ード・ポイント値がこれらのファンクション・コードに
割当てられて、上述のコードについての束縛に適合する
ようになされる。
【0059】スターティング・デリミッタ スターティング・デリミッタ(SD)は、データ送信シ
ーケンスの開始境界を区切るのに用いられる。送信媒体
がアイドル状態にある時、データ送信は開始でき、或い
はその前の送信に次いで行うか、或いはその前の送信に
割込むことができる。スターティング・デリミッタは、
新たな送信が前の送信に割込んでそれを終了させる場合
のように、以前に設定されたコード・グループ境界とは
拘りなく、あらゆる点で発生し得る。
【0060】スターティング・デリミッタは、1100
010001の連続したコード・ビット・ストリングか
ら成り、換言すれば表BにJKで示したコード・ポイン
ト(24)(17)の連続した対である。このコード・
ポイントの対の二つの可能な波形が図11に波形131
4と1318とで示されている。このシーケンスの能動
的要素は、9ビット・ストリング100010001で
ある。このコード・ポイントは、この9ビット・シーケ
ンスが、コード・グループ境界の同期とは無関係にコー
ド・ポイントの他のリーガル・シーケンスに存在しない
ように選択されている。この特徴により、このシーケン
スがコード・グループ境界を設定するのに用いられる。
このスターティング・デリミッタJKはライン状態検出
論理813によって独特の10ビット・パターンとして
検出され、それが検出されたとき、論理815に於ける
カウンタをリセットもしくは再び始動させる。カウンタ
が動作サイクルを行なうとき、それはコード・グループ
信号912及びデータ・グループ信号914をライン9
12及び914に生じ、連続したサイクルJ及びKがデ
コードされて制御レジスタ825に供給され、更なるサ
イクルにアプリケーションに依存したデータがデコード
されてレジスタ824及び825に供給される。レジス
タ824と825の内容はデコーダが設けられたステー
ションに於けるコミュニケーション・エンティティに供
給され、そのコミュニケーション・エンティティはその
データ・コード及び制御コードを利用し或いは或るアプ
リケーションでは前述の如く媒体442上でそれをリピ
ートすることが出来る。
【0061】表Bから、いくつかの連続したコード・ポ
イント対が、7ビット・シーケンス0001000を生
ずるよう選択され得ることが理解されよう。二つのコー
ド・ポイント対(24)(17)及び(17)(03)
のみが、DC成分がなく、コード・ビット1の数が最大
であり、前後にコード・ビット1があると云う特徴を組
合わせて持っている。これらの後者の特徴は、連続した
ビット1の間に3個より多いビット0が存在しないと云
うコード制約を維持するのに必要である。表Bを再び参
照して、シーケンス(24)(17)は、二つの頭部ビ
ット1を有し、後述のように二つの後端コードゼロを有
するデータ・コードの後に続くようなシーケンスでビッ
ト1を最大にする傾向を持つので、シーケンス(24)
(17)が採用される。スターティング・デリミッタの
各コード・ポイントはDC偏差が30%であるが、この
偏差は反対方向であり、二つのコード・ポイント間隔に
わたって互いに相殺される。
【0062】エンディング・デリミッタ エンディング・デリミッタ機能は、全ての常態的送信を
終了させるのに用いられる。このエンディング・デリミ
ッタは必ずしも送信の最後のコード・ポイントではな
い。何となれば、それは後述のように他のエンディング
・デリミッタ及び/又は制御インディケータが後に付け
られるからである。この好適な実施例では、エンディン
グ・デリミッタは表Bに示すごとくコード・ポイント1
3が割当てられる。それは、スターティング・デリミッ
タ・シーケンスによってコード・グループ境界が設定さ
れた後に制御レジスタ825に於て検出される。
【0063】エンディング・デリミッタの後には、通常
はデータ・カルテットが続くが、しかし全ての場合にそ
うだとは限らない。前述のように、データ・カルテット
はWXYZ=−20−を有する個々のコード・ポイント
を生じ得る。エンディング・デリミッタのコード・ポイ
ント(13)はWXYZ=+20−を持っているから、
それの前に−20−のデータ・コード・ポイントが来た
場合には、名目レベルから20%のDC成分偏差を有す
る二つのコード・ポイントのシーケンスを生ずる。しか
し、前述のように、エンディング・デリミッタと任意の
制御インディケータを用いて、バランスのとれた対にす
る。特定の適用で制御インディケータを用いないとき、
エンディング・デリミッタ・シーケンスは、コード・ポ
イント(13)(13)で構成される。エンディング・
デリミッタ対の二つのコード・ポイントのDC成分偏差
は、互いに相殺され、二つのコード・ポイントに亘る平
均偏差はゼロである。
【0064】制御インディケータ 制御インディケータは、一連の連続した制御コードであ
って、特定のアプリケーション・プロトコルによって要
求されたとき、送信中のデータを変更することなしにリ
ピータによって変更され得る論理状態を表示するために
任意に用いられる。その使用の例としては、“誤り検
出”“アドレス認識”もしくは“フレーム複写”のよう
な状態条件の送信を含んでいる。
【0065】表Bに示すように、コード・ポイント(0
7)は、これらの状態条件に用いるとき、リセットの論
理状態(off)を表わし、コード・ポイント(25)
はセットの論理状態(on)を表わすのに用いられる。
一つ以上の制御インディケータがエンディング・デリミ
ッタ(13)のコード・ポイントに後続させ得る。これ
らの制御インディケータは、スターティング・デリミッ
タ・シーケンスによってコード・グループ境界が設定さ
れた後に、制御レジスタ825内で検出される。
【0066】適用の場合に依存して、制御インディケー
タ・シーケンスは通常はエンディング・デリミッタに後
続する。表Aに示されているように、エンディング・デ
リミッタと制御インディケータのコード・ポイント(1
3)、(07)及び(25)は、WXYZ値+20−を
共有している。これらのコード・ポイントの偶数個を任
意のシーケンスに用いても、DC成分の相殺が得られ
る。エンディング・デリミッタの後に奇数個の制御イン
ディケータが来ても、相殺シーケンスとなるが、エンデ
ィング・デリミッタの後に偶数個の制御インディケータ
が来たときは最後にエンディング・デリミッタを付加す
ることにより相殺される。斯くて、個々の制御インディ
ケータがリピーティング・ステーションによって“オン
・ザ・フライ”に変わったとしても、エンディング・デ
リミッタと制御インディケータとの相殺シーケンスが常
に可能である。表Bに示したように、制御インディケー
タについてのコード・ポイントの好適な割当ては、3個
の連続したゼロの法則を遵守し、また送信雑音により制
御インディケータ値が他のコード・ポイントと取り違え
られる可能性をも少なくしている。
【0067】クワイエト 「クワイエト」は、ここでは送信媒体に何の活動もない
状態を意味するものと定義される。この状態は、ユニッ
ト電圧の低下、故障の結果として、或いは独特の応用基
準によって検出された正常な動作状態として存在し得
る。この状態の性質そのものによって、クワイエトは、
図11の波形1310に示すようにACスイッチングの
不存在として表わされなければならない。従って、それ
はコードのランの長さとDCバランスとの規準に違反す
る。クワイエト状態の発生は、現在のデータ送信の全て
に優先し、したがって、現在のデータ送信を正常でない
態様で終了させる。
【0068】クワイエト状態は、コード・ポイント(ま
たは連続したコード・ポイント)00000によって表
わされる。このクワイエト状態は他のあらゆる状態から
入ることが出来る。それは、ゼロの10ビット・ストリ
ングとして、ライン状態検出論理813によって検出さ
れる。ライン状態検出論理813がクワイエト状態を検
出したとき、図示していない導線上に出力信号を生じ
て、受信中のコミュニケイション・エンティティを制御
することができる。クワイエト状態に入った後、以前に
設定されたコード・グループ・クロック境界に拘わりな
く、更に幾つかの連続した0ビットが発生し得る。アプ
リケーションに依存して、グループ同期論理815は不
作動状態にされるか、又はそれはランニングを継続して
制御レジスタ825に於て連続してクワイエト符号を発
生し得る。斯くて、或るアプリケーションでは、クワイ
エト状態はライン状態検出論理813によって検知され
るのに加えてもしくはそれに代わって制御レジスタ82
5で検知され得る。クワイエト状態の後に続き得るリー
ガル・インターフェイス状態は、後述のアイドル及びホ
ルト状態のみである。実際には、クワイエト状態からア
イドル状態あるいはホルト状態への状態変化は、受信ス
テーションによってマスク・アウトされ得る。これによ
り、受信側に於けるAC信号の安定と、アイドルの場合
には関連するクロック回復回路のロック・インの時間を
与え、その時間の間に媒体は中間状態にあるように(受
信側にとっては)見える。斯くて、あるアプリケーショ
ンでは、ライン状態検出論理は出力信号を生じて、グル
ープ同期回路815からの出力912をブロックするこ
とが出来る。レジスタ818はクワイエト・コードを保
持して、クワイエトについてのデコード値が制御レジス
タ825に対して反復して読出され、そしてこれは新た
な有効パターンをライン状態検出論理813が検出する
まで継続する。
【0069】アイドル 「アイドル」状態は、ここでは物理的媒体上にビット1
が連続してある状態を表わすものと定義される。この状
態は、クワイエトもしくはホルト状態か、或いは正常な
データ送信の後に通常は入ることができ、受信側論理に
於けるビット・クロック同期を捕捉しあるいは維持する
ために用いられる。このアイドル状態は、コード・ポイ
ント(或いは連続したコード・ポイント)31(111
11)によって表わされる。アイドル状態は、ライン状
態検出論理813によって、連続した1の10ビット・
ストリングとして検出されて出力信号を生じ、受信側を
制御する。一旦アイドル状態に入ると、以前に設定され
たコード・グループ・クロック境界とは無関係に、更に
幾つかの連続したビット1が生じ得る。アプリケーショ
ンに依存して、コード・グループ同期論理815は不作
動状態にされるか(即ちデコード動作は停止する)・或
いはそれはランニングを継続して、制御レジスタ825
に連続してアイドル符号を生ずることが出来る。
【0070】アイドル状態の性質は、波形1312によ
って示されるように、コード・ビット・セル時間の2倍
に逆比例する周波数を持った周期的波形として、物理的
媒体上に表われる。アイドル状態の発生は、現在なされ
ているデータ送信の全てに優先し、それを正常でない態
様で終了させる。
【0071】ホ ル ト 或るシステム構成での直列インターフェイスは、インタ
ーフェイス媒体上での強制ジャムの機能を必要とする場
合があり、それは他の受信中のノードによる正常な信号
の受信を妨げ、論理的な遮断状態を与える。この状態
を、ここでは「ホルト」状態と定義し、コンテンション
・リゾリューション・シーケンス、回路網再構成シーケ
ンス、等の機能の一部として用いられ得る。ホルトに
は、コード・ポイント(又は連続したコード・ポイン
ト)04、即ち00100が割当てられる。これは、ラ
イン状態検出論理813によって、少くとも4個の、し
かし10個より少ない0の連続ビット・ストリングとし
て検出される。ホルトは、個々的な直列送信プロトコル
によって前述の如く単一か反復かによって用いられ得
る。アプリケーションに依存して、グループ同期論理8
15は、不作動状態にされるか(即ちデコード動作は停
止する)・制御レジスタ825に於て連続してホルト信
号を生ずることが出来る。ホルト信号は、コード・ポイ
ント04として常に送信されるが、それが制御レジスタ
825に対してデコードされるとき、コード・ポイント
01、02、08及び16(後述)もまた無効なコード
・ポイントとしてではなしに、むしろホルトとしてデコ
ードされねばならない。何故ならば、コード・グループ
同期は、この状態では保証され得ないからである。コー
ド・ポイント01、02、08及び16の各々は、ホル
ト・コード・ポイント04と同様に、たった1個の2進
1ビットしか持っていないので同期なしではコード・ポ
イント・ビットが識別できない。
【0072】ホルト状態の性質及び目的から、波形13
16によって示されているように最大3個のゼロ・コー
ド・ビット特性に違反していることに注目されたい。ホ
ルト状態の発生は、現在行なわれているデータ送信の全
てに優先し、従って不正常にそれを終了させる。
【0073】無効なコード・ポイント 残余の全てのコード・ポイントは「無効」であり、この
実施例では使用されない。何故なら望ましくない連続し
たゼロを持っており、望ましくないDC成分を持ってい
るからである。無効なコード・ポイントは01、02、
03、05、06、08、12及び16である。しかし
乍ら、前節で述べたように、或るアプリケーションで
は、コード・ポイント01、02、08及び16によっ
てアドレス指定された各場所に於てホルト・コードをR
OM820に記憶することが必要である。
【0074】有効なコード・ポイント及びそれらの4ビ
ット・コードの制御コードならびにデータ・カルテット
への割当ては、ROM516と520に於て記憶される
値を決定する。表Bの第2欄に示した5ビットの2進コ
ードは、ROM516に記憶され、4ビットの2進カル
テット(表Bの第5欄)がそれに供給されたとき、対応
する5ビットの2進値が読出される。ROM820は、
データ・カルテットの4ビット2進値を当該アドレスに
記憶し、5ビット2進値がアドレスとして与えられたと
き読出される。
【0075】表Bに示されたコード・ポイントの割当て
は、デリミッタ、制御インディケータもしくはライン状
態のための4ビット・コードを表わしていない。どのよ
うな4ビット値でも、これらのコード・ポイントの各々
に割当てることが出来る。導線508上の信号は、エン
コーダに於て制御ファンクション・カルテットからデー
タ・カルテットを識別し、またROM820に各制御コ
ードと共に記憶されたインディケータは、そのROMか
らの出力がデータ・カルテットであるか制御ファンクシ
ョン・コードであるかを識別する。
【0076】システム・プロトコル 本発明の原理によって構成され、スターティング・デリ
ミッタ、エンディング・デリミッタ、クワイエト制御コ
ード、ホルト制御コード、アイドル制御コードならびに
データ・カルテット及び制御インジケータを有するコー
ドは、二つ以上のステーション間の制御と通信のための
全てのコード要件を与えており、それらのステーション
が2地点間方式、バス方式、スター方式、リング方式の
何れで相互接続されていても良い。プロトコル、許容さ
れるシステム状態、及びこれらの状態が生じ得るシーケ
ンスは、システム構成に於てステーションが相互接続さ
れる方式の差異によって変化する。図13〜図16は、
以下に述べる様々なシステム構成で接続されたトランス
ミッタの状態図である。これらの図に於て、Qはクワイ
エト状態を示し、その状態の間、ステーションは図11
の波形1310で示されたクワイエト信号を受信する。
クワイエト信号は、送信中のステーションがオフに転じ
たとき受信中のステーションで検出される。ホルト状態
(H)及びアイドル状態(I)の間、トランスミッタ
は、図11の波形1316で示されたホルト信号及び1
312で示されたアイドル信号を夫々送信する。ステー
ションのアドレス指定については、ここでは考慮しな
い。何故ならば、当該技術に於て公知であるように、シ
ステムが三つ以上のコミュニケイション・エンティティ
を含むか、或いは、2地点間方式で接続されていない場
合には、各コミュニケイション・エンティティ410に
アドレス認識回路を設ければ良いからである。
【0077】図1は、従来技術のデュプレックス2地点
間通信システムを示すプロック図であって、このシステ
ムでは、第1のステーションはトランスミッタ110と
リシーバ112を有し、第2のステーションはトランス
ミッタ116とリシーバ114を有し、リシーバ114
は送信媒体118によってトランスミッタ110に接続
され、トランスミッタ116は送信媒体120によって
リシーバ112に接続されている。図13は、このシス
テムに於けるトランスミッタの状態図である。
【0078】図1のシステムに於て、媒体に関してトラ
ンスミッタ間のコンテンションは起こり得ない。従って
ステーションがオンに転じたとき、そのトランスミッタ
は図13に示されたアイドル状態になり、リシーバに於
けるフェイズ・ロック・ループもしくはクロック回復回
路をトランスミッタに同期させるために、アイドル波形
1312を送信し始める。電源がオンに転ずると、トラ
ンスミッタは、少なくとも適当な一定時間例えば64ビ
ット時間に亘って送信して、同期が確立したことを示
す。同期が確立した後、トランスミッタは、アイドル状
態と活動状態(A)との間で連続的に切換わる。トラン
スミッタがアイドル状態にあれば、それは活動状態に切
換えられて、送信されるべきデータを後続させるスター
ティング・デリミッタ(SD)を送信する。トランスミ
ッタがデータの送信を完了したとき、それはエンディン
グ・デリミッタと、おそらく1つ以上の制御インディケ
ータ(これらをまとめて図13に「終了」として示し
た)を送信し、更に送信するデータが来るまでアイドル
状態に戻り、そのデータが来たときスターティング・デ
リミッタとデータとを送信する。
【0079】活動状態中に図1のトランスミッタは送信
シーケンスを連鎖し、或いは送信シーケンスを終了し、
環状のSDループ1714で示したように、スターティ
ング・デリミッタを送信することにより新たな送信シー
ケンスを開始することが出来る。スターティング・デリ
ミッタとエンディング・デリミッタとによって境界を与
えられた送信シーケンスはアイドル状態に戻ることなし
に送信できる。トランスミッタは、アイドル状態のみか
らホルト状態に移行するが、この状態変化は接続関係の
論理的遮断を合図するのに用いられる。ホルトはモデム
・システムに於けるブレーク機能に類似の態様で他のス
テーションに割込むために典型的に用いられる。
【0080】図2は、送信媒体がバスであるシステムを
示している。複数のステーションがバスに接続されてお
り、各ステーションはトランスミッタとリシーバとを有
する。このシステムは、トランスミッタ210、216
及び218とリシーバ212、214及び220を有
し、それらは送信媒体、即ちバス234によって相互接
続されている。このようなシステムでは、全てのステー
ションに於けるトランスミッタは他の1つ以上のステー
ションのリシーバに対して送信可能である。二つ以上の
トランスミッタが同時に送信しようとすることがあるか
ら、バスの制御に関してコンテンションが生じ得る。コ
ンテンションの問題を解決するには、概して二通りの方
法がある。
【0081】バス・コンテンションの問題を解決する第
1の方法は、多数のトランスミッタがバス上で重複送信
を行なおうとするのを許す。この方法では、IEEEス
タンダード802.3(CSMA/CD)に準拠して送
信しようとするトランスミッタは、バス上に送信を開始
することが許される。各送信ステーションもまた衝突に
ついてバスをモニタしている。2つの送信が同時に受信
されたならば、無効なコード・シーケンスが送信ステー
ションに於けるリシーバに於て在来の手段によって検出
され、そしてその送信ステーションは、それらに関連す
るトランスミッタを介して、本発明の新規な一特徴に従
ってホルトシーケンスをバスに与え、他の全てのステー
ションが衝突を間違いなく検出するようにさせる。1つ
以上のトランスミッタによって媒体上に与えられたホル
ト・シーケンスは、或る時点でオーバラップして、5個
以上の連続したゼロ(クワイエト)として媒体上の有効
な信号が検出され、そしてそのクワイエト信号は送信中
は無効である。ステーションは、それ自身の送信をモニ
タしているので、リシーバはそれに関連するトランスミ
ッタが送信している間はクワイエト信号を受信すること
はない。各リシーバがバスのジャム状態もしくは無効状
態を認識するとき、関連したトランスミッタを論理的に
クワイエトにさせる。全てのステーションが論理的にク
ワイエトになった後、タイミング・アレンジメントによ
ってバスがトランスミッタの内の一つにアクセスするの
を許す。
【0082】図15は、上に述べたバス・コンテンショ
ン・システムに関するトランスミッタの状態図である。
ステーションがオンに転ずるとき、そのトランスミッタ
はクワイエト状態(Q)になる。クワイエト状態が設定
されたのち、送信しようとするトランスミッタは、バス
にアイドル・シーケンスを与えて、リシーバのクロック
回復回路をトランスミッタに同期させる。スターティン
グ・デリミッタが送信され、引続いてアクティブ状態の
間にデータ送信が行なわれる。アクティブ状態が終結し
たとき、トランスミッタはクワイエト状態に戻る。しか
し、送信された最後のコード・ポイントが高レベルで終
るならば、高レベルからクワイエト(全てゼロ)への信
号遷移は、2進1として解釈され、その後にクワイエト
・シーケンスの連続したゼロが来ると、単一の誤りホル
トを生ずる。斯くて、トランスミッタは、送信の後に且
つクワイエト状態に戻る前に単一の誤りホルト・コード
を実際に送信し得る。
【0083】上述の如く、衝突(collision)
を生じた場合に、トランスミッタはボルト状態に切換わ
る。バスの遅延によって、この衝突は実際には一つのト
ランスミッタからのアイドルと他のトランスミッタから
のアイドルまたはデータとの間で生ずる。従って、トラ
ンスミッタはアイドルまたはアクティブ状態からホルト
状態に入り得る。トランスミッタは、バスの全長にわた
ってホルト信号でジャム状態とするのに充分な時間の間
ホルト状態に留まりしかる後クワイエト状態に戻る。
【0084】ホルト・コードは、クワイエト信号を送信
させることなしにクワイエト状態を確立することに留意
すべきである。従来技術ではバスをむりに高レベルにさ
せれば実際にバスはクワイエト状態になるが、高レベル
信号は100%のデューティ・サイクルを有するので、
媒体インタフェイス回路416のコンポーネントを焼損
し、特にこれらのコンポーネントが最適デューティ・サ
イクルが50%のLEDである場合には尚更である。ホ
ルト・コード(50%デューティ・サイクル)を用いる
ことにより、媒体インタフェイス回路におけるコンポー
ネントを焼損させる危険なしにバスのクワイエト状態が
確立し得る。
【0085】バス・コンテンションの第2の解決法は、
現実のもしくは仮の「トークン」を供給することにより
実際の衝突を避けることであり、その「トークン」信号
は、トークンを保持しているステーションがバスの制御
を受けることを示す単なる標識である。現実の「トーク
ン」信号は、トランスミッタが送信を完了したときに、
トランスミッタによって送られる信号である。これは、
もう一つのSDと、その後に引続いて「トークン」を表
わす信号を送信することによって行なわれる。ステーシ
ョンが「トークン」を受信したとき、送信が可能であ
る。仮の「トークン」は、何等かのタイミング(タイム
・スロット割当て)であっても良く、或いはどのトラン
スミッタが送信を完了したかの標識を与えるシーケンス
・アドレス指定情報であっても良い。この標識が生じた
後、トランスミッタは、一定の時間量だけ待って、他の
ステーションが送信を開始しなかったならば、トランス
ミッタは送信してよいものと推定する。この待ち時間
は、バスの伝播遅延を考慮して決められる。斯くて、仮
のトークンを持ったバス・システムでは、トランスミッ
タは送信を完了した後に停止する。固定の遅延時間の
後、所与の第2のトランスミッタは、トークンが与えら
れていることを推定して送信を開始する。第2のトラン
スミッタが送信すべきデータを持っていないならば、そ
のトランスミッタは何もせず、更に固定の遅延時間の後
に次のトランスミッタがトークンが与えられていること
を推定して以下同様の動作を行なう。バスに明示的なト
ークンを与える基準は、IEEEスタンダード802.
3−トークン−パッシング・バス・アクセス・メソッド
・アンド・フィジカル・レイヤー・スペシフィケイショ
ンズに記載されている。仮のトークンをバスに与える基
準はANSIX3T9・5LDDI(ローカル・ディス
トリビューテッド・データ・インタフェイス)に記載さ
れている。
【0086】図16は、トークン・バス・システムに於
けるトランスミッタの状態図である。このトークン信号
は、明示的な信号であっても仮の信号であっても良い。
ステーションがオンに転じたとき、そのトランスミッタ
はクワイエト状態に入る。何故なら、このときに送信す
べきデータがあるか否か判らないし、またトークンを与
えられていないかも知れないからである。トランスミッ
タが送信すべきデータを持っており、且つトークンを持
っているならば、トランスミッタはアイドル状態に入
り、プリアンプル、同期バーストもしくはリシーバに於
けるクロック回復回路をトランスミッタのクロックに同
期させるに充分なインターバルに亘って持続するアイド
ル波形1312の形で同期パターンを送信する。トラン
スミッタがアイドル信号を送信した後、トランスミッタ
はアクティブ状態に切換えられ、スターティング・デリ
ミッタ、1フレーム以上のデータ、エンディング・デリ
ミッタ及び特定の用例に必要な制御標識を送信する。し
かる後、トランスミッタは遮断され、或いはクワイエト
状態に戻る。しかし、送信された最後の信号が高レベル
であると、トランスミッタがカット・オフされるときに
遷移が生じて誤って2進1を表示する。クワイエト・シ
ーケンスは全てゼロである。従って単一の該ホルト・コ
ード(10000)に相当するシーケンスがバスに現わ
れる。ホルト信号が生じた後、トランスミッタは送るべ
きデータができ、且つバスの制御を受けるまでクワイエ
ト状態に入る。
【0087】図3は、ループ方式又はリング方式で相互
接続された複数のステーションを示している。これらの
ステーションは、各々トランスミッタ(310、31
6、318、322)とリシーバ(312、314、3
20、324)とを有する。送信媒体326、328、
330、332は、ステーションを相互接続して、一つ
のステーションのトランスミッタは、隣接ステーション
のリシーバに接続されている。一つのトランスミッタ、
例えば310がレシーバ、例えば320に対して送信し
たいとき、メッセージを媒体326上に与え、リシーバ
324で受信される。そしてそのメッセージはトランス
ミッタ322によって中断もしくは再送される。ループ
もしくはリングへのアクセスはトークンをパスさせるこ
とによって制御されあるいはリングにスロットされるか
割込まれ得る。
【0088】図3に示された如きループ又はリング構成
では、ステーションの内の一つに設けられたセントラル
・クロックか又は一つ以上のステーションに於ける分散
クロック機構によって連続的にクロック信号を与えられ
る。これは閉鎖ループ・クロッキングと称されることが
ある。斯くて、クロック・ステーションのトランスミッ
タは、アイドル(クロック)又はデータ(それからクロ
ックが回復される)を交互に送信する。データ送信が完
了した直後にトランスミッタはアイドルに転じ、直ちに
もう一つのスターティング・デリミッタを送信し、再び
アクティブ状態を開始する。何故ならば、リシーバが既
に同期されていることが判っているからである。斯く
て、閉鎖ループ・クロッキングを持ったリング構成は、
2地点間構成と全く同様に動作し、その状態は図13の
状態図に示されている。トランスミッタはアイドル状態
のみからホルト状態に戻り、この状態の変化は、接続に
於ける論理的ブレークを合図するのに用いられる。リシ
ーバが媒体上にクワイエトを検出するとき、それは関連
するトランスミッタにホルト信号を送る。ブレーク状態
が終了したとき、トランスミッタはアイドル状態に戻
る。この信号発信順序は、タイナミック・リング構成に
とって有用である。
【0089】図3に示された如きループもしくはリング
構成は、ループもしくはリングでデータ送信を開始しつ
つあるステーションによってもクロックされることがで
き、開放ループ・クロッキングと称されることもある。
ループ又はリング上で送信を開始できる各ステーション
は、クロック回復回路とクロック発生手段とを有する。
この型式のクロッキングでは、ステーションは送信を開
始するときループもしくはリングのクロックを開始す
る。この場合、ステーションが送信を復唱していると
き、ループもしくはリングの先順位のトランスミッタの
クロックを先づロックさせることが必要である。従っ
て、オープン・ループ・クロックは設置するのは簡単で
あるが、各ステーションに於て更に遅延が生ぜしめられ
る欠点を有する。また各ステーションから、新たな同期
パーストも送られねばならず、次のステーションに於け
るリシーバが、前のステーションからのクロックにロッ
クされる時間も与えなければならない。
【0090】図14の状態図を参照して、ステーション
が何等の動作もしていないとき、ステーションはホルト
信号を連続して送信する。ステーションが前のステーシ
ョンから同期バーストを受信するとき、そのステーショ
ンは次のステーションに対して同期バースト(アイド
ル)を送信しなければならない。以前に送信されたホル
ト・シーケンスは、既にDCレベルを相殺してしまって
いるので、この同期バーストは次のステーションに於け
るリシーバを同期させるのに充分に長いことだけが必要
である。一旦同期バーストが送信された後は、トランス
ミッタはスターティング・デリミッタを送信し、アクテ
ィブ状態に入って、それ自身が送信すべく持っているデ
ータを送信し、或いはそれが受信したデータを復唱す
る。データ送信の後、トランスミッタは、ホルト状態に
戻る。該リングでのトランスミッタと前のステーション
との間のリンクに於けるブレークもまた、ループ・クロ
ッキングと同様にトランスミッタをホルト状態に切換え
させる。
【0091】図12は、リシーバの可能な状態と状態変
化とを示す状態図である。受信エンティティは、オンに
転じたとき、クワイエト状態に入る。この状態から、そ
れは受信する制御信号に依存してアイドル状態にもホル
ト状態にもなり得る。アイドル状態から、リシーバはス
ターティング・デリミッタを受信したときにアクティブ
状態に入る。ホルト状態は、他の全ての状態から入り得
る。送信の終了の際、レシーバはクワイエト状態に入り
得るか、または信号レベルが高レベルであって、図15
及び16に関して説明したように遮断か偽のホルト・コ
ードを生ずるときは、リシーバはクワイエト状態に入る
前にホルト状態を通過するようになされる。リシーバに
於ける唯一の制約は、リシーバがアイドル状態からだけ
アクティブ状態に入り得ることである。
【0092】図1〜3に示されたシステム構成、トラン
スミッタ及びリシーバーは公知であることに留意された
い。本発明は、新規なコードとそのコードを用いる符号
化/復号化手段を提供して、符号化/復号化手段を送信
媒体に関してトランスミッタとリシーバとの間でインタ
ーフェイスとして用い、セルフ・クロッキングの態様で
データ・コードと制御コードとの両方を送信し、名目レ
ベルからDC成分の偏差を低くさせ、送信速度係数を高
め、制御コードを様々なシステム構成の制御に適用し得
るようにすることに関している。
【0093】以上に、特定の好適な実施例を説明して来
たが、本発明の技術思想と範囲とを逸脱することなく、
その実施例に様々な変更を加え、一部を他のものに置換
することが可能であることを理解されたい。例えば、1
6個のデータ・コード・ポイントに対するデータ・カル
テットの割当ては任意であることに留意されたい。更に
データ・コード・ポイントの前端と後端のゼロに関する
制約を逆転することによって、第2の同様に有効なコー
ドが得られる。またデータについてWXYZ=+20−
のコードを用いて同様に有効なコードが得られる。
【図面の簡単な説明】
【図1】点対点の全2重データ通信システムを示す簡単
なブロック図である。
【図2】バス通信システムの簡単なブロック図である。
【図3】リング通信システムの簡単なブロック図であ
る。
【図4】信号伝送媒体の信号を受信するまたは信号を供
給する局の簡単なブロック図である。
【図5】本発明の方式によって構成されたエンコーダ構
造部を示す簡単なブロック図である。
【図6】図5のエンコーダにおいて生じる信号のタイミ
ングを示すタイミング線図である。
【図7】ビットクロックとNRZおよびNRZI信号順
序の波形とを示すタイミング線図である。
【図8】本発明の方式によって構成されたデコーダ構成
部を示す簡単なブロック図である。
【図9】図8のデコーダにおいて生じる信号のタイミン
グを示すタイミング線図である。
【図10】n=5コードの形の供給可能なコードポイン
トとそれぞれのコードポイントに使用できる2つのNR
ZI波形とを示す線図である。
【図11】システムの所定の状態を定義する伝送媒体上
の波形を示す線図である。
【図12】本システムの受信機の種々の状態を示す状態
図である。
【図13】点対点全2重システムまたは閉ループクロッ
ク制御リング網の種々の状態を示す本システムの送信機
に関する状態図である。
【図14】開ループクロック制御リング網の種々の状態
を示す状態図である。
【図15】バスシステムの種々の状態を示す送信機の状
態図である。
【図16】公開または秘密形のバスシステムの種々の状
態を示す送信機の状態図である。
【符号の説明】
110、116、210、216、218、310、3
16、318、322…送信機 112、116、212、214、220、312、3
14、320、324…受信機 118、120、234、326、328、330、3
32…伝送媒体
フロントページの続き (72)発明者 ロバート、カーク、モウルトン アメリカ合衆国、ペンシルヴェニア州、 19454、ノース ウェイルズ、ノース ウ ェイルズ ロード 731 エイ

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 直列伝送媒体を介して伝送を行うため媒
    体に依存せずにデータをコード化する方式において、 a)複数のビットデータ群を表す信号を受信し記憶する
    第1の手段、 b)複数のビット制御群を表す信号を受信し記憶する第
    2の手段、 c)第1および第2の手段に接続されたデータ群と制御
    群を受信し多重化する第3の手段、 d)多重化手段に接続されデータおよび制御群を表す順
    に受信された信号に応答して、コード化された制御およ
    びデータ群を表す信号を順に供給するコード化論理手
    段、 e)コード化論理手段に接続され、コード化された制御
    およびデータ群を表す信号を伝送媒体に供給できるNR
    ZIフォーマットの一連の直列信号に変換する手段を有
    することを特徴とする、コード化方式。
  2. 【請求項2】 コード化手段が、並列記憶手段であり、
    nビットそれぞれに対し2m+1 個のアドレス指定可能な
    場所を有し、その際nはmより大きく、mはデータまた
    は制御群内のビット数、nはコード化されたデータまた
    は制御群内のビット数である、請求項(1)記載の方
    式。
  3. 【請求項3】 デコード化構造部を備え、郡コード化技
    術とm/n速度のNRZIコードを使用した直列インタ
    ーフェースのためのランレングスを制限した自己クロッ
    ク抽出を行うコード化方式において、 a)データと制御信号を表す直列のコード化ビット列を
    受信するコードビット変換手段、 b)変換手段に接続され、変換されたコードビットを受
    信して一時記憶しかつ同時に並列出力端子から複数の変
    換されたビットを供給するシフト記憶手段、 c)シフト記憶手段に接続され、同時にシフト記憶手段
    の内容を受信し記憶する第1の論理手段、 d)第1の論理手段に接続され、同時にこの論理手段の
    コード化内容を受信しかつ同時に複数のデコード化出力
    ビットと、これらデコード化出力ビットがデータを表す
    かまたは制御信号を表すかを表示するインジケータとを
    発生するデコード化手段、 e)デコード化手段に接続され、デコード化手段からデ
    コード化された出力ビットとインジケータを受信する第
    2および第3の記憶手段を有し、 第2の記憶手段が、インジケータに応答してデータを表
    すデコード化された出力ビットを記憶し、また第3の記
    憶手段が、インジケータに応答して制御信号を表すデコ
    ード化された出力ビットを記憶することを特徴とする、
    コード化方式。
  4. 【請求項4】 第1、第2および第3の記憶手段が記憶
    レジスタであり、また第3の記憶手段が、第2の記憶レ
    ジスタの2倍の容量を有するレジスタである、請求項
    (3)記載の方式。
  5. 【請求項5】 デコード化手段が読出し専用メモリ(R
    OM)である、請求項(4)記載の方式。
  6. 【請求項6】 読出し専用メモリがアドレス指定可能な
    場所を有するROMであり、このROMのそれぞれの場
    所が、4ビットのデコード化情報セグメントを記憶して
    いる、請求項(5)記載の方式。
JP5060383A 1983-02-15 1993-03-19 直列データ伝送用のコード化方式 Expired - Fee Related JP2824183B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US46676883A 1983-02-15 1983-02-15
US466768 1983-02-15

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP59025296A Division JP2585502B2 (ja) 1983-02-15 1984-02-15 コ−ド化する方法及びこれを用いた装置

Publications (2)

Publication Number Publication Date
JPH0646066A true JPH0646066A (ja) 1994-02-18
JP2824183B2 JP2824183B2 (ja) 1998-11-11

Family

ID=23853026

Family Applications (3)

Application Number Title Priority Date Filing Date
JP59025296A Expired - Lifetime JP2585502B2 (ja) 1983-02-15 1984-02-15 コ−ド化する方法及びこれを用いた装置
JP5060384A Expired - Fee Related JP2824184B2 (ja) 1983-02-15 1993-03-19 直列データ伝送方式
JP5060383A Expired - Fee Related JP2824183B2 (ja) 1983-02-15 1993-03-19 直列データ伝送用のコード化方式

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP59025296A Expired - Lifetime JP2585502B2 (ja) 1983-02-15 1984-02-15 コ−ド化する方法及びこれを用いた装置
JP5060384A Expired - Fee Related JP2824184B2 (ja) 1983-02-15 1993-03-19 直列データ伝送方式

Country Status (4)

Country Link
EP (1) EP0124959B1 (ja)
JP (3) JP2585502B2 (ja)
CA (1) CA1231176A (ja)
DE (1) DE3478888D1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4703486A (en) * 1984-12-18 1987-10-27 Advanced Micro Devices, Inc. Communication data encoder/decoder component system architecture
JPH0787447B2 (ja) * 1985-12-18 1995-09-20 アドバンスト・マイクロ・デイバイシズ・インコ−ポレ−テツド 同期の直列伝送媒体を利用するシステム
EP0228213B1 (en) * 1985-12-18 1993-03-17 Advanced Micro Devices, Inc. System for transmitting and receiving asynchronous nonhomogeneous variable width parallel data over a synchronous high speed serial transmission media
US4710922A (en) 1985-12-18 1987-12-01 Advanced Micro Devices, Inc. Apparatus and associated methods for converting serial data pattern signals transmitted or suitable for transmission over a high speed synchronous serial transmission media, to parallel pattern output signals
US5063575A (en) * 1989-04-17 1991-11-05 Advanced Micro Devices, Inc. Apparatus and method for proper byte alignment in an encoder/decoder
FR2671213B1 (fr) * 1991-01-02 1995-06-02 Alcatel Espace Installation, embarquee sur un satellite, de collectage numerique de donnees.
EP0557561A1 (en) * 1992-02-28 1993-09-01 International Business Machines Corporation Serial data link utilising NRZI and Manchester code
US5577069A (en) * 1994-08-02 1996-11-19 National Semiconductor Corporation Signalling method and structure suitable for out-of-band information transfer in communication network
JP3422405B2 (ja) * 1997-01-24 2003-06-30 住友電装株式会社 防水コネクタ
FR2787226B1 (fr) * 1998-12-09 2001-09-28 Cedi Securite Dispositif transmetteur avec transcodage nrz/biphase
AU2001260967A1 (en) * 2000-01-18 2001-08-14 Sycamore Networks, Inc. Service discovery using a user device interface to an optical transport network
JP3712631B2 (ja) 2000-06-19 2005-11-02 シャープ株式会社 伝送方法および伝送システム並びに通信装置
US7011539B1 (en) 2005-10-13 2006-03-14 Sumitomo Wiring Systems, Ltd. Seal for an electrical connector
JP5348184B2 (ja) * 2011-06-15 2013-11-20 株式会社デンソー 符号化装置及び符号化方法
US9577788B2 (en) * 2011-06-15 2017-02-21 Denso Corporation Coding apparatus, coding method, data communication apparatus, and data communication method
CN112182654B (zh) * 2020-09-29 2024-03-05 浙江鸿程计算机系统有限公司 一种保留统计级特征属性的身份证号脱敏方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54111207A (en) * 1978-02-20 1979-08-31 Matsushita Electric Ind Co Ltd Data transmission system
JPS55138950A (en) * 1979-04-17 1980-10-30 Mitsubishi Electric Corp Digital signal modulation and demodulation system
JPS55151833A (en) * 1979-05-16 1980-11-26 Mitsubishi Electric Corp Data transmitting device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL6512524A (ja) * 1965-09-28 1967-03-29
GB1569076A (en) * 1978-05-18 1980-06-11 Plessey Co Ltd Digital transmission system using discrepancy line coding
JPS5677913A (en) * 1979-11-29 1981-06-26 Fujitsu Ltd Nrzi system recording/reproducing circuit
JPS5737952A (en) * 1980-08-14 1982-03-02 Fujitsu Ltd Code conversion system
FR2495858A1 (fr) * 1980-12-05 1982-06-11 Thomson Csf Procede de transcodage parallele serie d'un train numerique parallele et dispositif de transmission de signaux video numerises mettant en oeuvre un tel procede
JPS57154612A (en) * 1981-03-20 1982-09-24 Fujitsu General Ltd Digital modulating and demodulating system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54111207A (en) * 1978-02-20 1979-08-31 Matsushita Electric Ind Co Ltd Data transmission system
JPS55138950A (en) * 1979-04-17 1980-10-30 Mitsubishi Electric Corp Digital signal modulation and demodulation system
JPS55151833A (en) * 1979-05-16 1980-11-26 Mitsubishi Electric Corp Data transmitting device

Also Published As

Publication number Publication date
JPS59214358A (ja) 1984-12-04
EP0124959B1 (en) 1989-07-05
JP2824184B2 (ja) 1998-11-11
EP0124959A2 (en) 1984-11-14
CA1231176A (en) 1988-01-05
DE3478888D1 (en) 1989-08-10
JPH0646067A (ja) 1994-02-18
JP2585502B2 (ja) 1997-02-26
JP2824183B2 (ja) 1998-11-11
EP0124959A3 (en) 1986-05-14

Similar Documents

Publication Publication Date Title
US4530088A (en) Group coding system for serial data transmission
JP2585502B2 (ja) コ−ド化する方法及びこれを用いた装置
EP0147677B1 (en) Method of coding to minimize delay at a communication node
US5640605A (en) Method and apparatus for synchronized transmission of data between a network adaptor and multiple transmission channels using a shared clocking frequency and multilevel data encoding
JPH0744570B2 (ja) ディジタルデータの伝送方法およびそのための装置
EP0405968B1 (en) Clock recovery for serial data communications system
EP0020636A1 (en) DATA COMMUNICATION SYSTEM WITH AUTONOMOUS TERMINALS.
JPS58501490A (ja) デジタル通信のための周波数独立セルフクロツキングエンコ−デング技術及び装置
CN1773995B (zh) 用于数据通信设备中的自动协商的系统和方法
US5072447A (en) Pattern injector
US4771440A (en) Data modulation interface
KR100418641B1 (ko) 전송방법, 전송시스템 및 통신장치
JPH0228939B2 (ja)
US20050015426A1 (en) Communicating data over a communication link
US6694377B1 (en) Communications interface for the serial transmission of digital data, and corresponding data transmission method
EP0299251B1 (en) Communication filter
JPS59139747A (ja) デジタル伝送回線上の設備を遠隔監視する方法及び装置
US5655078A (en) Apparatus and method for encoding data in a fiber data distributed interface (FDDI)
US5742135A (en) System for maintaining polarity synchronization during AMI data transfer
JP2951992B2 (ja) 特に自動車のための通信ネットワークのステーション間の情報伝送方法および装置
JPS61214834A (ja) 複合情報伝送方式
US5684479A (en) Communication device performing code conversion between binary data and serial data
EP0476968A2 (en) Clock recovery circuit
JP2004532589A (ja) コーディング方法
JPH0659054B2 (ja) デ−タ伝送装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees