JPH0646027A - デジタルマルチプレクサ - Google Patents

Abstract

(57)【要約】 【目的】 異なったビットレートである広い範囲を有す
る複数のデータ信号を多重化して伝送することができる
デジタルマルチプレクサを提供する。 【構成】 データマルチプレクサシステムは、複数の空
間分割多重入力チャネルを有し、各チャネルが第１の数
の時分割チャネルを第１のクロックレートで伝送するよ
うになっている空間分割マルチプレクサと、少なくとも
一つのデジタルデータ源と、データ源のクロックデータ
である、第１のクロックレートから派生する第２のクロ
ックレートを生成する装置と、第２クロックレートに同
期して上記データ源からデータを選択する装置と、空間
分割多重チャネルの少なくとも一つに選択されたデータ
を印加する装置とからなり、時分割多重チャネルのクロ
ックレートと同じかそれとは異なるクロックレートを有
するデジタルデータ源からのデータがいずれかの空間分
割多重チャネルに印加されかつ伝送される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、データチャンネルとビ
ットレート（伝送速度）とを論理的に配置可能なデジタ
ルマルチプレクサ・デマルチプレクサシステムに関す
る。

【０００２】

【従来の技術】表１に示されたような種々のビットレー
トでデータの伝送を行うために、いわゆるインテリジェ
ントビル、工場やキャンパスにおける設置のための必要
性が生じている。

【０００３】

【表１】 ビットレートの例 ─────────────────────────────────── ビットレート アプリケーション ─────────────────────────────────── 1. kb/s カードアクセスコントロールデータバス 2. kb/s ＨＶＡＣデータバス 19.2kb/s ＲＳ−２３２Ｃパーソナルコンピュータネットワーク B= 64. kb/s ＰＢＸデジタル電話／データ C= 16. kb/s ＢＢＸデータ／コントロール B+D=144. kb/s ＢＢＸ及びＩＳＤＮ DS1=1.544Mb/s 電話／データトランクライン 2.5 Mb/s アークネットＬＡＮ 10. Mb/s イーサネットＬＡＮ 16. Mb/s ＩＢＭトークンパッシングＬＡＮ ───────────────────────────────────

【０００４】これらの種々のビットレートは性能に対し
てインテリジェントさを提供する装置を相互に接続する
ので、そのような設置形態においてあるネットワークに
よってサポートされる必要がある。マルチプレクサ・デ
マルチプレクサシステムは典型的にはネットワークの伝
送データの処理に用いられ、そのネットワークは広い範
囲のビットレートをサポートすることができ、高速で再
構成することができ、そのような変化を実行するために
最小のコストで実行することができるにちがいない。一
般的な使用においてマルチプレクサ・デマルチプレクサ
システムの３つのカテゴリーが存在する。それらは、同
期型、非同期型、及び非同期高速オーバーサンプリング
型マルチプレクサ・デマルチプレクサシステムである。
多くの変形例が知られているが、表２は幾つかの代表的
なシステムの重要な特徴を要約している。マルチプレク
サ・デマルチプレクサシステムのマルチプレクサはデー
タ信号を多重化サンプリングしかつそれらをシリアルビ
ットのストリーム（流れ）として伝送することによって
複数の入力チャンネルに存在する多数のデータ信号を結
合するために設計されている。デマルチプレクサは当該
ビットストリームからサンプルを抽出し、それらを上記
入力チャンネルに対応する出力チャンネルに出力させ
る。次いで、元のデータ信号は再構成されかつ出力信号
として提供される。

【０００５】

【表２】 マルチプレクサ・デマルチプレクサシステム ─────────────────────────────────── マルチプレクサ・ 重要な特徴 デマルチプレクサ システム ─────────────────────────────────── 同期型 １．クロック周波数はデータ信号源に供給される。 ２．データ信号は同一のビットレートを有する。 ３．データ信号は同相である。 ４．多重化サンプリングは同期して実行される。 ─────────────────────────────────── 非同期型 １．データ信号のビットレートが所定の動作ビットレート よりも低い。 ２．ビットスタフィングはデータビットレートを所定の動 作ビットレートに一致させるために用いられる。 ３．多重化サンプリングは同期して実行される。 ─────────────────────────────────── 非同期高速 １．多重化サンプリングレートはデータ信号ビットレート オーバー の１０倍よりも高い。 サンプリング型 ２．データ信号は異なったビットレートを有してもよく、 同期しなくてもよい。 ３．多重化サンプリングは非同期で実行される。 ───────────────────────────────────

【０００６】同期型マルチプレクサ・デマルチプレクサ
システムは通常、同一のビットレートを有し、それらは
すべてマルチプレクサの入力において同相となるように
構成される。この目的のために、当該マルチプレクサ・
デマルチプレクサシステムによって供給される１つのク
ロック周波数はデータ信号を発生するために用いられ
る。次いで、上記データ信号は順次多重化サンプリング
され、そのサンプリングされたビットは、ＴＤＭ（時間
分割多重）信号であるシリアルビットストリームとして
伝送される。上記デマルチプレクサは各データのサンプ
ルを分離してかつ再構成されたデータを上記マルチプレ
クサにおける入力チャンネルに対応する出力チャンネル
に伝送することによって、多重化サンプリングと逆の処
理を実行する。

【０００７】非同期型マルチプレクサ・デマルチプレク
サシステムにおいては、上記マルチプレクサに対する入
力データ信号のビットレートは通常、同期型マルチプレ
クサ・デマルチプレクサシステムの入力チャンネルの所
定の動作ビットレートよりも若干低い。上記データ信号
のビットレートは、データ信号のビットレートを所定の
動作ビットレートに一致させるために十分な数の擬似ビ
ットであるスタッフビットを挿入するビットスタッフィ
ングの処理を実行することによって所定の動作ビットレ
ートに調整される。当該データ信号のクロック周波数回
路と、ビットスタッフィング回路とスタッフビットイン
ディケータ回路とを含む電子回路はこれらのビットレー
トを一致させるために用いられる。もしデータ信号のク
ロック周波数が利用することができないならば、クロッ
ク再生回路はその周波数を生成するために用いられる。
上記デマルチプレクサにおいてスタッフビットを識別し
かつ除去するために、スタッフビットを識別するための
手段がＴＤＭビットストリームの一部としてデマルチプ
レクサに伝送される。

【０００８】デマルチプレクサにおいては、同期して伝
送されるスタッフビットを含むデータ信号のサンプルは
入力チャンネルに対応する出力チャンネルに多重分離さ
れる。スタッフビットは除去されて、再構成されたデー
タ信号が元のビットレートで出力チャンネルに供給され
る。元のビットレートを生成するために必要なクロック
周波数を提供するために、トラッキングクロック発生器
が用いられる。非同期高速オーバーサンプリング型マル
チプレクサ・デマルチプレクサシステムは、高速コミュ
テータ及びデコミュテータの原理を用いて動作する。デ
ータ信号は、データ信号の最も高いビットレートの１０
倍又はそれ以上のレートで電子的なコミュテータによっ
て多重化サンプリングされる。電子的なデコミュテータ
は多重化されたデータチャンネルと多重分離されたチャ
ンネルとの間の１対１の対応を実現するために上記コミ
ュテータに同期化される。なお、同期型マルチプレクサ
・デマルチプレクサシステムにおけるデータチャンネル
は、データ信号のビットレートがデータチャンネルの所
定の動作ビットレートの約１／１０又はそれよりも低い
という条件のもとで、非同期型高速オーバーサンプリン
グチャンネルとして用いることができる。

【０００９】

【発明が解決しようとする課題】ほとんどの同期型マル
チプレクサ・デマルチプレクサシステムは、データ信号
の固定された動作ビットレートのために、インテリジェ
ントビルのような設備を必要とする広い範囲のデータビ
ットレートを収容することができない。もしデータチャ
ンネルが非同期型高速オーバーサンプリングのデータチ
ャンネルとして用いられるならば、そのシステムのコス
トの有効性は明らかに全体の伝送容量の非効率な使用の
ために明らかに低下している。ある１つのデータチャン
ネルの動作ビットレート及び／又はデータチャンネルの
数における変化を吸収するために同期型マルチプレクサ
・デマルチプレクサシステムを再構成することは当該シ
ステムにおいて大きな変形を含み、もしくはほとんどの
場合において、当該システムの完全な置き換えを含む。
そのような再構成のコストは極めて高価である。それら
は、上記のほとんどの非同期マルチプレクサ・デマルチ
プレクサシステムであるということができる。

【００１０】非同期高速オーバーサンプリングマルチプ
レクサ・デマルチプレクサシステムは、動作ビットレー
トが１００Ｍｂ／ｓを容易に超えるであろうから、多く
の高速ビットレートのデータチャンネルを有する。その
ようなビットレートは非常に高価なＥＣＬ及びＧａＡｓ
集積回路を必要とし、当該システムのコストの有効性は
かなり減少させる。理想的には、例えばインテリジェン
トビルなどの設備のためのマルチプレクサ・デマルチプ
レクサシステムは、ＤＣのコンタクトで閉じられた状態
（ＤＣ ｃｏｎｔａｃｔ ｃｌｏｓｕｒｅｓ）から例え
ばイーサネットなどのＬＡＮ（ローカルエリアネットワ
ーク）のための１０Ｍｂ／ｓ以上までの範囲をサポート
すべきである。

【００１１】

【課題を解決するための手段及び作用】本発明は、異な
ったビットレートである広い範囲を有する複数のデータ
信号を多重化して伝送することができるマルチプレクサ
と対応するデマルチプレクサとを備えたマルチプレクサ
・デマルチプレクサシステムであって、当該システムは
同期して及び／又は非同期で、及び／又は非同期の高速
オーバーサンプリングの方法で利用することができる。
上記システムは、ＳＤＭ（空間分割多重化）データチャ
ンネルを有し、それらの各々はＴＤＭ（時間分割多重
化）サブチャンネルの多重化されたものを含む。１個又
はそれ以上のＳＤＭデータチャンネルは複数の信号を、
複数のデータ信号源からＴＤＭサブチャンネルの適当な
配置を介してデータ信号源に伝送する。当該データ信号
のビットレートは同一である必要は無い。１個のデータ
信号源からの複数の信号はまた、１個又はそれ以上のＳ
ＤＭデータチャンネル上で多重化伝送される。異なった
ビットレートを有する広い範囲のデータ信号の多重化伝
送を実現するために、上記データ信号源とＳＤＭデータ
チャンネルとの間での接続を提供するために、複数のイ
ンターフェースカードが用いられる。

【００１２】本発明は、ある与えられた信号源によって
要求された伝送ビットレートに従って、インターフェー
スカードでの接続によって、又はリード線を介する接続
によって、もしくはインターフェースカード上に設けら
れた切り替えられる適当な手動又はプロセッサによって
動作する複数のスイッチによって、１個又はそれ以上の
ＳＤＭデータチャンネルを選択する柔軟性を提供する。
本発明はまた、ある与えれられた信号源によって要求さ
れた伝送ビットレートに従って、リード線を介する接続
によって、又はインターフェースカード上の適当な手動
又はプロセッサによって動作される複数のスイッチによ
る接続によって、印加される１組の電子的な論理信号に
よって、同一のＳＤＭデータチャンネル又はＳＤＭデー
タチャンネルの多重化されたものの中で広がっている１
個又はそれ以上のＴＤＭサブチャンネルを選択する柔軟
性を提供する。上述した複数の接続や複数のスイッチは
固定された方法で、又は手動的に、もしくは電子的に、
ＳＤＭサブチャンネル及び又はＴＤＭサブチャンネルを
選択するために用いることができる。１つのプロセッサ
による遠隔制御の電子的な選択はまた、２組のマルチプ
レクサ・デマルチプレクサシステムが全二重伝送システ
ムを確立するために用いられる場合において可能であ
る。

【００１３】ＳＤＭデータチャンネル及び／又はＴＤＭ
サブチャンネルの遠隔制御であって自動的な電気的選択
の目的のためにユニークな電子的識別子コードが電子的
なメモリを用いることによってインターフェースカード
上に提供することができる。上記識別子コードを用いる
ことによって、インターフェースカードに接続されるデ
ータ信号源又はデータ受信機の伝送ビットレートは自動
的に収容することができる。インターフェースカードソ
ケットの位置（すなわちソケットナンバー）に対する電
子的な識別子コードはまた、マルチプレクサ・デマルチ
プレクサシステムの１群によって形成されたネットワー
クを管理する目的のために電子的メモリに対して提供さ
れることができる。インターフェースカードのユニーク
な識別子やソケットナンバーコードは、２組のマルチプ
レクサ・デマルチプレクサシステムから構成される全二
重伝送システムにおけるＴＤＭサブチャンネルの１つを
介してＳＤＭデータチャンネル及びＴＤＭサブチャンネ
ルの選択を制御する遠隔制御のプロセッサに伝送される
ことができる。このようにチャンネル及びビットレート
を選択するための能力やそれらを変更するための能力を
単に、１群のスイッチのスイッチの開閉を変化すること
に、又はインターフェースカードを置き換えすること
に、もしくは例えばマイクロプロセッサ又はパーソナル
コンピュータのような遠隔制御のプロセッサからスイッ
チの開閉を制御することに減少させることができる。

【００１４】本発明の一実施例によれば、データマルチ
プレクサ・デマルチプレクサシステムは、空間分割マル
チプレクサとデマルチプレクサとを備え、それぞれは複
数の入力ＳＤＭチャンネルと複数の出力ＳＤＭデータチ
ャンネルとを有し、各ＳＤＭデータチャンネルは第１の
クロックレートで第１の数のＴＤＭサブチャンネルを伝
送するために用いられ；そして、上記マルチプレクサに
おいて次の装置が備えられ；すなわち、第１のクロック
レートで同期するように外部信号源からのＳＤＭデータ
チャンネルのデータ信号に対して多重化サンプリングを
行う装置と；第１のクロックレートから得られた一連の
第２のクロックレートを発生するための装置と；１個又
はそれ以上のＴＤＭサブチャンネルを選択するための装
置と；一連の第２のクロックレートの１つに同期するよ
うに外部の信号源からの１個又はそれ以上の選択された
ＴＤＭサブチャンネルに多重化サンプリングするための
装置と；上記多重化サンプリングされたデータ信号を１
個又はそれ以上のＳＤＭデータチャンネルに印加するた
めの装置と；そして、上記デマルチプレクサにおいて次
の装置を備え；第１のクロックレートを再生して再び発
生するための装置と；上記再び発生される第１のクロッ
クレートから第２の一連のクロックレートを発生するた
めの装置と；一連の第２のクロックレート及びＴＤＭサ
ブチャンネルの同期化を上記マルチプレクサにおけるそ
れらと実行しかつ保持しデマルチプレクサに設けられる
装置と；上記マルチプレクサで選択された１個のＳＤＭ
データチャンネル又は複数のＳＤＭデータチャンネルに
応答して１個又はそれ以上のＳＤＭデータチャンネルを
選択するための装置と；１個のＳＤＭデータチャンネル
又は複数のＳＤＭデータチャンネル、及び／又は１個の
ＴＤＭサブチャンネル又は複数のＴＤＭチャンネルから
１個又はそれ以上のサンプリングされかつ多重化された
データ信号を抽出するための装置と；上記１個のデータ
信号又は複数のデータ信号を再構成するための装置とを
備え；これによって、複数のデータ信号が上記マルチプ
レクサ入力ＳＤＭデータチャンネルのいずれかに印加さ
れかつ対応する出力ＳＤＭデータに多重化されて伝送さ
れ、そして、元のデータ信号として再生され、及び／又
は複数のデータ信号は１個又はそれ以上の入力ＳＤＭデ
ータチャンネル上の１個又はそれ以上のＴＤＭサブチャ
ンネルに印加することができ、かつ対応する１個の出力
ＳＤＭデータチャンネル又は複数の出力ＳＤＭデータチ
ャンネル上の対応する１個のＴＤＭサブチャンネル又は
複数のＴＤＭサブチャンネルに多重化されて伝送され、
そして、元のデータ信号として再生される。

【００１５】本発明は同期型マルチプレクサ・デマルチ
プレクサシステムとして用いることができる。例えば、
第１のクロックレート又は１個又はそれ以上の一連の第
２のクロックレートに対応するビットレートを有するデ
ータ信号は当該システムを介して同期して多重化されて
伝送することができる。本発明はまた、例えばビットス
タッフィングなどの公知の電子的な方法を用いることに
よって、非同期型マルチプレクサ・デマルチプレクサシ
ステムとして用いることができる。さらには、本発明は
また、同様に、非同期高速オーバーサンプリング型マル
チプレクサ・デマルチプレクサシステムとして用いるこ
とができる。

【００１６】

【実施例】以下、図面を参照して本発明に係る実施例に
ついて説明する。図１，図２，図３および図５に関し
て、ここに説明されるべき本発明の実施例は、１０個の
ＳＤＭ（Ｓｐａｔｉａｌ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔ
ｉｐｌｅｘ）データチャンネルを提供するデジタルマル
チプレクサ・デマルチプレクサシステムであって、各チ
ャンネルは８個のＴＤＭ（Ｔｉｍｅ Ｄｉｖｉｓｉｏｎ
Ｍｕｌｔｉｐｌｅｘ）のサブチャンネルを提供する。
ＳＤＭデータチャンネルおよびＴＤＭサブチャンネルの
上記個数１０および８はそれぞれ、ここでは例示の目的
のためにのみ選択されたものであって、本発明の範囲を
限定することを意味しない。上記１０個のＳＤＭチャン
ネルは、適当な配線、接点もしくはスイッチを通して選
択される。上記８個のＴＤＭサブチャンネルのタイムス
ロットはまた、適当な配線、接点もしくはスイッチを使
用することによる電気的な論理アドレス指定を通して選
択することができる。

【００１７】簡単のために、ＳＤＭデータチャンネルの
各々は、同期して、１０Ｍｂ／ｓのビットレートでデー
タ信号を受けるものと仮定する。したがって、８個のＴ
ＤＭサブチャンネルの各々は、同期して、 （１０ Ｍｂ／ｓ）／ｓ＝１．２５ Ｍｂ／ｓ のビットレートでデータ信号を受ける。上記マルチプレ
クサ−デマルチプレクサシステムの全体のデータ信号の
ビットレートはしたがって、［（１０Ｍｂ／ｓ）／（Ｓ
ＤＭ データチャンネル）］×１０ データチャンネル
＝１００Ｍｂ／ｓである。ＳＤＭデータチャンネルは、
８個のＴＤＭサブチャンネルがＳＤＭデータチャンネル
で利用可能あるので、８個のデータ信号源まで割り当て
ることができる。また、単一のデータ信号源は、データ
信号源の要求される信号のビットレートによって、いく
つかのＴＤＭサブチャンネルを選択することができ、し
かもこれらのＴＤＭサブチャンネルは同じＳＤＭデータ
チャンネルに配置するか、または多くのＳＤＭデータチ
ャンネルの間に分散させることができる。

【００１８】電気的な論理アドレス指定によって１もし
くはそれ以上のＴＤＭサブチャンネルを選択することに
より、異なるビットレートの広い範囲にわたって多くの
データ信号源が１００Ｍｂ／ｓビットの流れの一部とし
て単一の伝送線路に多重化することができる。これは全
体で （１０個のＳＤＭデータチャンネル）×（８個のＴＤＭ
サブチャンネル）／（ＳＤＭデータチャンネル）＝８０
個のＴＤＭサブチャンネル となり、これらは適当な配線、接点もしくはスイッチを
通して、電気的な論理アドレス指定により選択すること
ができる。結果として、上記マルチプレクサ−デマルチ
プレクサシステムは、多くのデータ信号源から広範囲な
データビットレートを受けて、それらを単一の伝送線路
を通して伝送し、デマルチプレクサにより再生されるよ
うにする。

【００１９】いくつかの高速ＴＤＭデジタルマルチプレ
クサ集積回路が今日市販されている。ＡＭＤ社（Ａｄｖ
ａｎｃｅｄ Ｍｉｃｒｏ Ｄｅｖｉｃｅｓ Ｉｎｃ．）
のＴＡＸＩＣｈｉｐ（Ｔｒａｎｓｐａｒｅｎｔ Ａｓｙ
ｎｃｈｒｏｎｏｕｓ Ｘｍｉｔｔｅｒ−ｒｅｃｅｉｖｅ
ｒ Ｉｎｔｅｒｆａｃｅ Ｃｈｉｐ）モデルＡＭ７９６
８は、その一例である。上記ＡＭ７９６８は、１０個の
入力データチャンネルを有するとともに、各チャンネル
は３．２Ｍｂ／ｓから１０Ｍｂ／ｓに達するデータのビ
ットレートを受けることができる。最大の全体のデータ
のビットレートは１００Ｍｂ／ｓである。ハウスキーピ
ングや多重分離のための情報が２５Ｍｂ／ｓだけ加わ
り、１２５Ｍｂ／ｓの最大の動作ビットレートを与え
る。

【００２０】対応するデマルチプレクサ集積回路である
モデルＡＭ７９６９は、１０個の出力データチャンネル
に、マルチプレクサに与えられた１０個のデータ信号を
再生する。ＡＭ７９６８およびＡＭ７９６９の集積回路
の対は、固定されたクロックレートで上記ＡＭ７９６８
を動作させることにより１０個のチャンネルの同期マル
チプレクサ−デマルチプレクサシステムを構成するため
に使用することができる。同期多重はここでは、マルチ
プレクサのデータチャンネルへのデータ信号入力が同じ
クロックレート（たとえば１０ＭＨｚ）で与えられなけ
ればならず、そのクロックレートで上記データが多重サ
ンプリングされている。加えて、データ信号は、多重サ
ンプリング信号と同相でなければならない。

【００２１】本発明は、並列の入力および出力データチ
ャンネルを与える同期マルチプレクサ−デマルチプレク
サシステムを使用する。上記マルチプレクサの入力デー
タチャンネルのデータ信号は、同期して多重サンプリン
グされるとともに上記デマルチプレクサに伝送され、そ
こでそれらは対応する出力データチャンネルに多重分離
される。かかるシステムは、ＡＭ７９６８およびＡＭ７
９６９の対のような集積回路において見られる。図示の
目的のために、１０個のデータチャンネルおよび各チャ
ンネルに対して１０Ｍｂ／ｓのＮＲＺ（Ｎｏｎ−Ｒｅｔ
ｕｒｎ ｔｏ Ｚｅｒｏ）のデータのビットレートを有
するシステムが選択される。

【００２２】空間分割多重化回路 １０個のデータチャンネルが物理的な空間内に与えられ
て外部データ源に対して利用可能である１０個のチャン
ネルとして見ることができる。換言すれば、それらは実
際、ＳＤＭ（Ｓｐａｃｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔ
ｉｐｌｅｘ）チャンネルであって、各々は１０Ｍｂ／ｓ
のビットレートで動作する。図１に示すように、円で囲
まれた番号１ないし１０が付された、１０個のＳＤＭデ
ータチャンネルの各々はＰＣ（Ｐｒｉｎｔｅｄ Ｃｉｒ
ｕｉｔ）基板のソケット１００Ａから１００Ｎに共通に
接続されるとともに、ＳＤＭマルチプレクサ１０２に順
に接続されている。上記ＳＤＭマルチプレクサ１０２
は、多重化されたデータ信号を搬送するための出力チャ
ンネル１０４を有する。１０ＭＨｚのクロック１０６
は、１０Ｍｂ／ｓで１０個のＳＤＭデータチャンネルの
各々を同期して動作させる参照クロックとして使用する
ためにＳＤＭマルチプレクサ１０２に接続される。

【００２３】外部データ源をマルチプレクサシステムに
接続するプリント基板の形態のインターフェースカード
がソケット１００Ａないし１００Ｎに接続されると、上
記プリント基板の接点、もしくは上記プリント基板の接
点に接続されたジャンパ線、もしくは上記プリント基板
の接点に接続されたスイッチは、物理的に１もしくはそ
れ以上の特定のＳＤＭデータチャンネルに接続する。特
別な応用によっては、ＳＤＭデータチャンネルはいくつ
かのインターフェースカードにより分担されることもあ
るが、それは各ＳＤＭデータチャンネルがいくつかのＴ
ＤＭ（Ｔｉｍｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ
ｘ）のサブチャンネルの利用が可能であるからである。

【００２４】時分割多重回路 図１に示すように、１０ＭＨｚのクロック１０６はまた
同期カウンタ１０８に接続され、この同期カウンタ１０
８は同期して１０ＭＨｚの上記クロックを分周し、一連
のクロック信号 Ｃ５ ＝ ５．００ ＭＨｚ Ｃ２．５ ＝ ２．５０ ＭＨｚ Ｃ１．２５ ＝ １．２５ ＭＨｚ を発生する。これらのクロック信号は、特定の周波数の
ＲＺ（Ｒｅｔｕｒｎ ｔｏ Ｚｅｒｏ）のデジタルのビ
ットの流れである。それらは１０ＭＨｚのクロック信号
とともに、円で囲まれた番号１１から１４が付された回
路の線路を通して、ソケット１００Ａないし１００Ｎに
供給される。

【００２５】上記ＴＤＭサブチャンネルは、同期カウン
タ１０８により発生される一連のクロック信号を使用す
ることにより各ＳＤＭデータチャンネルに確立される。
図示のために、８個のＴＤＭサブチャンネル（すなわ
ち、タイムスロット）の例が選ばれた。このことは、Ｔ
ＤＭサブチャンネルが （１０Ｍｂ／ｓ）／８ ＝ １．２５ Ｍｂ／ｓ のビットレートで動作することを意味する。各々が８個
のＴＤＭサブチャンネル（すなわち、タイムスロット）
を有する１０個のＳＤＭデータチャンネルがあるので、
上記マルチプレクサ−デマルチプレクサシステムは、８
０個のＴＤＭサブチャンネルを使用することができる。

【００２６】上記したように、ＴＤＭサブチャンネルは
１．２５Ｍｂ／ｓで動作するとともに、このビットレー
トの倍数をＴＤＭサブチャンネルの適当な組合せを選択
することにより伝送することができる。最も高い組み合
わされたビットレートは、１００Ｍｂ／ｓである全体の
ＳＤＭデータチャンネルの容量により設定される。ＳＤ
Ｍマルチプレクサ１０２およびＳＤＭデマルチプレクサ
を同期させる等のハウスキーピング信号は、この１００
Ｍｂ／ｓのビットの流れに加えられ、最終のビットレー
トは１２５Ｍｂ／ｓである。しかしながら、次のセクシ
ョンでは、簡単のために、全体のビットレートは１００
Ｍｂ／ｓであると考える。

【００２７】ＴＤＭサブチャンネル（すなわち、タイム
スロット）のためのタイムスロットの配列が図２に示さ
れている。８個のＴＤＭサブチャンネルのタイムスロッ
トは、３ビットのバイナリコードにより識別することが
できる。３ビットのバイナリコードが時間に関して規則
的なシーケンスで現れる上記ＴＤＭの配置構成を実現す
るため、アドレスコードの最下位、中位および最上位の
オーダの２進桁がそれぞれ、クロック信号Ｃ₅，Ｃ_2.5お
よびＣ_1.25の論理レベルにより設定される。加えて、最
低のクロックレートＣ_1.25は、０．６２５ＭＨｚのクロ
ックＣ_0.625を提供するために分周器２００により１／
２分周され、その利用は後述する。一連のアドレスは、
上記ＴＤＭの配置構成を確立するために連続して繰り返
される。

【００２８】利用可能な８個以外の単一のＴＤＭサブチ
ャンネルのタイムスロットの選択は、ＴＤＭサブチャン
ネルタイムスロットを特定する３ビットのバイナリコー
ドを３ビットのバイナリコンパレータに供給することに
より達成され、このバイナリコンパレータは、上記コー
ドをクロック信号Ｃ₅，Ｃ_2.5およびＣ_1.25の論理レベル
と比較する。一致がみられると、イネーブルパルスはク
ロック信号Ｃ１０と同期して生成されるとともに上記デ
ータ信号のサンプリング値を多重化するラッチ回路に供
給される。

【００２９】要するに、上記マルチプレクサシステム
は、１００Ｍｂ／ｓのデータビットの流れの中に多重化
される１０個の１０Ｍｂ／ｓのＳＤＭデータチャンネル
を有する。各々のＳＤＭデータチャンネルの８個のＴＤ
Ｍサブチャンネルのタイムスロットが、８個のＴＤＭサ
ブチャンネルのタイムスロットのアドレスを提供する３
ビットのバイナリコードにより識別される。このこと
は、１０Ｍｂ／ｓデータチャンネルが８個の１．２５Ｍ
ｂ／ｓのＴＤＭのサブチャンネル内に副多重化されるこ
とを意味する。上記ＴＤＭサブチャンネルのタイムスロ
ットは連続的に繰り返される。１もしくはそれ以上の特
定のＴＤＭサブチャンネルタイムスロットが、データ信
号を特定のＳＤＭデータチャンネルに副多重化するため
にインターフェースカードにより使用することができ
る。上記したように、３ビットのバイナリコードコンパ
レータおよびラッチ回路は、データ信号を１もしくはそ
れ以上の特定のＴＤＭのサブチャンネルのタイムスロッ
トに副多重化するために使用される。上記ＳＤＭデータ
チャンネルの各々のＴＤＭのサブチャンネルのアドレス
を上記デマルチプレクサにおいて明確に識別するととも
に、マルチプレクサとデマルチプレクサのＴＤＭのサブ
チャンネルのタイムスロットの間の１対１の対応をなす
ために、同期信号は上記マルチプレクサにより与えられ
なければならない。

【００３０】図３はこの同期信号の発生を図示するブロ
ック図を示しており、図４は図３の主要な要素を示す回
路図である。上記ＴＤＭのサブチャンネルのタイムスロ
ット識別器の同期信号は、０と１の論理レベルの交替す
るパターンである。それはＴＤＭサブチャンネルのタイ
ムスロット０００＝０に配置される。このアドレスは、
論理レベル０，０および０に設定されている３ビットの
バイナリコード入力３０４を使用する３ビットのバイナ
リコードコンパレータ３００により識別される。上記コ
ンパレータ３００は、０００アドレスをＣ₅，Ｃ_2.5およ
びＣ_1.25のクロック信号と比較する。上記の３つのクロ
ック信号のレベルがアドレス０００の論理レベルに合致
すると、Ｃ１０のクロック信号と同期してイネーブルパ
ルスが発生されて、ラッチ回路３０２に与えられる。

【００３１】ラッチ回路３０２において、２つの入力Ｃ
_1.25およびＣ_0.625、およびコンパレータ３００からの
イネーブルパルスが１．２５Ｍｂ／ｓのＮＲＺ（Ｎｏｎ
ｅＲｅｔｕｒｎ ｔｏ Ｚｅｒｏ）のＴＤＭサブチャン
ネルタイムスロットの同期信号を発生するために組み合
わされ、実際に上記Ｃ_0.625のクロック信号はＣ_1.25の
クロック信号によりサンプリングされているので、上記
同期信号は論理レベル０と１との間で交替している。こ
の同期信号は、ワイヤ接続により円で囲まれた番号１が
付されたＳＤＭデータチャンネルに配置される。同期信
号の交替するパターンは、円で囲まれた番号１が付され
たＳＤＭデータチャンネルの上のこのパターンのために
検索しているデマルチプレクサシステムの０００＝０の
ＴＤＭサブチャンネルのタイムスロット識別器として使
用する。全ての他のＴＤＭサブチャンネルタイムスロッ
トは、この０００＝０００番地を参照する。

【００３２】時分割デマルチプレクサ回路 図５および図８は、ＳＤＭデマルチプレクサのブロック
ダイヤグラムを示す。図８は図５を再生したものである
が、しかし種々のクロック信号およびＴＤＭサブチャン
ネルタイムスロットを図示するために変形されている。
１００Ｍｂ／ｓの多重化されたデータ信号は、上記ＳＤ
Ｍマルチプレクサ１０２の対照物であるＳＤＭデマルチ
プレクサ５０２の入力に接続される。上記ＳＤＭデマル
チプレクサ５０２は、出力として円で囲まれた数１ない
し１０を付した１０個のＳＤＭデータチャンネルを有
し、各々は１０Ｍｂ／ｓのビットレートを有する。上記
デマルチプレクサシステムのＳＤＭデータチャンネル
は、上記マルチプレクサシステムのそれと１対１の対応
を有する。ＳＤＭデータチャンネルの各々は、共通して
ＰＣ（Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）基板のソケッ
ト５００Ａないし５００Ｎに接続される。上記マルチプ
レクサにてプラグ接続されているインターフェースカー
ドの対照物であるＰＣ基板の形態のインターフェースカ
ードは、ソケット５００Ａないし５００Ｎにプラグ接続
される。外部データ受信機は、これらのインターフェー
スカードを通して、上記デマルチプレクサに接続され
る。

【００３３】インターフェースカードが上記ソケット５
００Ａないし５００Ｎのいずれかにプラグ接続される
と、上記ＰＣ基板の接点、もしくはＰＣ基板の接点に接
続されたジャンパ線、もしくは上記ＰＣ基板の接点に接
続されたスイッチは、１もしくはそれ以上のＳＤＭデー
タチャンネルに物理的に接続され、ＳＤＭデータチャン
ネルは上記マルチプレクサの対照物のインターフェース
カードにより使用されているものと対応する。特定の応
用に依存して、ＳＤＭデータチャンネルはいくつかのイ
ンターフェースカードにより分担されるが、それは各Ｓ
ＤＭデータチャンネルが８個のＴＤＭ（Ｔｉｍｅ Ｄｉ
ｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅｘ）のサブチャンネル
を利用できるからである。

【００３４】上記インターフェースカードは、ＳＤＭデ
マルチプレクサ５０２のクロック再生回路により再生さ
れるＣ₁₀＝１０ＭＨｚのクロック信号が供給される。上
記１０ＭＨｚのクロック信号はまた、同期カウンタ５０
８に供給され、この同期カウンタ５０８は同期クロック
信号 Ｃ５ ＝ ５．００ＭＨｚ Ｃ２．５ ＝ ２．５０ＭＨｚ Ｃ１．２５ ＝ １．２５ＭＨｚ を発生し、これらはソケット５００ないし５００Ｎを通
してインターフェースカードに供給される。これらのク
ロック信号は、それらの特定の応用に応じてインターフ
ェースカードにより使用される

【００３５】時分割デマルチプレクサ回路 上記マルチプレクサにおいてＴＤＭサブチャンネルタイ
ムスロットをそれらと同期させるために、同期カウンタ
５０８がＴＤＭサブチャンネルタイムスロットの同期ビ
ット検知器５１０からの信号により制御される。図６は
上記同期ビット検知器５１０のための回路を示し、この
検知器５１０は、上記ＴＤＭサブチャンネルタイムスロ
ットが上記マルチプレクサのそれらと１対１の対応を達
成したかどうかを検知する。３ビットのバイナリコード
コンパレータ５１２はまた、この検知のプロセスにおい
て使用される。０と１の論理レベルが繰り返し交替する
ＴＤＭサブチャンネルのタイムスロットに対して、検知
は円で囲んだ番号１を付したＳＤＭチャンネルで、８個
の上記ＴＤＭサブチャンネルのタイムスロットを通して
サーチすることにより達成される。かかるＴＤＭサブチ
ャンネルのタイムスロットは、上記マルチプレクサシス
テムにおいて確立された０００＝０番地を有するサブチ
ャンネルのタイムスロットである。

【００３６】繰り返される０と１の論理レベルのこのパ
ターンを検知するために、円で囲まれた番号１が付され
たＳＤＭデータチャンネルにおけるＴＤＭサブチャンネ
ルのタイムスロットの一つのビットは、サンプリングさ
れるとともに続く第８番目のＴＤＭサブチャンネルのタ
イムスロットとの比較のために保持される。この比較
は、上記０００アドレスをクロック信号Ｃ_1.25，Ｃ_2.5
およびＣ₅と比較して論理レベルの一致を検知したとき
に、達成される。そのとき、Ｃ１０クロック信号と同期
して、論理パルス信号が上記ＴＤＭサブチャンネルタイ
ムスロット同期ビット検知回路５１０に送られる。この
時点では、マルチプレクサとデマルチプレクサシステム
のＴＤＭサブチャンネルタイムスロットの間で同期が達
成されたかどうかは、明らかでない。上記マルチプレク
サにおけるＴＤＭサブチャンネルタイムスロット０００
とデマルチプレクサにおけるＴＤＭサブチャンネルタイ
ムスロット０００との間に違いがあるかもしれない。し
たがって、上で選ばれたサブチャンネルタイムスロット
は、検索されている正しいタイムスロットではないかも
知れない。

【００３７】上記ＴＤＭサブチャンネルタイムスロット
同期ビット検知器２は、円で囲んだ番号１が付されたＳ
ＤＭデータチャンネルでＴＤＭサブチャンネルタイムス
ロット０００であると考えられるものの２つの連続する
論理レベルを、Ｄタイプのフリップフロップ回路５１４
により構成されたシフトレジスタにストアする。もし、
ストアされた論理レベルが０と０、もしくは１と１であ
れば、論理レベル１が図８にその回路を示す同期カウン
タ５０８に送られる。この論理レベル１は同期不可信号
である。イクスクルーシブＮＯＲゲート５１６が同期不
可を伝送するために使用される。もし、他方、ストアさ
れた論理レベルが０と１、もしくは１と０であれば、論
理レベル０が、上記イクスクルーシブＮＯＲゲート５１
６を通して、同期可の信号として同期カウンタ５０８へ
送られる。

【００３８】同期カウンタ５０８において、もし、同期
検知器５１０からの論理レベルが１で、同期が不可であ
ることを意味していると、上記カウンタ５０８は０から
１４までカウントしてリセットする。カウント値が１６
よりも小さい１であるので、上記クロック信号Ｃ_1.25，
Ｃ_2.5およびＣ₅は、１０ＭＨｚのクロック信号により、
かつ関連して、１ビットシフトする。したがって、３ビ
ットのバイナリコンパレータ５１２により検知される上
記０００のＴＤＭサブチャンネルタイムスロットはま
た、通常１６ビットであるカウントサイクル（すなわ
ち、２×８のＴＤＭサブチャンネルタイムスロット＝１
６ＴＤＭサブチャンネルタイムスロット）の間に１のＴ
ＤＭサブチャンネルタイムスロットだけシフトする。上
記０００番地において２つの連続するビットが比較され
なければならないので、同期カウンタのカントサイクル
は８の代わりに１６に設定されなければならないという
ことが注意されるべきである。次のページの表３は、上
記１０ＭＨｚのクロック信号に関し、ある時点において
１ビットずつ上記ＴＤＭサブチャンネルタイムスロット
のアドレスをシフトさせるこのプロセスを通して同期達
成に向かっての進行を示している。

【００３９】表３に示すように、１ビットのシフトは、
同期検知器５１０からの論理レベルが０で、同期可を示
すまで続く。この信号が同期カウンタ５０８により受信
されると、上記カウンタは０から１５までの１６ビット
をカウントしてリセットする。

【００４０】

【表３】 マルチプレクサ デマルチプレクサ デマルチプレクサ デマルチプレクサ ＴＤＭ ＴＤＭ ＴＤＭ ＴＤＭ サブチャンネル サブチャンネル サブチャンネル サブチャンネル タイムスロット タイムスロット タイムスロット タイムスロット アドレス アドレス アドレス アドレス 同期前２ステップ 同期前１ステップ 同期達成 − − − − − − − − − − − − ０１１ １０１ １００ ０１１ １００ １１０ １０１ １００ １０１ １１１ １１０ １０１ １１０ １１１ １１０ １１１ →０００← １１１ ００１ →０００← →０００← ０１０ ００１ →０００← ００１ ０１１ ０１０ ００１ ０１０ １００ ０１１ ０１０ ０１１ １０１ １００ ０１１ １００ １１０ １０１ １００ １０１ １１１ １１０ １０１ １１０ １１１ １１０ １１１ →０００← １１１ ００１ →０００← →０００← ０１０ ００１ →０００← ００１ ０１１ ０１０ ００１ ０１０ １００ ０１１ ０１０ ０１１ １０１ １００ ０１１ １００ １１０ １０１ １００ １０１ １１１ １１０ １０１ １１０ １１１ １１０ １１１ →０００← １１１ ００１ →０００← →０００← ０１０ ００１ →０００← ００１ ０１１ ０１０ ００１ ０１０ １００ ０１１ ０１０ − − − − − − − −

【００４１】その結果として、もしも、上記ＴＤＭサブ
チャンネルのタイムスロット０００の論理レベルが…，
０，１，０，１，…のパターンを連続して繰り返すと、
上記３ビットバイナリコードコンパレータにより検知さ
れた０００アドレスは、上記マルチプレクサにより達成
されたそれと同じになる。上記クロック信号およびデマ
ルチプレクサにおけるＴＤＭサブチャンネルタイムスロ
ットは、参照点として、円で囲んだ番号１を付して示さ
れたＳＤＭデータチャンネルで上記ＴＤＭサブチャンネ
ルタイムスロット０００を使用することにより、このよ
うにして上記マルチプレクサのそれらと、同期するとと
もに１対１の対応を達成する。一旦、同期が達成される
と、同期カウンタ５０８は、図２および図８に示された
クロック信号のパターンを、発生して連続的に繰り返す
ようにセットされる。

【００４２】要するに、上記マルチプレクサシステム
は、全体としてアドレス０００から１１１を有する８個
のＴＤＭサブチャンネルタイムスロットを確立する。上
記マルチプレクサとデマルチプレクサのＴＤＭサブチャ
ンネルタイムスロットの間の１対１の対応を達成するた
めに、円で囲んだ番号１を付したＳＤＭデータチャンネ
ルの上記ＴＤＭサブチャンネルタイムスロット０００
は、０と１の論理レベルの間で連続的に交替する同期信
号を供給する。上記デマルチプレクサシステムにおい
て、繰り返される０，１のパターンは、同期ビット検知
器５１０により検知されるとともに同期が達成される。
このことが起こるまで、表３に示すように、上記０，１
パターンの検索が検索アドレスを１つずつシフトするこ
とにより行われる。

【００４３】１００Ｍｂ／ｓで多重化されたデータスト
リームは、それぞれ１０Ｍｂ／ｓの１０本のＳＤＭデー
タチャンネルに多重分離される。１本の１０Ｍｂ／ｓの
ＳＤＭデータチャンネルの複数のＴＤＭサブチャンネル
は、８つのＴＤＭサブチャンネルのタイムスロットアド
レスを与える３ビットバイナリコードによって同定され
る。これらのアドレスは、周期的に反復される。特定の
ＴＤＭサブチャンネルのタイムスロットにおけるデータ
は、ラッチ回路によって抜き出される（すなわち、多重
分離される）。このラッチ回路では、ＴＤＭサブチャン
ネルのタイムスロットのアドレスの特定のバイナリコー
ドが３ビットバイナリコードのコンパレータによって検
出されたときに、イネーブル信号が出力される。

【００４４】アプリケーションインターフェースカード ここで説明されるマルチプレクサ・デマルチプレクサシ
ステムは、１０本のＳＤＭデータチャンネルと、各ＳＤ
Ｍデータチャンネルに対し８本のＴＤＭサブチャンネル
を備える。したがって、全部で８０本のＴＤＭサブチャ
ンネルが利用できる。各ＴＤＭサブチャンネルは、デー
タ信号を１．２５Ｍｂ／ｓのビットレートで同期して受
け入れることができ、および／または、各ＳＤＭデータ
チャンネルは、データ信号を１０Ｍｂ／ｓのビットレー
トで同期して受け入れることができる。インターフェー
スカードは、アプリケーションが要求するときに多数の
ＴＤＭサブチャンネル、および／または、ＳＤＭデータ
チャンネルを選択するように設計できる。ＳＤＭデータ
チャンネルは、ソケット１００Ａ〜１００Ｎ、または５
００Ａ〜５００Ｎの１つに挿入されるインターフェース
カードＰＣボードの接点への接続によって選択できる。
もちろん、もしアプリケーションがイサーネットＬＡＮ
（ローカルエリアネットワーク）の場合のような１０Ｍ
ｂ／ｓデータチャンネルを要求するならば、１本のＳＤ
Ｍデータチャンネルが、その利用のために専用できる。
ここで留意すべきことに、各ＳＤＭデータチャンネルは
異なったデータ信号源によって使用可能な８本のＴＤＭ
副信号を有するので、単独のＳＤＭデータチャンネルが
多数のデータ信号源によって共有できる。また、データ
信号源のビットレートに依存して、データ信号源が多数
のＴＤＭサブチャンネルを使用できる。この多数のＴＤ
Ｍサブチャンネルは、１本のＳＤＭデータチャンネルか
ら選択でき、または、多数のＳＤＭデータチャンネルの
中から選択できる。

【００４５】１．２５Ｍｂ／ｓのデータ信号の副多重化 図９は、外部のデータ源８０２から１．２５Ｍｂ／ｓの
データ信号を、円で囲んだ数字２で参照されるＳＤＭデ
ータチャンネルに副多重化するインターフェースカード
８００のブロック図であり、図１０は、このブロック図
の要部に対応する回路図である。副多重化のために選択
されたＴＤＭサブチャンネルのタイムスロットは、０１
０＝２、すなわち、８個の反復周期タイムスロットのシ
ーケンスの中の第３のタイムスロットである。ＴＤＭサ
ブチャンネルタイムスロットのアドレスのための論理レ
ベル０１０＝２は、ＤＩＰ（デュアルインラインパッケ
ージ）スイッチなどの１組の機械的スイッチ８０４を通
して、または、マイクロコントローラなどの電子源（電
子回路の信号源）から、与えることができる。３ビット
バイナリコードのコンパレータ３００は、論理アドレス
０１０＝２を受け取り、同期カウンタ１０８からのクロ
ック信号Ｃ₅、Ｃ_2.5，Ｃ_1.25の論理レベルと比較する。

【００４６】ビットパターン０１０が検出されたとき、
イネーブルパルスは、クロック信号Ｃ₁₀と同期してラッ
チ回路８０６に送られる。次に、データ信号源８０２か
らの入ってくる１．２５Ｍｂ／ｓのデータ信号は、多重
化のためにサンプリングされ、円で囲んだ数字２で参照
されるＳＤＭデータチャンネルに入力される。サンプリ
ングされたマルチプレックス信号は、ＮＲＺ１０Ｍｂ／
ｓ信号と同じパルス幅を有する。以下のアプリケーショ
ンの例において説明されるように、すべてのサンプリン
グされたマルチプレックス信号について同じことがいえ
る。１．２５Ｍｂ／ｓのデータ信号がラッチ回路のタイ
ミングと同期していなければならないので、Ｃ_1.25クロ
ック信号が、参照信号としてデータ信号源８０２に与え
られる。

【００４７】１．２５Ｍｂ／ｓのデータ信号の副多重分
離 図１１は、１．２５Ｍｂ／ｓのデータ信号を副多重分離
するインターフェースカード１０００のブロック図であ
り、図１２は、このブロック図の要部に対応する回路図
である。このカードは、先に説明したインターフェース
カード８００に対応するものである。このカードは、円
で囲んだ数字２で参照されるＳＤＭデータチャンネルと
ＴＤＭサブチャンネルのタイムスロットとに多重化され
ていた１．２５Ｍｂ／ｓのデータ信号を再生する。上述
の副多重化の場合のように、３ビットバイナリコードの
コンパレータ１００２は、３ビットのＴＤＭサブチャン
ネルのタイムスロットのアドレスコード０１０を、図
５、図６および図７を用いて説明されたように得られた
クロック信号Ｃ₅、Ｃ_2.5，Ｃ_1.25と比較する。このアド
レスコードは、もちろん、ＤＩＰ（デュアルインライン
パッケージ）スイッチなどの１組の機械的スイッチ１０
０４を通って、または、マイクロコントローラなどの電
子源から、与えることができる。ビットパターン０１０
が検出されたとき、イネーブルパルスが、クロック信号
Ｃ₁₀に同期してラッチ回路１００４に送られる。ラッチ
回路は、元の１．２５Ｍｂ／ｓデータ信号に属するサン
プルビットを抜き出し、元のデータ信号ビットを再構成
し、これを出力線１００６に送る。この作用の繰り返し
により、元の信号が作られる。

【００４８】２．５０Ｍｂ／ｓのデータ信号の副多重化 図１３は、外部の信号源１２０２から、円で囲んだ数字
３で参照されるＳＤＭデータチャンネルへの２．５０Ｍ
ｂ／ｓデータ信号を副多重化するインターフェースカー
ド１２００のブロック図であり、図１４は、このブロッ
ク図の要部に対応する回路図である。副多重化のために
選択されたＴＤＭサブチャンネルのタイムスロットはＸ
１１＝３と７、すなわち、８個の反復周期タイムスロッ
トのシーケンスの中の第４と第８のタイムスロットであ
る。ここにＸは、無視される最上桁ビットを表す。図２
のサブチャンネルのタイムスロットを参照して、先に説
明したように、１１のバイナリ値はタイムスロット３と
７に生じる。単独のタイムスロットは、１．２５Ｍｂ／
ｓのデータレートが可能なＴＤＭサブチャンネルである
ので、２本のそのようなＴＤＭサブチャンネルは、１．
２５Ｍｂ／ｓ×２＝２．５０Ｍｂ／ｓのデータ信号を受
け入れることができる。前のサンプリングにおけるよう
に、ＴＤＭサブチャンネルのタイムスロットのアドレス
の論理レベル１１が、ＤＩＰスイッチなどの１組の機械
的スイッチ８０４を通して、または、マイクロコントロ
ーラなどの電子源から、与えることができる。２ビット
バイナリコードのコンパレータ１２０６は、論理アドレ
ス１１を受け取り、同期カウンタ１０８からのクロック
信号Ｃ₅、Ｃ_2.5の論理レベルと比較する。ビットパター
ン１１が検出されたとき、イネーブルパルスは、クロッ
ク信号Ｃ₁₀と同期してラッチ回路１２０６に送られる。
次に、データ信号源１２０２からの入力２．５０Ｍｂ／
ｓのデータ信号は、多重化のためにサンプリングされ、
円で囲んだ数字３で参照されるＳＤＭデータチャンネル
に入力される。２．５０Ｍｂ／ｓのデータ信号がラッチ
回路のタイミングと同期していなければならないので、
Ｃ_2.5クロック信号は、参照信号としてデータ信号源１
２０２に与えられる。

【００４９】２．５０Ｍｂ／ｓのデータ信号の副多重分
離 図１５は、２．５０Ｍｂ／ｓのデータ信号を副多重分離
するインターフェースカード１４００のブロック図であ
り、図１６は、このブロック図の要部に対応する回路図
である。このカードは、先に説明したインターフェース
カード１２００に対応するものである。このカードは、
このマルチプレクサの円で囲んだ数字３で参照されるＳ
ＤＭデータチャンネルとＴＤＭサブチャンネルのタイム
スロットＸ１１＝３と７とに多重化されていた２．５０
Ｍｂ／ｓのデータ信号を再生する。上述の副多重化の場
合のように、２ビットバイナリコードのコンパレータ１
４０２は、２ビットのＴＤＭサブチャンネルのタイムス
ロットのアドレスコード１１を、クロック信号Ｃ₅、Ｃ
_2.5と比較する。このアドレスコードは、もちろん、Ｄ
ＩＰスイッチなどの１組の機械的スイッチ１４０４を通
して、または、マイクロコントローラなどの電子源か
ら、与えることができる。ビットパターン１１が検出さ
れたとき、イネーブルパルスが、クロック信号Ｃ₁₀に同
期してラッチ回路１４０４に送られる。ラッチ回路は、
元の２．５０Ｍｂ／ｓのデータ信号に属するサンプルビ
ットを抜き出し、元のデータ信号ビットを再構成し、こ
れを出力線１４０６に送る。この作用の繰り返しによ
り、元の信号が作られる。このようにして、円で囲んだ
数字３で参照されるＳＤＭデータチャンネルのＴＤＭサ
ブチャンネルのタイムスロットＸ１１＝３と７に副多重
化されたデータ信号が、副多重分離される。

【００５０】５．００Ｍｂ／ｓのデータ信号の副多重化 図１７は、外部の信号源１６０２から、円で囲んだ数字
３で参照されるＳＤＭデータチャンネルへの５．００Ｍ
ｂ／ｓのデータ信号を副多重化するインターフェースカ
ード１６００のブロック図であり、図１８は、このブロ
ック図の要部に対応する回路図である。副多重化のため
に選択されたＴＤＭサブチャンネルのタイムスロットは
ＸＸ１＝１、３、５と７、すなわち、８個の反復周期タ
イムスロットのシーケンスの中の第２、第４、第６およ
び第８のタイムスロットである。単独のタイムスロット
は、１．２５Ｍｂ／ｓのデータレートが可能なＴＤＭサ
ブチャンネルであるので、４つのそのようなＴＤＭサブ
チャンネルは、１．２５Ｍｂ／ｓ×４＝５．００Ｍｂ／
ｓのデータ信号を受け入れることができる。上述の例に
おけるように、ＴＤＭサブチャンネルのタイムスロット
のアドレスの論理レベル１を、ＤＩＰスイッチなどの１
組の機械的スイッチ１６０４を通って、または、マイク
ロコントローラなどの電子源から、与えることができ
る。１ビットバイナリコードのコンパレータ１６０６
は、論理アドレス１を受け取り、クロック信号Ｃ₅の論
理レベルと比較する。ビットパターン１が検出されたと
き、イネーブルパルスは、クロック信号Ｃ₁₀と同期して
ラッチ回路８０６に送られる。次に、データ信号源１６
０２からの５．００Ｍｂ／ｓの入力データ信号は、多重
化のためにサンプリングされ、円で囲んだ数字３で参照
されるＳＤＭデータチャンネルに入力される。５．００
Ｍｂ／ｓのデータ信号がラッチ回路のタイミングと同期
していなければならないので、Ｃ₅クロック信号は、参
照信号としてデータ信号源１６０２に与えられる。

【００５１】５．００Ｍｂ／ｓのデータ信号の副多重分
離 図１９は、５．００Ｍｂ／ｓのデータ信号を副多重分離
するインターフェースカード１８００のブロック図であ
り、図２０は、このブロック図の要部に対応する回路図
である。このカードは、先に説明したインターフェース
カード１６００に対応するものである。このカードは、
このマルチプレクサの円で囲んだ数字３で参照されるＳ
ＤＭデータチャンネルとＴＤＭサブチャンネルのタイム
スロットＸＸ１＝１、３、５および７で多重化されてい
た５．００Ｍｂ／ｓのデータ信号を再生する。上述の副
多重化の先の場合のように、１ビットバイナリコードの
コンパレータ１８０２は、１ビットのＴＤＭサブチャン
ネルのタイムスロットのアドレスコード１を、クロック
信号Ｃ_５と比較する。このアドレスコードは、もちろ
ん、ＤＩＰスイッチなどの１組の機械的スイッチ１８０
４を通して、または、マイクロコントローラなどの電子
源から、与えることができる。ビットパターン１が検出
されたとき、イネーブルパルスが、クロック信号Ｃ_１０
に同期してラッチ回路１００４に送られる。ラッチ回路
は、元の５．００Ｍｂ／ｓデータ信号に属するサンプル
ビットを抜き出し、元のデータ信号ビットを再構成し、
これを出力線１８０６に送る。この作用の繰り返しによ
り、元の信号が作られる。このようにして、円で囲んだ
数字３で参照されるＳＤＭデータチャンネルに、ＴＤＭ
サブチャンネルのタイムスロットＸＸ１＝１、３、５お
よび７に、副多重化されたデータ信号が、副多重分離さ
れる。

【００５２】１．２５Ｍｂ／ｓの４ビットパラレルデー
タ信号の副多重化 デジタルデータ信号は、いつもシリアルビットストリー
ムの形状であるのではない。多くの場合、プリンタ用の
データのようなパラレルデジタルデータ信号がパーソナ
ルコンピュータにおいて用いられる。図２１は、外部の
データ源２００２から１．２５Ｍｂ／ｓの４ビットパラ
レルデータ信号を副多重化するインターフェースカード
２０００のブロック図であり、図２２は、このブロック
図の要部に対応する回路図である。設計と作用は、１の
代わりに４ビットパラレルラッチ回路２２０４を用いる
点以外では、図９と図１０に示される１．２５Ｍｂ／ｓ
のデータ信号の副多重化の場合と同様である。

【００５３】１．２５Ｍｂ／ｓの４ビットパラレルデー
タ信号の副多重分離 図２３は、外部のデータ源２００２から１．２５Ｍｂ／
ｓの４ビットパラレルデータ信号を副多重分離するイン
ターフェースカード２２００のブロック図であり、図２
４は、このブロック図の要部に対応する回路図である。
このカードは、上述のインターフェース回路２０００の
対応物である。設計と作用は、１の代わりに４ビットパ
ラレルラッチ回路２２０４を用いる点以外では、図１１
と図１２に示される１．２５Ｍｂ／ｓのデータ信号の副
多重分離の場合と同様である。

【００５４】１０Ｍｂ／ｓのデータ信号の多重化 すべての上述のアプリケーションの例は、ＳＤＭデータ
チャンネルでＴＤＭサブチャンネルのタイムスロットを
用いる。ＳＤＭデータチャンネルは、また、１０Ｍｂ／
ｓのデータ信号を同期して多重伝送するために使用でき
る。図２５は、外部のデータ源２４０２から１０Ｍｂ／
ｓのデータ信号を同期して多重するインターフェースカ
ード２４００のブロック図である。ラッチ回路２４０４
は、ＳＤＭチャンネルの１０Ｍｂ／ｓビットレートと同
期して、外部のデータ源２４０２から１０Ｍｂ／ｓのデ
ータ信号をサンプリングし、この多重サンプルを円で囲
まれた数字２で参照されるＳＤＭデータチャンネルに入
力する。この多重サンプルデータは、ＳＤＭマルチプレ
クサ１０２の出力ライン１０４上の１００Ｍｂ／ｓのビ
ットストリームの一部として送信される。１０Ｍｂ／ｓ
のデータ信号は、ラッチ回路２４０４のタイミングと同
期していなければならないので、Ｃ₁₀クロック信号は、
参照信号として、データ信号源２４０２に出力される。

【００５５】１０Ｍｂ／ｓデータの信号の多重分離 図２６は、１０Ｍｂ／ｓの多重データ信号を同期して多
重分離するインターフェースカード２５００のブロック
図である。このカードは、上述のインターフェース回路
２４００の対応物である。このカードは、円で囲んだ数
字２で参照されるＳＤＭデータチャンネルで多重化され
ていた１０Ｍｂ／ｓデータ信号を再生する。ラッチ回路
２５０４は、元の１０Ｍｂ／ｓデータ信号を抜き出し、
出力ライン２５０６に出力する。

【００５６】非同期の１．００Ｍｂ／ｓのデータ信号の
副多重化 すべての上述のアプリケーション例は、データ信号がラ
ッチ回路の多重サンプリングと同位相であり同期してい
る同期多重化に関するものである。マルチプレクサデマ
ルチプレクサシステムの、１．２５ＭＨｚ、２．５０Ｍ
Ｈｚ、５．００ＭＨｚおよび１０ＭＨｚなどのクロック
レートに関して非同期のビットレートのデータ信号は、
もしビットレートが、利用できる１つのクロックレート
のビットレートに合うように調整されるなら、さらに、
同期して多重で伝送できる。非同期１．００Ｍｂ／ｓデ
ータ信号の多重伝送は以下で説明される。図２７は、外
部のデータ源２６０２から非同期１．００Ｍｂ／ｓのデ
ータ信号を、円で囲んだ数字２で参照されるＳＤＭデー
タチャンネルでのＴＤＭサブチャンネルのタイムスロッ
ト０１０＝２に、多重化するインターフェースカード２
６００のブロック図である。クロック再生回路、ビット
スタッフ回路、バッファ回路などの回路を含む電子回路
２６０７の周知の組み合わせは、外部データ源２６０２
の１．００Ｍｂ／ｓデータ信号から１．００ＭＨｚのク
ロック周波数を再生するために使用され、データ信号の
ビットレートを１．２５ＭＨｚに調整するために、余分
のスタッフビットは、元の１．００Ｍｂ／ｓのデータ信
号に加えられる。次に、調整されたデータ信号は、円で
囲まれた数字２で参照されるＳＤＭデータチャンネル上
のＴＤＭサブチャンネルのタイムスロット０１０＝２に
同期して多重でサンプリングされる。電子回路２６０７
に含まれる周知の回路を用いて、スタッフビットは、同
定される。円で囲まれた数字３で参照されるＳＤＭデー
タチャンネルのＴＤＭサブチャンネルのタイムスロット
０１０＝２を通って同期して多重に出力されるスタッフ
ビットインディケータ信号によって、スタッフビットが
同定される。同期多重化回路、３ビットバイナリコード
のコンパレータ１００２およびラッチ回路２６０４の設
計と作用は、４個の代わりに２個のラッチ回路が使用さ
れる点以外では、図２１と図２２に示される回路と同一
である。

【００５７】非同期１．００Ｍｂ／ｓのデータ信号の副
多重分離 図２８は、１．００Ｍｂ／ｓのデータ信号を副多重分離
するインターフェースカード２７００のブロック図であ
る。このカードは、図２７に示されたインターフェース
カード２６００の対応物である。このカードは、円で囲
んだ数字２で参照されるＳＤＭデータチャンネル上のＴ
ＤＭサブチャンネルのタイムスロット０１０＝２に多重
化されていた１．００Ｍｂ／ｓのデータ信号を再生し、
再生された信号を出力ライン２７０８に出力する。この
インターフェースカード２７００は、また、円で囲んだ
数字３で参照されるＳＤＭデータチャンネル上のＴＤＭ
サブチャンネルのタイムスロット０１０＝２に多重化さ
れていた１．００Ｍｂ／ｓのデータ信号を再生し、再生
された信号を出力ライン２７０８に出力する。

【００５８】ラッチ回路２７０４は、１．２５Ｍｂ／ｓ
のデータ信号に属するサンプルビットをスタッフビット
と共に抜き出し、１．２５Ｍｂ／ｓのデータ信号を再構
成し、電子回路２７０７に送る。ラッチ回路２７０４
は、また、１．２５Ｍｂ／ｓのスタッフビットインディ
ケータを抜き出し、電子回路２７０７に送る。電子回路
２７０７に含まれるビットデスタッファ回路、バッファ
回路、トラッキングクロック回路などの回路の周知の組
み合わせを用いて、スタッフビットは、スタッフビット
インディケータ信号によって同定され、元の１．００Ｍ
ｂ／ｓデータ信号に逆に変換された１．２５Ｍｂ／ｓか
ら除かれる。トラッキングクロック発生器は、出力ライ
ン２７０８に出力として出力される元の１．００ＭＨｚ
クロック信号を再生成するために使用される。同期多重
分離回路、３ビットバイナリコードのコンパレータ２７
０２およびラッチ回路２７０４の設計と作用は、４個の
代わりに２個のみのラッチ回路が使用される点以外で
は、図２３と図２４に示される回路と同一である。

【００５９】高速オーバサンプリングにより得られた信
号の非同期副多重化 図２９は、外部のデータ源２８０２から、ＤＣから１２
５ｋｂ／ｓの範囲のビットレートを持ち得るデータ信号
を、円で囲んだ数字２で参照されるＳＤＭデータチャン
ネルのＴＤＭサブチャンネルのタイムスロット０１０＝
２に非同期で副多重化するインターフェースカード２８
００のブロック図である。回路の設計と作用は、クロッ
ク信号Ｃ_1.25がデータ信号源によって供給されない点以
外では、図１１と図１２のと同一である。多重化は、
１．２５ＭＨｚでの高速オーバサンプリングにより行わ
れる。回路の設計と作用は、クロック信号Ｃ_1.25がデー
タ信号源によって供給されない点以外では、図９と図１
０のと同一である。

【００６０】高速オーバサンプリングにより得られた信
号の非同期副多重分離 図３０は、ＤＣから１２５ｋｂ／ｓのデータ信号を副多
重分離するインターフェースカード２９００のブロック
図である。このカードは、図２９に記載されたインター
フェースカード２８の対応物である。このカードは、円
で囲んだ数字２で参照されるＳＤＭデータチャンネル上
のＴＤＭサブチャンネルのタイムスロット０１０＝２に
多重化されていたＤＣから１２５ｋｂ／ｓのデータ信号
を再生し、再生された信号を出力ライン１００６に出力
する。回路の設計と作用は、図１１と図１２のと同一で
ある。

【００６１】２０Ｍｂ／ｓデータ信号のパラレル／シリ
アル変換による副多重化 ＳＤＭデータチャンネルの１０Ｍｂ／ｓより速いビット
レートのデータ信号は、また、データ信号をパラレルビ
ットストリームにシリアル／パラレル変換することによ
り、副多重化できる。図３１は、外部信号源３００２か
らの２０Ｍｂ／ｓのデータ信号を、このマルチプレクサ
の円で囲まれた数字２と３で参照されるＳＤＭデータチ
ャンネルに、副多重化するインターフェースカード３０
００のブロック図である。なお、以下では、シリアル／
パラレル変換をＳ／Ｐ変換、パラレル／シリアル変換を
Ｐ／Ｓ変換と記す。２０Ｍｂ／ｓのデータ信号は、ま
ず、Ｓ／Ｐ変換器３００４によって２個のパラレル１０
Ｍｂ／ｓ信号にＳ／Ｐ変換される。２０ＭＨｚクロック
信号は、この目的のために、周波数２逓倍回路３００６
によりＳ／Ｐ変換器３００４に供給される。このパラレ
ル２０Ｍｂ／ｓ信号は、次に、円で囲まれた数字２と３
で参照されるＳＤＭデータチャンネルに出力される。副
多重化されたパラレル１０Ｍｂ／ｓ信号は、次に、１０
０Ｍｂ／ｓの多重化データのビットストリームの１部と
して伝送される。Ｓ／Ｐ変換された１０Ｍｂ／ｓのデー
タ信号は、ＳＤＭデータチャンネルの１０Ｍｂ／ｓのビ
ットレートのタイミングと同期せねばならないので、２
０ＭＨｚクロック信号は、参照信号としてデータ信号源
３００２に供給される。

【００６２】２０Ｍｂ／ｓデータ信号の再Ｐ／Ｓ変換に
よる副多重分離 図３２は、２つの１０Ｍｂ／ｓパラレルデータ信号を副
多重分離するインターフェースカード３１００のグロッ
クダイアグラムを示す。このカードは、図３１で説明し
たインターフェースカード３０００と対をなすものであ
る。このカードは図中、（２）、（３）で示すＳＤＭ
データチャネル上で多重化された２つの１０Ｍｂ／ｓパ
ラレルデータ信号を再生し、これらを元の２０Ｍｂ／ｓ
データ信号にＰ／Ｓ変換し、出力ライン３００６上に再
生信号を送出する。この動作のため、Ｐ／Ｓ変換器３１
０４には周波数２逓倍回路３１０６によって２０ＭＨｚ
のクロック信号が入力されている。

【００６３】ＳＤＭデータチャネルの電子的な選択 マルチプレクサ−デマルチプレクサ内でのＳＤＭデータ
チャネルの選択は、ＰＣボードソケットにおいて、イン
ターフェースカードのＰＣボードの接続部上の接点、接
点へのワイヤ接続、接点への機械的スイッチによる接
続、接点への電子回路（即ち空間的）スイッチによる接
続のいずれか一によって達成される。図３３および図３
４は、夫々マルチプレクサとデマルチプレクサにおける
ＳＤＭデータチャネルのスイッチ選択のための構成を示
す。ここに示した例は、図１７および図１９の実施例と
同様、同期的に５．００Ｍｂ／ｓデータ信号を副多重
化、副多重分離するためのものである。ＤＩＰスイッチ
等のＳＰＳＴ（単極単投型）機械式スイッチ配列３２０
２および３３０２が１０個のＳＤＭデータチャネルを指
定する自由度を得るために用いることができる。

【００６４】遠隔的な選択のためには、電気リレーの直
列を用いることができるが、より実際的には、シリコニ
ックス インコーポレイテッド（Ｓｉｌｉｃｏｎｉｘ
Ｉｎｃ．）社により製造されたモデルＤＧ５３５のよう
な単一の集積回路に内蔵された電子的に制御される半導
体スイッチ群を用いることができる。マイクロコントロ
ーラ、マイクロプロセッサ、パーソナルコンピュータか
らの電子論理信号が、これら半導体スイッチを制御する
ために用いられる。一度スイッチが閉じられると、信号
が印加されている間閉じたままに保持されるので、スイ
ッチング速度はこのスイッチ配列にとって問題とはなら
ないことに注意すべきである。

【００６５】ＴＤＭサブチャネルタイムスロットの電子
的な選択 ＴＤＭサブチャネルタイムスロットの選択は、バイナリ
ーコードコンパレータに、必要なバイナリーコードの論
理レベルを単にワイヤ接続することによって達成され
る。また一方、ＴＤＭサブチャネルタイムスロットの選
択は、前記ＤＧ５３５と同様の半導体スイッチセットを
用いて電子的に行なうこともできる。図９、図１１、図
１３、図１５、図１７、図１９、図２１、図２３、図２
７、図２８、図２９、図３０、図３３および図３４に示
したごときＴＤＭサブチャネルタイムスロットの選択用
スイッチは上記のような半導体スイッチによって置き換
えることができる。ＴＤＭサブチャネルタイムスロット
選択のいま一つの方式は、ＴＤＭサブチャネルタイムス
ロット選択イネーブルパルスを生成するバイナリーコー
ドコンパレータへの論理アドレス信号をマイクロコント
ローラ、マイクロプロセッサ、パーソナルコンピュータ
から供給することである。

【００６６】ＳＤＭデータチャネルおよびＴＤＭサブチ
ャネルタイムスロットの選択 上述したマルチプレクサ−デマルチプレクサシステムに
あるインターフェースカードが挿入されると、そのカー
ドの機能並びにＰＣボードソケットの番号（即ち場所）
（即ち、図１、図３、図５、図９における番号１００Ａ
〜１００Ｎおよび５００Ａ〜５００Ｎ）の遠隔からの識
別は、ネットワークとしてのこれらシステムの集合の管
理を容易化するのに寄与する。さらに、ネットワークを
形成するマルチプレクサ−デマルチプレクサシステムの
集合のためのＳＤＭデータチャネルおよびＴＤＭサブチ
ャネルタイムスロットの遠隔割当てはネットワークとし
てのこれらシステムの全体の管理を容易なものとする。

【００６７】図３５はマルチプレクサ−デマルチプレク
サシステム３４０１および３４０３によって構築された
完全に双方向性のマルチプレクサ−デマルチプレクサに
おけるインターフェースカードの遠隔同定およびＳＤＭ
データチャネルとＴＤＭサブチャネルタイムスロットの
遠隔割当てのための構成を示すブロック図である。図３
６および図３７は、夫々２つのシステム３４０１と３４
０３のブロック図である。一方の方向の多重化伝送は、
ＳＤＭマルチプレクサ３４１１とＳＤＭデマルチプレク
サ３４０９の組み合わせによって行われ、反対方向の多
重化伝送は、ＳＤＭマルチプレクサ３４１０とＳＤＭデ
マルチプレクサ３４１２の組によって行われる。ＲＳ−
２３２Ｃデータラインを有するパーソナルコンピュータ
３４０８はインターフェースカードの識別をモニタし、
ＳＤＭデータチャネルおよびＴＤＭサブチャネルタイム
スロットの割り当てるために用いられる。ＲＳ−２３２
Ｃデータラインインターフェース３４０７を有するイン
ターフェースカード３４００は、インターフェースカー
ド３４０２上のマイクロコントローラ３４０６とパーソ
ナルコンピュータ３４０８との間の全２重通信ラインを
形成するために用いられる。

【００６８】ＲＳ−２３２Ｃデータラインインターフェ
ースとＴＤＭサブチャネル選択回路３４０７は図中
（１）で示されるＳＤＭデータチャネルおよびＳＤＭデ
ータチャネル上の適当なＴＤＭサブチャネルタイムスロ
ットを、パーソナルコンピュータ３４０８とマイクロコ
ントローラ３４０６間の全２重通信ラインの一部として
用いる。インターフェースカード３４０２上のＴＤＭサ
ブチャネル選択回路３４０４と３４０５は、パーソナル
コンピュータ３４０８とマイクロコントローラ３４０６
の間の全２重通信ラインを完成する。ＰＣボードソケッ
トの番号を固定する手段がソケット１００Ａのソケット
接点における４ビットの２進論理レベル３４０９、３４
１０，３４１１，および３４１２のセットによって構成
されている。これら論理レベルは適当な論理レベルへの
ワイヤ接続によって与えられる。第１ソケット（即ち１
００Ａと５００Ａ）は、図３５に示すように、“０００
１”とラベル付けされ、相隣接するソケットは固有の４
ビットバイナリーコードによって順次固定される。

【００６９】バイナリーコード“００００”はＲＳ−２
３２Ｃデータラインを通してコードをパーソナルコンピ
ュータに通信するマイクロコントローラ３４０６に送ら
れる。このように、インターフェースカードが装備され
ると、その位置は、遠隔のパーソナルコンピュータ３４
０８に知らされる。同じＲＳ−２３２Ｃデータラインを
用いて、インターフェースカードの型式、マイクロコン
トローラのメモリに格納されたそのＳＤＭデータチャネ
ルおよびＴＤＭサブチャネルタイムスロット要求が遠隔
のパーソナルコンピュータ３４０８に通信される。イン
ターフェイスカードのチャネル要求が知られると、遠隔
のパーソナルコンピュータ３４０８はＲＳ−２３２Ｃデ
ータラインを通して、適当なデジタルインストラクショ
ンをマイクロコントローラに伝送でき、図３３および図
３４に示したスイッチ３２０２，３３０２，１６０４お
よび１８０４の如き電子的に制御された半導体スイッチ
にバイナリーコードのインストラクションを与え、かつ
ＳＤＭデータチャネルおよびＴＤＭサブチャネルタイム
スロットの割り当てを完了する。

【００７０】上述した実施例は、異なるビットレートを
有する広範囲のデータ信号の多重伝送が行えるマルチプ
レクサ−デマルチプレクサシステムを提供するものであ
る。オプションとして、既に副多重化されたＴＤＭサブ
チャネルをさらに副多重化する副・副・多重化方式を採
用しうる。多数回にわたって繰り返すことができる副・
副・多重化方式によって広範囲の低ビットレートのデー
タ信号を多重化伝送することができる。多重伝送は、同
期でも非同期では、また非同期高速オーバーサンプリン
グによっても行える。これら３つの方式は同時に使用す
ることができ、異なるビットレートを有するデータ信号
は同様に同時に多重伝送できることは特筆すべきことで
ある。以上述べたマルチプレクサ−デマルチプレクサシ
ステムの柔軟性は多数のＳＤＭデータチャネルおよびＴ
ＤＭサブチャネルタイムスロットを各インターフェース
カード毎に与えることができる適用性、および必要に応
じたこれらチャネルの割り当てにおける自由度に起因し
ている。遠隔制御によるこれらチャネルの割り当ての可
能性はこのマルチプレクサ−デマルチプレクサシステム
の柔軟性をさらに向上させることができる。本発明を理
解した者は、他の構造や実施例あるいは変形例を思いつ
くであろう。本特許請求の範囲に示された技術思想の範
囲に属するこれら全ての事項は本発明の一部であると考
えることができる。

【００７１】

【発明の効果】以上詳述したように本発明によれば、あ
る与えられた信号源によって要求された伝送ビットレー
トに従って、インターフェースカードでの接続によっ
て、又はリード線を介する接続によって、もしくはイン
ターフェースカード上に設けられた切り替えられる適当
な手動又はプロセッサによって動作する複数のスイッチ
によって、１個又はそれ以上のＳＤＭデータチャンネル
を選択する柔軟性を提供する。本発明はまた、ある与え
れられた信号源によって要求された伝送ビットレートに
従って、リード線を介する接続によって、又はインター
フェースカード上の適当な手動又はプロセッサによって
動作される複数のスイッチによる接続によって、印加さ
れる１組の電子的な論理信号によって、同一のＳＤＭデ
ータチャンネル又はＳＤＭデータチャンネルの多重化さ
れたものの中で広がっている１個又はそれ以上のＴＤＭ
サブチャンネルを選択する柔軟性を提供する。上述した
複数の接続や複数のスイッチは固定された方法で、又は
手動的に、もしくは電子的に、ＳＤＭサブチャンネル及
び又はＴＤＭサブチャンネルを選択するために用いるこ
とができる。１つのプロセッサによる遠隔制御の電子的
な選択はまた、２組のマルチプレクサ・デマルチプレク
サシステムが全二重伝送システムを確立するために用い
られる場合において可能である。

【００７２】ＳＤＭデータチャンネル及び／又はＴＤＭ
サブチャンネルの遠隔制御であって自動的な電気的選択
の目的のためにユニークな電子的識別子コードが電子的
なメモリを用いることによってインターフェースカード
上に提供することができる。上記識別子コードを用いる
ことによって、インターフェースカードに接続されるデ
ータ信号源又はデータ受信機の伝送ビットレートは自動
的に収容することができる。インターフェースカードソ
ケットの位置（すなわちソケットナンバー）に対する電
子的な識別子コードはまた、マルチプレクサ・デマルチ
プレクサシステムの１群によって形成されたネットワー
クを管理する目的のために電子的メモリに対して提供さ
れることができる。インターフェースカードのユニーク
な識別子やソケットナンバーコードは、２組のマルチプ
レクサ・デマルチプレクサシステムから構成される全二
重伝送システムにおけるＴＤＭサブチャンネルの１つを
介してＳＤＭデータチャンネル及びＴＤＭサブチャンネ
ルの選択を制御する遠隔制御のプロセッサに伝送される
ことができる。このようにチャンネル及びビットレート
を選択するための能力やそれらを変更するための能力を
単に、１群のスイッチのスイッチの開閉を変化すること
に、又はインターフェースカードを置き換えすること
に、もしくは例えばマイクロプロセッサ又はパーソナル
コンピュータのような遠隔制御のプロセッサからスイッ
チの開閉を制御することに減少させることができる。

【図面の簡単な説明】

【図１】 本発明に係る一実施例であるマルチプレクサ
におけるＳＤＭデータチャンネルを示すブロック図であ
る。

【図２】 本発明に係る一実施例であるマルチプレクサ
における副多重変換ＴＤＭサブチャンネルを示すブロッ
ク図である。

【図３】 上記デマルチプレクサシステムにおいてＴＤ
Ｍサブチャンネルの識別を可能にするために同期信号が
発生される方法を示す付加的な構成要素を備えた図２の
実施例を示すブロック図である。

【図４】 図３の実施例の一部を形成するために用いる
ことができる回路の回路図である。

【図５】 本発明の一実施例であるデマルチプレクサに
おけるＳＤＭデータチャンネル及び同期化を示すブロッ
ク図である。

【図６】 上記デマルチプレクサにおけるＴＤＭサブチ
ャンネルを、上記マルチプレクサにおけるＴＤＭサブチ
ャンネルと１対１の対応関係に設定するために用いるこ
とができる回路の第１の部分の回路図である。

【図７】 上記デマルチプレクサにおけるＴＤＭサブチ
ャンネルを、上記マルチプレクサにおけるＴＤＭサブチ
ャンネルと１対１の対応関係に設定するために用いるこ
とができる回路の第２の部分の回路図である。

【図８】 本発明の一実施例に係るデマルチプレクサに
おけるＴＤＭサブチャンネルを示すブロック図である。

【図９】 １．２５Ｍｂ／ｓのデータ信号を同期して副
多重化するためのインターフェースカードを示すブロッ
ク図である。

【図１０】 図８の実施例の一部を形成するために用い
ることができるマルチプレックスサンプリング回路の回
路図である。

【図１１】 １．２５Ｍｂ／ｓのデータ信号を多重分離
するためのインターフェースカードを示すブロック図で
ある。

【図１２】 図８の実施例の一部を形成するために用い
ることができるデマルチプレックスサンプリング回路と
データ信号再構成回路のブロック図である。

【図１３】 ２．５０Ｍｂ／ｓのデータ信号を同期して
副多重化するためのインターフェースカードを示すブロ
ック図である。

【図１４】 図１２の実施例の一部を形成するために用
いることができるマルチプレックスサンプリング回路の
ブロック図である。

【図１５】 ２．５０Ｍｂ／ｓを多重分離するためのイ
ンターフェースカードのブロック図である。

【図１６】 図１４の実施例の一部を形成するために用
いることができるデマルチプレックスサンプリング回路
とデータ信号再構成回路のブロック図である。

【図１７】 ５．００Ｍｂ／ｓデータ信号を同期して副
多重化するためのインターフェースカードを示すブロッ
ク図である。

【図１８】 図１６の実施例の一部を形成するために用
いることができるマルチプレックスサンプリング回路の
回路図である。

【図１９】 ５．００Ｍｂ／ｓデータ信号を多重分離す
るためのインターフェースカードを示すブロック図であ
る。

【図２０】 図１８の実施例の一部を形成するために用
いることができるデマルチプレックスサンプリング回路
とデータ信号再構成回路の回路図である。

【図２１】 ４ビットパラレルの１．２５Ｍｂ／ｓのデ
ータ信号を同期して副多重化するためのインターフェー
スカードを示すブロック図である。

【図２２】 図２０の実施例の一部を形成するために用
いることができるマルチプレックスサンプリング回路の
回路図である。

【図２３】 ４ビットパラレルの１．２５Ｍｂ／ｓデー
タ信号を多重分離するためのインターフェースカードを
示すブロック図である。

【図２４】 図２２の実施例の一部を形成するために用
いることができるデマルチプレックスサンプリング回路
及びデータ信号再構成回路の回路図である。

【図２５】 １０Ｍｂ／ｓのデータ信号を同期して副多
重化するためのインターフェースカードを示すブロック
図である。

【図２６】 １０Ｍｂ／ｓデータ信号を多重分離するた
めのインターフェースカードを示すブロック図である。

【図２７】 非同期の１．００Ｍｂ／ｓのデータ信号を
副多重化するためのインターフェースカードを示すブロ
ック図である。

【図２８】 １．００Ｍｂ／ｓのデータ信号を多重分離
するためのインターフェースカードを示すブロック図で
ある。

【図２９】 非同期高速オーバーサンプリングによって
ＤＣから１２５ｋｂ／ｓまでのデータ信号を副多重化す
るためのインターフェースカードを示すブロック図であ
る。

【図３０】 ＤＣから１２５ｋｂ／ｓまでのデータ信号
を多重分離するためのインターフェースカードを示すブ
ロック図である。

【図３１】 データ信号をまず第１にパラレル・シリア
ル変換（Ｐ／Ｓ変換）することによって２０Ｍｂ／ｓの
データ信号を同期して副多重化するためのインターフェ
ースカードを示すブロック図である。

【図３２】 Ｐ／Ｓ変換を用いる再構成によって、２０
Ｍｂ／ｓデータ信号を多重分離するためのインターフェ
ースカードを示すブロック図である。

【図３３】 本発明の一実施例に係るＳＤＭデータチャ
ンネルを配置するために１組のスイッチを用いたマルチ
プレクサを示すブロック図である。

【図３４】 本発明の一実施例に係るＳＤＭデータチャ
ンネルを配置するために１組のスイッチを用いたデマル
チプレクサを示すブロック図である。

【図３５】 ＳＤＭデータチャンネル信号とＴＤＭサブ
チャンネルがインターフェースカードのたいぷ識別し、
同時に上記インターフェースカードソケットのソケット
ナンバーを登録することによって遠隔の位置から自動的
に配置される方法を示すブロック図である。

【図３６】 図３５の第１の部分の拡大図である。

【図３７】 図３５の第２の部分の拡大図である。

【符号の説明】

１００Ａ乃至１００Ｎ…ＰＣボードソケット、 １０２…ＳＤＭマルチプレクサ、 １０４…出力チャンネル、 １０６…１０ＭＨｚクロック、 １０８…同期カウンタ、 ２００…２分周器、 ３００…３ビットバイナリーコードコンパレータ及びラ
ッチ回路、 ３０２…ラッチ回路、 ５００Ａ乃至５００Ｎ…ソケット、 ５０２…ＳＤＭデマルチプレクサ、 ５０８…同期カウンタ、 ５１０…ＴＤＭタイムスロット同期ビット検出器、 ５１２…３ビットバイナリーコードコンパレータ、 ５１４…Ｄ型フリップフロップ、 ５１６…イクスクルーシブＮＯＲゲート、 ８００…サブマルチプレクサインターフェースカード、 ８０２…データ信号源、 ８０４…機械的なスイッチ、 ８０６…ラッチ回路、 １０００…サブデマルチプレクサインターフェースカー
ド、 １００２…３ビットバイナリーコードコンパレータ、 １００４…ラッチ回路、 １２００…サブマルチプレクサインターフェースカー
ド、 １２０２…データ信号源、 １２０４…機械的なスイッチ、 １２０６…２ビットバイナリーコードコンパレータ、 １４００…サブデマルチプレクサインターフェースカー
ド、 １４０２…２ビットバイナリーコードコンパレータ、 １４０４…機械的なスイッチ、 １４０５…ラッチ回路、 １６００…サブマルチプレクサインターフェースカー
ド、 １６０２…データ信号源、 １６０４…機械的なスイッチ、 １６０６…１ビットバイナリーコードコンパレータ、 １８００…サブデマルチプレクサインターフェースカー
ド、 １８０２…１ビットバイナリーコードコンパレータ、 １８０４…機械的なスイッチ、 ２０００…サブマルチプレクサインターフェースカー
ド、 ２００２…データ信号源、 ２００４…ラッチ回路、 ２２００…サブデマルチプレクサインターフェースカー
ド、 ２２０４…ラッチ回路、 ２４０２…データ信号源、 ２５００…１００Ｍｂ／ｓデマルチプレクサインターフ
ェースカード、 ２５０４…ラッチ回路、 ２６００…サブマルチプレクサインターフェースカー
ド、 ２６０２…データ信号源、 ２６０４…ラッチ回路、 ２６０７…電子回路、 ２７００…サブマルチプレクサインターフェースカー
ド、 ２７０２…３ビットバイナリーコードコンパレータ、 ２７０４…ラッチ回路、 ２８００…サブマルチプレクサインターフェースカー
ド、 ２８０２…データ信号源、 ２９００…サブマルチプレクサインターフェースカー
ド、 ３０００…サブマルチプレクサインターフェースカー
ド、 ３００２…データ信号源、 ３００４…Ｓ／Ｐ変換器、 ３００６…２０ＭＨｚ周波数シンセサイザ、 ３１００…サブデマルチプレクサインターフェースカー
ド、 ３１０４…Ｐ／Ｓ変換器、 ３１０６…２０ＭＨｚ周波数シンセサイザ、 ３２０２…ＳＤＭデータチャンネルセレクタ、 ３３００…サブデマルチプレクサインターフェースカー
ド、 ３３０２…機械的なスイッチ、 ３４００…インターフェースカード、 ３４０１…マルチプレクサ・デマルチプレクサシステ
ム、 ３４０２…インターフェースカード、 ３４０３…マルチプレクサ・デマルチプレクサシステ
ム、 ３４０４，３４０５…ＴＤＭサブチャンネルセレクタ、 ３４０６…マイクロコントローラ、 ３４０７…ＲＳ−２３２Ｃラインインターフェース及び
ＴＤＭサブチャンネルセレクタ、 ３４０８…パーソナルコンピュータ、 ３４０９…ＳＤＭデマルチプレクサ、 ３４１０…ＳＤＭマルチプレクサ、 ３４１１…ＳＤＭマルチプレクサ、 ３４１２…ＳＤＭデマルチプレクサ。

フロントページの続き (72)発明者 タウンズ・ト・ホン・リー カナダ、エス４エヌ・１ブイ４、サスカチ ェワン、レジーナ、ディクソン・クレセン ト43番

Claims (19)

【特許請求の範囲】
1. 【請求項１】 （ａ）空間分割多重データチャネルを第
   １の数備え、各チャネルは第２の数の時分割多重サブチ
   ャネルを第１のクロックレートで伝送するようになって
   いる空間分割マルチプレクサ； （ｂ）上記第１のクロックレートに基づいて第２のクロ
   ックレート信号群を生成する手段； （ｃ）上記第２のクロックレート、それらの組合せおよ
   び倍数の少なくとも一つを用いることによって少なくと
   も一つの上記時分割多重サブチャネルを選択する手段； （ｄ）受信した、あるいは外部信号源から発せられた少
   なくとも一つのデータ信号を選択してこれを上記第２の
   クロックレート、それらの組合せおよび倍数の少なくと
   も一つで多重サンプリングするとともに、選択された多
   重サンプリングされたデータ信号を上記選択された少な
   くとも一つの時分割多重サブチャネルに送る手段； （ｅ）上記選択された少なくとも一つの多重サンプリン
   グデータ信号が印加される空間分割多重データチャネル
   を選択する手段； （ｆ）上記選択された少なくとも一つの多重サンプリン
   グデータ信号を上記少なくとも一つの選択された空間分
   割多重データチャネルに印加する手段；および （ｇ）要求があると、上記第２のクロック、それらの組
   合せおよび倍数の少なくとも一つを一つもしくはそれ以
   上の外部データ信号源に供給する手段； を備えたデータマルチプレクサ・デマルチプレクサシス
   テム。
2. 【請求項２】 （ａ）前記空間分割多重データチャネル
   の第１の数に等しい第２の数の空間分割多重データチャ
   ネルを有し、第２の数の空間分割多重データチャネルは
   前記時分割マルチプレクサの第１の数の空間分割多重デ
   ータチャネルと一対一に対応しており、第２の数の空間
   分割多重データチャネルの各々は前記第１のクロックレ
   ートで上記第２の数の時分割多重サブチャネルを伝送す
   る空間分割デマルチプレクサ； （ｂ）第１のクロックレートの再生手段； （ｃ）上記再生された第１のクロックレートから派生さ
   れる更に一連の第２のクロックレート信号を発生する手
   段； （ｄ）上記更に一連の第２のクロックレート信号と上記
   時分割多重サブチャネルを前記空間分割マルチプレクサ
   の第２のクロックレート信号群と同期させかつ維持する
   ための手段； （ｅ）前記マルチプレクサ内において選択された空間分
   割データチャネルに対応して第２の数の空間分割データ
   チャネルの少なくとも一つを更に選択する手段； （ｆ）上記一連の第２のクロックレート、それらの組合
   せ、および倍数の一つもしくはそれ以上を用いて上記選
   択された時分割多重データチャネルの少なくとも一つを
   選択する手段； （ｇ）上記一連の第２のクロックレート、それらの組合
   せおよび倍数の一つもしくはそれ以上を用いた多重分離
   サンプリングによって、上記少なくとも一つの選択され
   た時分割サブチャネルから少なくとも一つのサンプル多
   重化データ信号を抽出する手段； （ｈ）上記多重分離サンプリングされたデータ信号から
   原データ信号を再生する手段； を更に備え、少なくとも一つの外部データ信号源から
   の、もしくはそれから派生された信号が空間分割マルチ
   プレクサの一つもしくはそれ以上の空間分割多重データ
   チャネルに印加されて多重分離サンプリングされ、得ら
   れたサンプルは一もしくはそれ以上の時分割サブチャネ
   ルによって空間分割マルチプレクサの一もしくはそれ以
   上の空間分割多重データチャネル上で伝送され、空間分
   割デマルチプレクサの対応する時分割多重サブチャネル
   および空間分割多重データチャネルに分配され、多重サ
   ンプリングされたデータ信号からデータ信号が再生され
   るようになっている、請求項１記載のマルチプレクサ・
   デマルチプレクサシステム。
3. 【請求項３】 （ａ）外部信号源からの、もしくはそれ
   から派生された一もしくはそれ以上のデータ信号を選択
   して上記第１のクロックレートもしくはその倍数で多重
   サンプリングする手段； （ｂ）少なくとも一つの多重サンプリングされたデータ
   信号が印加されるべき少なくとも一つの上記後者の空間
   分割多重データチャネルを選択する手段； （ｃ）上記多重選択されサンプリングされたデータ信号
   を、選択された少なくとも一つの後者の空間分割データ
   チャネル上に印加する手段； （ｄ）上記空間分割データチャネルからのサンプリング
   されたデータ信号を再生し、原データ信号を再生する手
   段； とを更に備える請求項１記載のマルチプレクサ・デマル
   チプレクサシステム。
4. 【請求項４】 上記時分割多重サブチャネルを選択する
   ための手段が少なくとも一つのスイッチである請求項
   １、２および３のいずれかに記載のマルチプレクサ・デ
   マルチプレクサシステム。
5. 【請求項５】 上記少なくとも一つの空間分割データチ
   ャネルを選択するための手段が少なくとも一つのスイッ
   チである請求項１、２および３のいずれかに記載のマル
   チプレクサ・デマルチプレクサシステム。
6. 【請求項６】 上記スイッチは手動操作される請求項３
   記載のマルチプレクサ・デマルチプレクサシステム。
7. 【請求項７】 上記スイッチは手動操作される請求項４
   記載のマルチプレクサ・デマルチプレクサシステム。
8. 【請求項８】 上記スイッチは電気機械的に操作される
   請求項３記載のマルチプレクサ・デマルチプレクサシス
   テム。
9. 【請求項９】 上記スイッチは電気機械的に操作される
   請求項４記載のマルチプレクサ・デマルチプレクサシス
   テム。
10. 【請求項１０】 上記スイッチは電子的に操作される請
    求項３記載のマルチプレクサ・デマルチプレクサシステ
    ム。
11. 【請求項１１】 上記スイッチは電子的に操作される請
    求項４記載のマルチプレクサ・デマルチプレクサシステ
    ム。
12. 【請求項１２】 上記スイッチはプロセッサにより遠隔
    より電子的に制御される請求項３記載のマルチプレクサ
    ・デマルチプレクサシステム。
13. 【請求項１３】 上記スイッチはプロセッサにより遠隔
    より電子的に制御される請求項４記載のマルチプレクサ
    ・デマルチプレクサシステム。
14. 【請求項１４】 インターフェースカードおよびカード
    ソケットが上記空間分割データチャネルへのアクセスを
    得るために使用される請求項１、２および３のいずれか
    に記載のマルチプレクサ・デマルチプレクサシステム。
15. 【請求項１５】 上記カードソケットの識別コードが該
    ソケットに挿入されたインターフェースカード上のプロ
    セッサメモリに与えられている請求項１４記載のマルチ
    プレクサ・デマルチプレクサシステム。
16. 【請求項１６】 時分割多重サブチャネルおよび空間分
    割多重データチャネルに対する要求が、上記インターフ
    ェースカード上のプロセッサメモリ内に予め記録されて
    いる請求項１４記載のマルチプレクサ・デマルチプレク
    サシステム。
17. 【請求項１７】 上記空間分割多重データチャネルおよ
    び時分割多重サブチャネルの割当ては、上記インターフ
    ェースカードに搭載されたプロセッサ内に格納された情
    報である上記要求に従ってプロセッサにより遠隔より行
    われる請求項１６記載のマルチプレクサ・デマルチプレ
    クサシステム。
18. 【請求項１８】 上記ソケット識別コードは遠隔のプロ
    セッサによりモニターされる請求項１５記載のマルチプ
    レクサ・デマルチプレクサシステム。
19. 【請求項１９】 上記空間分割多重データチャネルおよ
    び時分割多重サブチャネルの使用状況は遠隔のプロセッ
    サによりモニターされる請求項１７記載のマルチプレク
    サ・デマルチプレクサシステム。