KR100299920B1 - 데이타멀티플렉서-디멀티플렉서시스템 - Google Patents

Abstract

데이타 멀티플렉서 시스템은, 제 1 클럭 레이트로 제 1 수의 시분할된 TDM 채널을 전송하는데 각기 적합한 다수의 공간 분할된 (SDM) 입력 채널을 갖는 공간 분할 멀티플렉서(SDM)와, 적어도 하나의 디지탈 데이타원과, 데이타원의 클럭 레이트인 제 1 클럭 레이트로부터 도출된 제 2 클럭 레이트를 발생하는 장치와, 제 2 클럭 레이트와 동기하여 하나의 소스로부터 데이타를 선택하는 장치와, 그 선택된 데이타를 적어도 하나의 SDM 채널에 인가하는 장치로 구성되며, TDM 채널의 클럭 레이트와 같거나 다른 클럭 레이트를 갖는 디지탈 데이타원으로부터의 데이타가 인가될 수도 있고 소정의 SDM 채널에 의해 전송될 수도 있다

Description

데이타 멀티플렉서-디멀티플렉서 시스템

제1도는 본 발명의 실시예에 따른 멀티플렉서에서의 SDM 데이타 채널을 개략적으로 도시하는 블럭도.

제2도는 본 발명의 실시예에 따른 멀리플렉서에서의 서브-멀티플렉싱 TDM 서브채널을 개략적으로 도시하는 블럭도.

제3도는 디멀티플렉서 시스템에서 TDM 서브채널의 식별을 가능하게 하도록 동기화 신호가 발생되는 방법을 보여주는 부가적 소자들과 함께 제2도의 실시예를 개략적으로 도시하는 블럭도.

제4도는 제3도의 실시예의 일부를 형성하기 위해 사용될 수 있는 회로도를 도시한 도면.

제5도는 본 발명의 실시예에 따른 디멀티플렉서에서의 SDM 데이타 채널 및 동기화 구성을 도시하는 블록도.

제6a도 및 제6b도는 디멀티플렉서에서의 TDM 서브채널을 멀티플렉서에서의 TDM 서브채널들과 일대일 대응하게 하도록 사용될 수 있는 회로도.

제7도는 본 발명의 실시예에 따른 디멀티플렉서에서의 TDM 서브채널을 도시하는 블럭도.

제8도는 1.25Mb/s 데이타 신호를 동기적으로 서브-멀티플렉싱 하기 위한 인터페이스 카드를 설명하는 블럭도.

제9도는 제8도의 실시예의 일부를 형성하는데 사용될 수 있는 멀티플렉스 샘플링 회로를 도시한 회로도.

제10도는 1.25Mb/s 데이타 신호를 디멀티플렉싱 하기 위한 인터페이스 카드를 도시하는 블럭도.

제11도는 제8도의 실시예의 일부를 형성하는데 사용될 수 있는 디멀티플렉스 샘플링 회로와 데이타 신호 재구성 회로의 회로도.

제12도는 2.50Mb/s 데이타 신호를 동기적으로 서브-멀티플렉싱 하기 위한 인터페이스 카드를 도시하는 블럭도.

제13도는 제2도의 실시예의 일부를 형성하는데 사용되는 멀티플렉스 샘플링 회로의 회로도.

제14도는 2.50Mb/s 데이타 신호를 디멀티플렉싱 하기 위한 인터페이스 카드를 설명하는 블럭도.

제15도는 제14도의 실시예의 일부를 형성하는데 사용될 수 있는 디멀티플렉스 샘플링 회로와 데이타 신호 재구성 회로의 회로도.

제16도는 5.00Mb/s 데이타 신호를 동기적으로 서브-멀티플렉스 하기 위한 인터페이스 카드를 도시하는 블럭도.

제17도는 제16도의 실시예의 일부를 형성하는데 사용될 수 있는 멀티플렉스 샘플링 회로의 회로도.

제18도는 5.00Mb/s 데이타 신호를 디멀티플렉스 하기 위한 인터페이스 카드를 도시하는 블럭도.

제19도는 제18도의 실시예의 일부를 형성하는데 사용될 수 있는 디멀티플렉스 샘플링 회로와 데이타 신호 재구성 회로의 회로도.

제20도는 4-비트 병렬 1.25Mb/s 데이타 신호를 동기적으로 서브-멀티플렉스 하기 위한 인터페이스 카드를 도시하는 블럭도.

제21도는 제20도의 실시예의 일부를 형성하는데 사용될 수 있는 멀티플렉스 샘플링 회로의 회로도.

제22도는 4-비트 병렬 1.25Mb/s 데이타 신호를 디멀티플렉스 하기 위한 인터페이스 카드를 도시하는 블럭도.

제23도는 제22도의 실시예의 일부를 형성하는데 사용될 수 있는 디멀티플렉스 샘플링 회로와 데이타 신호 재구성 회로의 회로도.

제24도는 10Mb/s 데이타 신호를 동기적으로 서브-멀티플렉스 하기 위한 인터페이스 카드를 도시하는 블러도.

제25도는 10Mb/s 데이타 신호를 디멀티플렉스 하기 위한 인터페이스 카드를 도시하는 블럭도.

제26도는 비동기 1.00Mb/s 데이타 신호를 서브-멀티플렉스 하기 위한 인터페이스 카드를 도시하는 블럭도.

제27도는 1.00Mb/s 데이타 신호를 디멀티플렉스 하기 위한 인터페이스 카드를 도시하는 블럭도.

제28도는 비동기 고속 오버-샘플링에 의해 DC 내지 125Kb/s의 데이타 신호를 서브-멀티플렉스 하기 위한 인터페이스 카드를 도시하는 블럭도.

제29도는 DC 내지 125Kb/s의 데이타 신호를 디멀티플렉스 하기 위한 인터페이스 카드를 도시하는 블럭도.

제30도는 데이타 신호를 먼저 디시리얼라이징(deserializing)함으로써 20Mb/s 데이타 신호를 동기적으로 서브-멀티플렉스 하기 위한 인터페이스 카드를 도시하는 블럭도.

제31도는 직렬화(serialization)를 통한 재구성에 의해 20Mb/s 데이타 신호를 디멀티플렉스 하기 위한 인터페이스 카드를 도시하는 블럭도.

제32도는 본 발명의 한 실시예에 따라 SDM 데이타 채널을 할당하기 위해 스위치들의 세트를 사용하는 멀티플렉서를 나타내는 블럭도.

제33도는 본 발명의 한 실시예에 따라 SDM 데이타 채널을 할당하기 위해 스위치들의 세트를 사용하는 디멀티플렉서를 도시하는 블럭도.

제34도는 인터페이스 카드 유형을 식별함으로써 SDM 데이타 채널 및 TDM 서브채널이 원거리 위치로부터 자동적으로 할당되고 동시에 인터페이스 카드 소켓의 소켓 번호를 등록할 수 있는 방법을 도시하는 블럭도.

제34a도 및 제34b도는 제34도를 확대하여 도시한 도면.

* 도면의 주요부분에 대한 부호의 설명

102 : SDM 멀티플렉서 104 : 출력 채널

106 : 10MHz 클럭 108, 508 : 동기 카운터

200 : 분할기 300 : 비교기

302 : 래칭 회로 502 : SDM 디멀티플렉서

510 : SDM 데이타 채널 802, 1202 : 데이타 신호원

806 : 래칭회로 3004 : 디시리얼라이저

1206 : 2-비트 이진 코드 비교기

1800 : 서브디멀티플렉스 인터페이스 카드

2500 : 디멀티플렉스 인터페이스 카드 3104 : 시리얼라이저(직력화기)

3202 : SDM 데이타 채널 선택기 3400, 3402 : 인터페이스 카드

3401, 3403 : 멀티플렉서-디멀티플렉서 시스템

3406 : 마이크로제어기

[발명의 분야]

본 발명은 논리적으로 할당가능한 데이타 채널 및 비트 레이트를 갖는 디지탈 멀티플렉서-디멀티플렉서 시스템에 관한 것이다.

[발명의 배경]

표 1에 도시된 바와 같은 다양한 비트 레이트로 데이타를 전송하기 위하여 소위 지능형 빌딩, 공장 및 캠퍼스 설비에 대한 필요성이 대두되고 있다.

[표 1]

이들 여러 비트 레이트는 상기 설비들의 네트워크에 의해 지원될 필요가 있는데, 이것은 이들 비트 레이트가 지능을 설비에 제공하는 장비를 서로 연결시켜 주기 때문이다. 데이타를 전송하는 네트워크에서는 통상적으로 멀티플렉서-디멀티플렉서 시스템을 사용하는데, 이 네트워크는 광범위한 비트 레이트를 지원할 수 있고 신속하게 재구성할 수 있으며 최소의 비용으로 그러한 변화들을 수용할 수 있게 되어야 한다.

통상적으로 세개의 멀티플렉서-디멀티플렉서 시스템 카테고리가 사용되고 있으며, 이들 시스템으로는 동기, 비동기 및 비동기 고속 오버-샘플링 멀티플렉서-디멀티플렉서 시스템이 있다. 상당히 많은 변경예들이 알려져 있으나 표 2에서는 몇몇 대표적인 시스템들의 주요 특징을 요약해 나타내고 있다.

멀티플렉서-디멀티플렉서 시스템의 멀티플렉서는, 입력 채널에서 존재하는 다수의 데이타 신호를 결합하여 이들 데이타 신호를 멀티플렉스 샘플링하고 이들 신호를 직렬 비트 스트림으로서 전송하도록 설계되어 있다. 디멀티플렉서는 상기 비트 스트림에서 샘플을 추출해내어, 이들 샘플을 입력 채널에 대응하는 출력 채널에 전달한다. 그리고 원래의 데이타 신호들이 재구성되어 출력 신호로서 공급되어진다.

[표 2]

동기식 멀티플렉서-디멀티플렉서 시스템으로의 입력 데이타 신호들은 통상 동일한 비트 레이트를 가지며, 멀티플렉서의 입력에서 모두 통상 관계가 되도록 배열되어 있다. 이러한 목적을 위하여, 멀티플렉서-디멀티플렉서 시스템에 의해 공급된 단일의 클럭 주파수가 데이타 신호를 발생시키는데 이용된다.

그 후에, 데이타 신호들은 순차적으로 멀티플렉스 샘플링되고 샘플되어진 비트들은 TDM(시분할 멀티플렉스) 신호인 직렬 비트 스트림으로서 전송되어진다.

디멀티플렉서는 데이타 샘플 각각을 분리시키고 멀티플렉서에서의 입력 채널에 대응하는 출력 채널에 재구성된 데이타를 전달함으로써 멀티플렉스 샘플링 동작을 반대로 실행한다.

비동기식 멀티플렉서-디멀티플렉서 시스템에 있어서는, 멀티플렉서로의 입력 데이타 신호의 비트 레이트는 통상적으로 동기식 멀티플렉서-디멀티플렉서 시스템의 입력 채널의 지정된 동작 비트 레이트보다 약간 낮다.

데이타 신호 비트 레이트를 지정된 동작 비트 레이트와 일치시키도록 충분한 수의 모의 비트(dummy bit)를 삽입하는 비트-스터핑(bit-stuffing) 동작에 의해 데이타 신호 비트 레이트는 지정된 동작 비트 레이트로 조정된다. 데이타 신호 클럭 주파수와, 비트-스터핑 회로와 스터프-비트(stuff-bit) 표시기(indicator) 회로를 포함하는 전자 회로는 이런 비트 레이트의 일치를 실현하는데 이용된다.

만약 데이타 신호 클럭 주파수가 이용될 수 없다면, 주파수를 재생하는데 클럭 회복 회로가 사용된다. 디멀티플렉서에서 스터프-비트를 확인하고 제거하기 위해서, 스터프-비트를 확인하는 수단이 TDM 비트스트림의 일부분으로서 디멀티플렉서로 전송된다.

디멀티플렉서에서, 스터프-비트를 포함하는 동기하여 전송된 데이타 신호 샘플은 입력 채널에 대응하는 출력 채널로 디멀티플렉스된다. 스터프-비트는 제거되고, 재구성된 데이타 신호는 원래의 비트 레이트로 출력 채널에 공급된다. 원래의 비트 레이트를 재생하는데 필요한 클럭 주파수를 제공하기 위해, 트랙킹 클럭 발생기가 사용된다.

비동기 고속 오버-샘플링형 멀티플렉서-디멀티플렉서 시스템은 고속 커뮤테이터(commutator)와 디커뮤테이터(decommutator)의 원리로 동작한다. 데이타 신호는 데이타 신호의 가장 높은 비트 레이트보다 10배 이상의 레이트로 전자 커뮤테이터에 의해 멀티플렉스 샘플링된다. 멀티플렉스된 데이타 채널과 디멀티플렉스된 데이타 채널 간에 1대1 대응하도록 전자 디커뮤테이터가 커뮤테이터와 동기된다.

데이타 신호의 비트 레이트가 데이타 채널의 지정된 동작 비트 레이트보다 대략 1/10 이하라면, 동기식 멀티플렉서-디멀티플렉서 시스템의 데이타 채널은 비동기 고속 오버-샘플링 채널로서 사용될 수 있다.

대부분의 동기식 멀티플렉서-디멀티플렉서 시스템은 데이타 채널의 고정된 동작 비트 레이트 때문에 지능형 빌딩과 같은 곳에 요구되는 광범위한 데이타 비트 레이트를 수용할 수 없다.

만약 데이타 채널이 비동기 고속 오버-샘플링 데이타 채널로 사용된다면, 전체 전송 용량의 비효율적인 이용 때문에 시스템의 가격 효율성이 명백하게 떨어지게 된다.

데이타 채널의 수 및/또는 데이타 채널의 동작 비트 레이트의 변화를 수용하도록 동기식 멀티플렉서-디멀티플렉서 시스템을 재구성하는 것은, 시스템의 주요 변경을 포함하거나, 또는 대부분의 경우에 시스템의 완전 교체를 포함한다. 그런 재구성의 비용은 지나치게 과다하다.

대부분의 비동기식 멀티플렉서-디멀티플렉서 시스템도 위와 동일하다고 할 수 있다.

동작 비트 레이트가 100Mb/s를 쉽게 초과하기 때문에 비동기식 고속 오버-샘플링 멀티플렉서-디멀티플렉서 시스템은 높은 비트 레이트의 데이타 채널을 많이 가질 수 없다. 그런 비트 레이트는 고가의 ECL 및 GaAs 집적 회로를 필요로 하고 시스템의 가격 효율성이 현저히 감소된다.

이상적으로, 지능형 빌딩과 같은 설비를 위한 멀티플렉서-디멀티플렉서 시스템은 이더넷(Ethernet)과 같은 LAN(협역 통신망)을 위해 DC 접촉 폐쇄 상태로부터 10Mb/s 이상까지의 범위의 비트 레이트를 지원해야 한다.

[본 발명의 개요]

본 발명은 광범위한 다른 비트 레이트들을 가진 다수의 데이타 신호를 멀티플렉스 전송할 수 있는 멀티플렉서와 상응하는 디멀티플렉서를 구비하는 멀티플렉서-디멀티플렉서 시스템이고; 동기식 및/또는 비동기식 및/또는 비동기 고속 오버-샘플링식으로 이용될 수 있다.

그것은 다수의 SDM(공간 분할 멀티플렉스) 데이타 채널을 구비하고, 그 각각은 TDM(시분할 멀티플렉스) 서브채널들의 다중화성을 포함한다. 하나이상의 SDM 데이타 채널은 데이타 신호원에 대한 알맞는 TDM 서브채널의 할당을 통해 다수의 데이타 신호원으로부터 신호를 전송할 수 있다. 데이타 신호의 비트 레이트는 동일할 필요는 없다.

단일 데이타 원으로부터의 신호는 역시 하나이상의 SDM 데이타 채널상에 멀티플렉스 전송될 수 있다.

데이타 신호원과 SDM 데이타 채널 사이를 연결하기 위해 인터페이스 카드가 이용되어, 차등 비트 레이트로 광범위한 데이타 신호의 멀티플렉스 전송을 용이하게 한다.

본 발명은 주어진 신호원에 의해 필요한 전송 비트 레이트에 따라 인터페이스 카드 소켓의 연결이나 배선을 통한 연결 또는 인터페이스 카드상의 적절한 수동식 또는 프로세서 동작식 스위치에 의해 하나이상의 SDM 데이타 채널을 선택하는 유연성을 제공한다.

본 발명은 또한 주어진 신호원에 의해 요구되는 전송 비트 레이트에 따라 인터페이스 카드상의 적합한 수동식 또는 프로세서 동작형 스위치를 통하여, 또는 배선을 통한 연결에 의해 공급되는 전자 논리 신호들의 셋에 의해서, 동일한 SDM 데이타 채널상에 있거나 다중의 SDM 데이타 채널중에 퍼져 있는 하나 이상의 TDM 서브채널을 선택하는데 대한 유연성을 제공한다.

상기 설명된 연결 및 스위치는 고정식, 수동식 또는 전자식으로 SDM 및/또는 TDM 서브채널을 선택하도록 사용될 수 있다. 프로세서에 의한 원격 전자 선택 역시 두 세트의 멀티플렉서-디멀티플렉서 시스템을 완전 양방향 전송 시스템을 확립하는데 이용하는 경우에서와 같이 가능하다.

SDM 데이타 채널 및/또는 TDM 서브채널의 원격 자동 전자 선택(즉, 할당)의 목적을 위해, 유일한 전자 식별자 코드가 전자 메모리를 사용함으로써 인터페이스 카드상에 제공될 수 있다. 이 식별자 코드를 사용하므로써, 인터페이스 카드에 접속된 데이타 신호원 또는 데이타 수신기의 전송 비트 레이트가 자동적으로 수용될 수 있다. 인터페이스 카드 소켓의 위치(즉, 소켓 번호)에 대한 전자 식별자 코드는 또한 멀티플렉서-디멀티플렉서 시스템들의 집합으로 형성된 네트워크의 관리 목적을 위해 전자 메모리에 제공될 수 있다.

인터페이스 카드의 고유한 식별자 코드 및 소켓 번호 코드는 원격 프로세서로 전송될 수 있으며, 이 원격 프로세서는 두 세트의 멀티플렉서-디멀티플렉서 시스템으로 이루어진 완전 양방향 전송 시스템에서 하나의 TDM 서브채널을 통해서 SDM 데이타 채널 및 TDM 서브채널 선택을 제어한다.

따라서, 채널 및 비트 레이트를 선택하고 그들을 변경할 수 있는 성능은 일군의 스위치들의 스위치 접속을 단순히 변경하거나, 인터페이스 카드를 대체하거나 또는 마이크로프로세서나 PC와 같은 원격 프로세서로부터 스위치 접속을 제어하므로써 감소될 수 있다.

본 발명의 실시예에 있어서, 데이타 멀티플렉서-디멀티플렉서 시스템은, 공간 분할 멀티플렉서 및 디멀티플렉서로서, 이들 각각은 복수의 입력 SDM 및 출력 SDM 데이타 채널을 갖고, 이 SDM 채널들 각각은 제1클럭 레이트로 제1수의 TDM 서브채널을 운반하는데 적합하게 되는, 상기 공간 분할 멀티플렉서 및 디멀티플렉서로 구성되며; 그리고, 멀티플렉서측에서의 다음의 장치들 즉, 제1클럭 레이트와 동기하여 외부 신호원으로부터 SDM 데이타 채널 데이타 신호로 멀티플렉스 샘플링 하기 위한 장치, 제1클럭 레이트로부터 도출된 일련의 제2클럭 레이트를 발생하기 위한 장치, 하나이상의 TDM 서브채널을 선택하기 위한 장치, 상기 일련의 제2클럭 레이트중 하나와 동기하여 외부 신호원으로부터 하나이상 선택된 TDM 서브채널 데이타 신호로 멀티플렉스 샘플링 하기 위한 장치, 하나이상의 SDM 데이타 채널로 상기 멀티플렉스 샘플된 데이타 신호를 공급하기 위한 장치; 및 상기 디멀티플렉서측에서 다음의 장치들 즉, 제1클럭 레이트를 회복 및 재생시키는 장치, 재생된 제1클럭 레이트로부터 제2의 일련의 클럭 레이트를 발생하는 장치, 디멀티플렉서에서 제2일련의 클럭 레이트 및 TDM 서브채널의 멀티플렉서에 대한 동기화를 행하게 하고 유지하는 장치, 멀티플렉서에서 선택된 채널들 또는 SDM 데이타 채널과 통신하여 하나이상의 SDM 데이타 채널을 선택하는 장치, 멀티플렉서에서 선택된 TDM 서브채널과 통신하여 하나이상의 TDM 서브채널을 선택하는 장치, SDM 데이타 채널(들) 및/또는 TDM 서브채널(들)로부터 하나이상의 샘플 멀티플렉스된 데이타 신호를 추출하는 장치, 데이타 신호(들)를 재구성하는 장치를 포함하고; 그에 따라 데이타 신호는 멀티플렉서 입력 SDM 데이타 채널중 한 채널에 인가되어 대응하는 출력 SDM 데이타 채널로 멀티플렉스 전송되고 원래의 데이타 신호로서 재생되고/되거나, 데이타 신호는 하나 이상의 입력 SDM 데이타 채널상의 하나이상의 TDM 서브채널에 인가되어 상응하는 출력 SDM 데이타 채널(들)상의 채널 또는 상응하는 TDM 서브채널로 멀티플렉스 전송되고 원래의 데이타 신호로서 재생될 수 있다.

본 발명은 동기식 멀티플렉서-디멀티플렉서 시스템으로서 사용될 수 있다. 예컨대, 제1클럭 레이트 또는 하나이상의 일련의 제2클럭 레이트에 대응하는 비트 레이트를 가지는 데이타 신호가 본 시스템을 통해 동기적으로 멀티플렉스 전송될 수 있다.

본 발명은 또한 비트-스터핑과 같은 널리 공지된 전자식 방법을 이용하여 비동기식 멀티플렉서-디멀티플렉서 시스템으로서도 사용될 수 있다.

또한, 본 발명은 비동기식 고속 오버-샘플링 멀티플렉서-디멀티플렉서 시스템으로서도 역시 이용될 수 있다.

[본 발명의 양호한 실시예의 설명]

이하에서는 본 발명의 더 나은 이해를 위해 첨부도면을 참조하여 본 발명에 대해 보다 상세하게 설명하기로 한다.

제1도, 제2도, 제3도 및 제5도를 참조하면, 여기에 기술되는 본 발명의 한 실시예로는, 8개의 TDM(시분할 멀티플렉스) 서브채널을 각각 구비하는 10개의 SDM(공간 분할 멀티플렉스) 데이타 채널을 제공하는 디지탈 멀티플렉서-디멀티플렉서 시스템이 있다. SDM 데이타 채널 및 TDM 서브채널의 수 10 및 8 각각은 여기에서 단지 설명을 목적으로 선택된 것이며 본 발명의 범위를 제한하는 것을 의미하지는 않는다.

상기 10SDM 데이타 채널은 적합한 배선, 접촉 또는 스위치를 통해 선택될 수 있다. 상기 8TDM 서브채널은 TDM 구성에 의해 확립된 어드레스지정가능 타임-슬롯이다. 상기 8TDM 서브채널 타임 슬롯은 또한 적합한 배선, 접촉 또는 스위치를 사용함으로써 전자적 논리 어드레싱(addressing)을 통해 선택될 수 있다.

간결성을 위해, 각각의 SDM 데이타 채널은 동기해서 1O Mb/s 의 비트 레이트를 가진 데이타 신호를 받아들이는 것으로 가정한다. 그러므로; 각각의 8 TDM 서브채널은 동기하여

(10 Mb/s)/8=1.25 Mb/s

의 비트 레이트를 가진 데이타 신호를 받아들인다. 그러므로, 멀티플렉서-디멀티플렉서 시스템의 전체(aggregate) 데이타 신호 비트 레이트는

[(1O Mb/s)/(SDM 데이타 채널)] × 1O SDM 데이타 채널 = 1OO Mb/s 가 된다.

8 TDM 서브채널이 한 SDM 데이타 채널상에서 사용 가능하기 때문에 SDM 데이타 채널은 8 데이타 신호 소스에 의해서까지 공유될 수 있다. 또한, 단일 데이타 신호 소스가 데이타 신호 소스의 요구된 신호 비트 레이트에 따라 TDM 서브채널의 수를 선택할 수 있고, 이들 TDM 서브채널은 동일한 SDM 데이타 채널상에 위치하거나 다수의 SDM 데이타 채널들 사이에 분산될 수 있다.

전자적 논리 어드레싱에 의해 하나 이상의 TDM 서브채널을 선택하므로써, 넓은 범위의 상이한 비트 레이트를 가진 많은 데이타 신호 소스가 100Mb/s 비트 스트림의 일부로서 단일 전송 라인 상에 멀티플렉스될 수 있다.

이것은 결과적으로, 적절한 배선, 접촉 또는 스위치를 통한 전자적 논리 어드레싱에 의해 선택될 수 있는 총합이

(10 SDM 데이타 채널) × (8 TDM 서브채널) / (SDM 데이타 채널) = 80 TDM

서브채널이 되게 한다. 결과적으로, 상기 멀티플렉서-디멀티플렉서 시스템은 많은 데이타 신호 소스로부터 넓은 범위의 데이타 비트 레이트를 수용할 수 있으며, 그들을 단일 전송 라인을 통해 전송하여 디멀티플렉서에 의해 재생되도록 한다.

현재 많은 수의 고속 TDM 디지탈 멀티플렉서 집적 회로가 시판되고 있다. 그러한 예들 중의 하나가 AMD사(Advanced Micro Devices Inc.)의 TAXI 침(Transparent Asynchronous Xmitter-receiver Interface Chip) Model AM7968 이 다.

상기 AM7968 은 10 입력 데이타 채널을 가지며, 각각의 채널은 3.2Mb/s 내지 10Mb/s 의 범위의 데이타 비트 레이트를 수용할 수 있다. 최대 전체 데이타 비트 레이트는 100Mb/s 이다. 디멀티플렉싱을 위한 하우스키핑(house keeping) 및 정보 25Mb/s 를 부가하여, 125Mb/s 의 최대 동작 비트 레이트를 제공한다.

모밀 AM7969인 대응하는 디멀티플렉서 집적 회로는 상기 멀티플렉서에 제공된 10 데이타 신호를 10 출력 데이타 채널상에서 재생한다. 집적 회로들의 쌍, 즉 AM7968 및 AM7969 는 고정된 클럭 레이트에 따라 AM7968 을 동작시키므로써 10 채널 동기 멀티플렉서-디멀티플렉서 시스템을·구성하는데 사용될 수 있다.

여기서 동기적 멀티플렉싱이란, 멀티플렉서 데이타 채널에 대한 데이타 신호 입력이 데이타가 멀티플렉스 샘플링되고 있는 동일한 클럭 레이트(예를 들면, 10MHz)로 제공되어야 한다는 것을 의미한다. 또한, 상기 데이타 신호는 상기 멀티플렉스 샘플링 신호와 동상(in phase)이어야 한다.

본 발명은 병렬 입출력 데이타 채널을 제공하는 동기식 멀티플렉서-디멀티플렉서 시스템을 사용한다. 상기 멀티플렉서의 입력 데이타 채널에서의 데이타 신호는 동기하여 멀티플렉스 샘플링되며, 그것들이 대응하는 출력 데이타 채널내로 디멀티플렉스 되는 디멀티플렉서로 전송된다. 이러한 시스템은 AM7968 및 AM7969 쌍과 같은 집적 회로에서 찾아볼 수 있다.

설명을 위하여, 10 데이타 채널 및 각 채널에 대해 10Mb/s 의 NRZ(Non-Return to Zero) 데이타 비트 레이트를 갖는 시스템이 선택된다.

공간 분할 멀티플렉스 회로

10 데이타 채널은 물리적 공간에서 존재하고 외부 데이타 소스에 이용 가능 10 채널로서 간주될 수 있다. 즉, 실제로 이들은 10Mb/s 비트 레이트로 각각 동작하는 SDM(Space Division Multiplex; 공간 분할 멀티플렉스) 채널들이다.

제 1 도에 도시된 바와 같이, 도면부호 ① 내지 ⑩으로 표시한 1O SDM 데이타 채널들 각각은 인쇄 회로 기판 소켓(1OOA 내지 1OON)들과 이어서 SDM 멀티플렉서(102)에 공통적으로 연결되어 있다. SDM 멀티플렉서(102)는 멀티플렉스된 데이타 신호를 전달하는 출력 채널(104)을 구비하고 있다.

10MHz 클럭(106)은 SDM 멀티플렉서(102)에 연결되어 1OMb/s 로 10 SDM 데이타 채널 각각을 동기해서 동작시키는 기준 클럭으로서 작용한다.

외부 데이타 소스들을 멀티플렉서 시스템에 연결하는 인쇄 회로 기판 형태로된 인터페이스 카드가 소켓들(1OOA 내지 1OON)에 끼워질 때, 인쇄 회로 기판 접속부나, 이 인쇄 회로 기판 접속부에 연결된 점퍼 와이어(jumper wire) 또는 스위치들은 물리적으로 하나 또는 그 이상의 특정 SDM 데이타 채널에 연결된다.

특정 응용에 따라서는, SDM 데이타 채널은, 각각의 SDM 네이타 채널이 이용가능한 다수의 TDM(Time Division Multiplex; 시분할 멀티플렉스) 서브채널(sub-channel)들을 갖고 있기 때문에, 다수의 인터페이스 카드에 의해 공유될 수있다.

시분할 멀티플렉스 회로

제 1 도에 도시된 대로, 10MHz 클럭(106)은 또한 동기 카운터(108)에 연결되어 있다. 이 동기 카운터는 1OMHz 클럭 신호를 동기하여 분할하고 다음과 같은 일련의 클럭 신호를 발생시킨다:

C5 = 5.0O MHz

C2.5 = 2.50 MHz

C1.25 = 1.25 MHz

이들 클럭 신호는 특정 주파수에서 RZ(Return to Zero) 신호의 디지탈 비트 스트림이다 1OMHz 클럭 신호와 함게 이들 클럭 신호는 도면부호 ⑪ 내지 ⑭로 표시된 회로 라인을 통해 소켓들(1OOA 내지 1OON)에 공급된다.

TDM 서브채널들은 동기 카운터(108)에 의해 발생된 일련의 클럭 신호를 이용하여 각각의 SDM 데이타 채널상에 확립된다. 설명의 목적을 위해, 8 TDM 서브채널들(즉, 타임 슬롯들)의 예로 든다. 이것은 TDM 서브채널들이

(10 Mb/s) / 8 = 1.25 Mb/s

의 비트 레이트로 동작하는 것을 의미한다.

10 SDM 데이타 채널 각각에는 8 TDM 서브채널들(즉, 타임 슬롯들)이 있기 때문에, 멀티플렉서-디멀티플렉서 시스템은 이용 가능한 80 TDM 서브채널을 갖는다.

상술한 바와 같이, TDM 서브채널은 1.25 Mb/s에서 동작하며, TDM 서브채널의 적당한 조합을 선택함으로써 상기 비트 레이트의 배수가 전송될 수 있다. 가장 높은 조합된 비트 레이트는 1OO Mb/s 인 전체 SDM 데이타 채널 용량에 의해 설정된다.

SDM 멀티플렉서(102)와 SDM 디멀티플렉서를 동기화시키기 위한 신호와 같은 하우스키핑 신호(housekeeping signal)들이 상기 100 Mb/s 비트 스트림에 부가되고 최종 비트 레이트는 125 Mb/s 가 된다. 그러나 다음 절(section)에서는; 간단화 하기 위해, 전체 비트 레이트가 100Mb/s 인 것으로 간주한다.

제 2 도에서 TDM 서브채널들(즉, 타임 슬롯들)에 대한 타임 슬롯 장치가 도시되어 있다. 8 TDM 서브채널 타임 슬롯들은 3 비트 2진 코드에 의해 식별될 수 있다. 3 비트 2진 코드 어드레스가 시간에 따라 순차적으로 나타나는 TDM 구성을 실현하기 위하여, 어드레스 코드내의 최하위, 중위, 최고위 수(digit)가 클럭 신호 C₅, C_2.5, 및 C_1.25의 논리 레벨에 의해 각각 설정된다. 또한, 최저 클럭 레이트 C_1.25는 분할기(2O0)에 의해 반으로 분할되어 O.625MHz 에서의 클럭 0.625 을 제공하며, 이에 대한 응용은 후술하기로 한다. 어드레스들의 순차(sequence)는 TDM 구성을 확립하기 위해 계속하여 반복된다.

TDM 서브채널 타임 슬롯을 규정하는 3 비트 2 진 코드를, 이 코드와 클럭 신호들 C₅, C_2.5, C_1.25의 논리 레벨을 비교하는 3 비트 2 진 비교기에 공급하므로써, 이용가능한, 8 TDM 서브채널 타임 슬롯들 중에 하나의 TDM 서브채널 타임 슬롯이 선택된다. 일치하는 경우에, 인에이블(enable) 펄스가 클럭 신호 C1O와 함께 동기하여 생성되고, 데이타 신호를 멀티플렉스 샘플링 하는 래칭 회로(latching circuit)에 공급된다.

요약하면, 멀티플렉서 시스템은 100Mb/s 데이타 비트 스트림으로 멀티플렉스되는 10개의 10Mb/s SDM 데이타 채널을 갖고 있다. SDM 네이타 채널 각각의 8 TDM서브채널 타임 슬롯들은 8 TDM 서브채널 타임 슬롯 어드레스를 제공하는 3 비트 2진 코드에 의해 식별된다. 이것은 10Mb/s SDM 데이타 채널이 8 개의 1.25Mb/s TDM서 브채 널로 서 브-멀티 플렉싱(sub-multiplexed)되는 것을 의미한다.

TDM 서브채널 타임 슬롯들은 계속하여 반복된다. 특정 SDM 데이타 채널상에데이타 신호를 서브-멀티플렉스하기 위하여 인터페이스 카드에 의해 하나 또는 그이상의 특정 TDM 서브채널 타임 슬롯이 이용될 수 있다. 상술한 바와 같이; 3 비트 2 진 코드 비교기와 래칭 회로는 하나 또는 그 이상의 특정 TDM 서브채널 타임 슬롯으로 데이타 신호를 서브-멀티플렉스하는데 이용된다.

디멀티플렉서에서 SDM 데이타 채널 각각의 TDM 서브채널 타임 슬롯들의 어드레스를 명확히 식별하고, 멀티플렉서와 디멀티플렉서의 TDM 서브채널 타임 슬롯들간의 1 대 1 대응을 행하게 하기 위하여, 멀티플렉서에 의해 동기화 신호가 제공되어야 한다. 제 3 도는 이 동기화 신호의 발생을 개략적으로 도시하는 블럭도이고,제 4 도는 제 3 도의 주요 요소들을 도시한 회로도이다.

TDM 서브채널 타임-슬롯 식별자 동기 신호는 O 과 1 의 논리 레벨들의 교번하는 패턴(alternating pattern)이다. 그것은 TDM 서브채널 타임-슬롯 OOO = 0 에 배치된다. 이 어드레스는 논리 레벨 0,0 및 0 으로 설정되어 있는 3-비트 2 진코드 입력(304)을 사용하여 3-비트 2 진 코드 비교기(300)에 의해 식별된다.

비교기(3OO)는 OOO 어드레스를 C₅, C_2.5및 C_1.25클럭 신호들과 비교한다. 그세 클럭 신호의 논리 레벨이 어드레스 000 과 일치하는 경우, 인에이블 펄스가 C10클럭 신호와 동기하여 발생되고 래칭 회로(302)에 제공된다.

래칭 회로(3O2)에서, 두 입력(C_1.25및 C_0.625), 및 비교기(3OO)로부터의 인에이블 펄스는 조합되어, 논리 레벨(0 및 1) 사이에서 교번하는 1.25Mb/s NRZ(None Return to Zero) TDM 서브채널 타임-슬롯 동기 신호를 생성하는데, 그 이유는 실제에 있어 C_0.625클럭 신호가 C_1.25클럭 신호에 의해 샘플되고 있기 때문이다. 이 동기 신호는 배선(wire) 접속에 의해서 번호 ①로 도시된 SMD 데이타 채널상에 배치된다.

동기 신호의 교번하는 패턴은 디멀티플렉서 시스템에서 OOO = O TDM 서브채널 타임-슬롯 식별자로서 기능하며, 상기 시스템은 번호 ①로 표시되는 SDM 데이타 채널상에서, 상기 패턴을 탐색한다. 기타 다른 모든 TDM 서브채널 타임-슬롯들은 이 000=0 어드레스로 참조된다.

공간 분할 디멀티플렉스 회로

제 5 도 및 제 7 도는 SDM 디멀티플렉서의 블럭도를 도시한다. 제 7 도는 제 5 도의 재생이기는 하지만; 변형된 것으로써 다양한 클럭 신호 및 TDM 서브채널 타임-슬롯들을 도시한다. 1OOMb/s 로 멀티플렉스된 데이타 신호는 SDM 멀티플렉서 (102)의 대응부인 SDM 디멀티플렉서(502)의 입력에 연결된다. SDM 디멀티플렉서(502)는 각각 10Mb/s 비트 레이트를 갖고 출력으로서 번호 ① 내지 ⑩으로 참조되는 10 개의 SDM 데이타 채널을 갖는다. 디멀티플렉서 시스템의 SDM 데이타 채널은 멀티플렉서 시스템의 SDM 데이타 채널과 1 대 1 대응 관계에 있다.

각각의 SDM 데이타 채널은 PC(Printed Circuit, 인쇄 회로) 기판 소켓들(500A 내지 500N)과 공통으로 연결되어 있다. 멀티플렉서에서 삽입된 인터페이스카드와 대조물인 PC 기판의 형태로 된 인터페이스 카드는 소켓(500A 내지 500N)내에 삽입된다. 외부 데이타 수신기는 이들 인터페이스 카드를 통해 디멀티플렉서와 연결된다.

인터페이스 카드가 소켓(500A 내지 50ON)중 임의의 소켓에 삽입되는 경우, PC 기판 접촉, 또는 상기 PC 기판 접촉에 연결된 점퍼 와이어, 또는 상기 PC 기판 접촉에 연결된 스위치들은 멀티플렉서에 대조물의 인터페이스 카드에 의해서 사용되는 채널들에 대응하는 하나 또는 그 이상의 SDM 네이타 채널에 물리적으로 연결된다.

특정 응용에 따라, 각 SDM 데이타 채널이 이용가능한 8 TDM(시분할 멀티플렉스) 서브채널을 갖기 때문에 SDM 데이타 채널은 인터페이스 카드의 수만큼 공유될 수도 있다.

인터페이스 카드는 SDM 디멀티플렉서(502)에 있는 클럭 복원 회로에 의해 복원되는 C₁₀= 1OMHz 클럭 신호로 공급된다. 1OMHz 클럭 신호는 동기 클럭 신호들 C₅= 5.00MHz, C_2.5= 2.50MHz, C_1.25= 1.25MHz 를 생성하는 동기 카운터(508)에도 공급되며, 상기 동기 클럭 신호들은 소켓(500A 내지 500N)을 통해 인터페이스 카드에 공급된다. 이러한 클럭 신호들은 인터페이스 카드의 특정 응용에 따라 이 인터페이스 카드에 사용된다.

[시분할 디멀티플렉스 회로]

TDM 서브채널 타임 슬롯들을 멀티플렉서의 타임 슬롯들과 동기화시키기 위해서 동기 카운터(508)는 TDM 서브채널 타임 슬롯 동기화 비트 검출기(510)로부터의 신호에 의해 제어된다.

제 6a 도는 TDM 서브채널 타임 슬롯들이 멀티플렉서의 타임 슬롯들과 일대일 대응 관계를 달성했는지의 여부를 검출하는 동기화 비트 검출기(510)에 대한 회로를 나타낸다. 검출은, 3 비트 2 진 코드 비교기(512)도 이 검출 프로세스에 이용된다. 0 과 1 논리 레벨을 교번하여 반복하고 있는 TDM 서브채널 타임 슬롯에 대해서, 번호 ① 로 참조된 SDM 데이타 채널상의 8 TDM 서브채널 타임 슬롯들을 검색함으로써 달성된다. 그러한 TDM 서브채널 타임 슬롯은 멀티플렉서 시스템에서 확립된 000 = 0 어드레스를 가진 서브채널 타임 슬롯이다.

이런 패턴의 반복되는 0 및 1 논리 레벨들을 검출하기 위해서, 번호 ①로 참조된 SDM 데이타 채널내의 TDM 서브채널 타임 슬롯들중 하나의 타임 슬롯에 있는 비트가 샘플되고, 다음에 오는 8번째 TDM 서브채널 타임 슬롯과의 비교를 위해 유지된다.

이러한 비교는, 3 비트 2 진 코드 비교기(512)가 000 어드레스를 클럭 신호 C_1.25, C_2.5및 C₅와 비교하고 상기 논리 레벨들의 일치를 검출할 때 달성된다. 그리고 나서, C₁₀클럭 신호와 동기하여, 논리 펄스 신호가 TDM 서브채널 타임 슬롯동기화 비트 검출기(510)로 보내진다.

이 시점에서, 멀티플렉서 시스템의 TDM 서브채널 타임 슬롯과 디멀티플렉서 시스템의 TDM 서브채널 타임 슬롯 간에 동기화가 달성되었는지 여부는 분명치 않다. 멀티플렉서의 TDM 서브채널 타임 슬롯·OOO 과 디멀티플렉서의 TDM 서브채널 타임 슬롯 000 간에 차이가 있을 수 있다. 그러므로, 위에서 선택된 서브채널 타임 슬롯은 찾고 있는 정확한 타임 슬롯이 아닐 수도 있다.

TDM 서브채널 타임 슬롯 동기화 비트 검출기는 번호 ①로 참조된 SDM 데이타 채널상의 TDM 서브채널 타임 슬릇 OOO 인것으로 간주되는 두개의 연속 논리 레벨들을 두개의 D형 플립플롭 회로(514)에 의해 형성된 시프트 레지스터내에 기억시킨다. 기억된 논리 레벨이 O 과 0, 또는 1 과 1 이면, 논리 레벨 1 은 제 6b 도에 도시되어 있는 동기 카운터(508)로 보내진다. 이 논리 레벨 1 은 동기화 Not-Ok 신호이다. 배타적 NOR 게이트(516)는 동기화 Not-OK 신호를 전송하기 위한 목적으로 사용된다.

한편, 상기 기억된 논리 레벨이 0 과 1, 또는 1 과 0 이면, 논리 레벨 0 이동기화 0K 신호로서 배타적 NOR 게이트(516)를 통해 동기 카운터(508)에 보내진다.

동기 카운터(508)에서, 동기화 검출기(510)로부터의 논리 레벨이 1 이면, 동기화가 Not-Ok 라는 의미이고, 카운터(508)는 0 부터 14 까지 계수하고 재설정한다. 계수가 16 보다 1 이 적으면, 클럭 신호 C_1.25, C_2.5및 C₅가 1OMHz 클럭 신호에 대해 1 비트 시프트된다. 그러므로, 3 비트 2 진 코드 비교기(512)에 의해 검출되는 000 TDM 서브채널 타임 슬롯도 역시 통상 16 비트인 카운트 사이클에 대해 1 TDM 서브채널 타임 슬롯만큼 시프트된다(즉, 2×8 TDM 서브채널 타임 슬롯 = 16 TDM 서브차널 타임 슬롯).

000 어드레스에서 두개의 연속 비트들이 비교되어야 하기 때문에, 동기 카운터의 카운트 사이클은 8 이 아닌 16 으로 설정된다는 것에 유의한다. 다음 페이지의 ＜표 3＞ 은 1OMHz 클럭 신호에 대해 한번에 1 비트씩 TDM 서브채널 타임 슬롯 어드레스를 시프트시키는 그러한 프로세스를 통해서 동기화를 달성하는 절차를 도시한다.

표 3 에 도시한 대로, 동기화가 0K 라는 것을 나타내는 동기화 검출기(510)의 논리 레벨이 0 이 될 때까지 1 비트 시프트가 계속된다. 이 신호가 동기 카운터(508)에 의해 수신되면 카운터는 0 에서 15 까지 16 비트를 계수하고 리세트된다.

[표 3]

따라서, TDM 서브채널 타임 슬롯 O0O 의 논리 레벨이 ...,O, 1, O, 1, ...패턴을 계속해서 반복하면, 3 비트 2 진 코드 비교기에 의해 검출된 000 어드레스는 멀티플렉서에 의해 확립된 것과 동일하게 된다. 디멀티플렉서에서 클럭 신호 및 TDN1 서브채널 타임 슬롯은 각각 동기화 및 1대1 대응을 이루며, 이런 방식으로 멀티플렉서에서도 상기 클럭 신호 및 타임 슬롯이 기준점으로서 번호 ①로 참조된 SDM 데이타 채널상의 TDM 서브채널 타임 슬롯 OOO 을 이용함으로써 행하여진다.

일단 동기화가 달성되면, 동기 카운터(508)는 제 2 도 및 제 7 도에 도시된 클럭 신호의 패턴을 발생하고 계속 반복하도록 설정된다.

요컨대, 멀티플렉서 시스템은 어드레스 000 내지 111를 갖는 8 TDM 서브채널 타임 슬롯을 함께 확립한다. 멀티플렉서와 디멀티플렉서의 TDM 서브채널 타임 슬롯 간의 1대1 대응을 달성하기 위해, 번호 ① 로 참조된 SDM 데이타 채널상의 TDM 서브채널 타임 슬롯 000 에는 0 과 1의 논리 레벨 사이에서 계속해서 교번하는 동기 신호가 제공된다. 디멀티플렉서 시스템에서, 반복된 0,1 패턴은 동기화 비트 검출기(510)에 의해서 검출되어 동기화가 달성된다. 이것이 일어날 때까지, 0, 1패턴에 대한 탐색은 표 3 에 도시된 바와 같이 하나씩 탐색 어드레스를 시프트함으로써 실행된다.

100 Mb/s 멀티플렉스된 데이타 스트림은 10 Mb/s 비트 레이트를 각각 갖는 1O SDM 데이타 채널로 디멀티플렉스된다. 1O Mb/s SDM 데이타 채널의 TDM 서브채널 타임 슬롯은 8 TDM 서브채널 타임 슬롯 어드레스를 제공하는 3 비트 2 진 코드로 식별된다. 이들 어드레스는 순환하여 반복된다. 특정 TDM 서브채널 타임 슬롯의 데이타는, TDM 서브채널 타임 슬롯의 어드레스의 특정 2 진 코드가 3 비트 2 진 코드 비교기에 의해 검출될 때 인에이블 신호가 제공되는 래칭 회로에 의해 추출(즉, 디멀티플렉스)된다.

기술된 멀티플렉서-디멀티플렉서 시스템은 1O SDM 데이타 채널 및 각각의 SDM 데이타 채널에 대한 8 TDM 서브채널을 제공한다. 그러므로 총 80 TDM 의 서브채널이 이용될 수 있다. 각각의 TDM 서브채널은 1.25 Mb/s 의、비트 레이트로 데이타 신호를 동기하여 수용하고 그리고/또는 각 SDM 데이타 채널은 1O Mb/s 의 비트 레이트로 동기하여 데이타 신호를 수용할 수 있다.

응용 요구에 따라 TDM 서브채널 및/또는 SDM 데이타 채널의, 수를 선택하도록 인터페이스 카드가 설계될 수 있다. SDM 데이타 채널은 소켓 1OOA 내지 1OON; 또는 500A 내지 50ON 중 하나에 삽입되는 인터페이스 카드 PC 기판의 접촉부와의 접속에 의해 선택될 수 있다. 물론 그 응용이 이더넷 LAN(Ethernet Local Area Network)의 경우와 같이 1O Mb/s 데이타 채널을 필요로 하면, SDM 네이타 채널중 하나가 그 용도로 전용될 수 있다.

단일 SDM 네이타 채널은 다수의 네이타 신호원과 공유될 수 있는데, 이는 각 SDM 데이타 채널이 상이한 데이타 신호원으로 사용되는 8 TDM 서브채널을 가지기 때문이다. 또한 데이타 신호원은 데이타 신호원의 비트 레이트에 따라 다수의 TDM 서브채널을 사용할 수 있다. TDM 서브채널은 하나의 SDM 데이타 채널로부터 선택 될 수 있고 또는 다수의 SDM 데이타 채널들 중에 분산될 수도 있다.

제 8 도는 번호 ② 로 참조되는 SDM 데이타 채널 상으로 외부 데이타원(802)으로부터 1.25 Mb/s 데이타 신호를 서브-멀티플렉스하는 인터페이스 카드(800)의 블럭도이며, 제 9 도는 상기 블럭도의 주요 부분들에 해당되는 회로도를 나타낸다.

서브-멀티플렉싱을 위해 선택된 TDM 서브 채널 타임 슬롯은 8 개의 순환하는 타임 슬릇의 시퀀스에서 세번째 타임 슬롯인 010 = 2 가 된다.

TDM 서브채널 타임 슬롯 어드레스에 대한논리 레벨 O10 = 2 은 DIP(Dual In-line Package) 스위치와 같은 기계적 스위치(804)의 세트를 통하여 또는 마이크로제어기와 같은 전자원으로부터 제공될 수 있다.

3 비트 2 진 코드 비교기(300)는 논리 어드레스 010 = 2 를 수신하여 그것을 동기 카운터(1O8)로부터 나오는 클럭 신호 C₅, C_2.5및 C_1.25의 논리 레벨과 비교한다.

비트 패턴 010 이 검출될 때, 인에이블 펄스는 클럭 신호 C₁₀와 동기하여 래칭 회로(806)에 전송된다. 그리고, 데이타 신호원(802)으로부터 들어오는 1.25Mb/s 데이타 신호는 멀티플렉싱을 위해 샘플링되고 번호 ②로 참조되는 SDM 데이타 채널 상에 배치된다.

멀티플렉스 샘플된 신호가 NRZ 1O Mb/s 신호의 펄스폭과 동일한 펄스폭을 갖는다는 것을 주목하자. 이것은 다음의 응용예에서 설명되는 모든 멀티플렉스 샘플된 신호에 적용될 수 있다.

1.25 Mb/s 데이타 신호가 래칭 회로의 타이밍과 동기화 되기 때문에, C_1.25클럭 신호는 기준으로서 네이타 신호원(802)에 공급된다.

1.25 Mb/s 데이타 신호의 서브-디멀티플렉싱

제 10 도는 1.25 Mb/s 데이타 신호를 서브-디멀티플렉스하는 인터페이스(1000)의 블럭도이고 제 11 도는 상기 블럭도의 주요부분에 대응하는 회로도이다. 이 카드는 상술된 인터페이스카드(800)와동일하다 이 카드는 번호 ②로 참조되는 SDM 데이타 채널 및 멀티플렉서의 TDDM 서브채널 타임 슬롯 010 = 2 상으로 멀티플렉스된 1.25 Mb/s 데이타 신호를 복원한다.

상술되어 있는 서브-멀티플렉싱의 경우에서처럼, 3 비트 2 진 비교기(1002)는 3 비트 TDM 서브채널 타임 슬롯 어드레스 코드 010 를, 제 5 도, 제 6a 도 및 제 6b 를 참조하여 서술된 바와 같이 도출되는 클럭 신호 C₅, C_2.5및 C_l.25와 비교한다. 물론 이 어드레스 코드는 DIP(Dual In-line Package) 스위치와 같은 기계적인 스위치(1004)의 세트를 통해서 또는 마이크로제어기와 같은 전자원(electronic source)으로부터 제공받을 수 있다.

비트 패턴 010 이 검출될 때, 인에이블 펄스는 클럭 신호 C1o 와 동기하여 래칭 회로(1004)에 전송된다. 래칭 회로는 원래의 1.25 Mb/s 데이타 신호에 속하는 샘플 비트를 추출하며, 원래의 데이타 신호 비트를 재구성하고, 그것을 출력 라인(1006)에 제공한다. 반복 동작으로 인해 원래의 신호가 재생된다.

2.50Mb/s 데이타 신호의 서브-멀티플렉싱

제 12 도는 외부 데이타원(1202)으로부터의 2.50 Mb/s 데이타 신호를, 번호 ③으로 참조된 SDM 데이타 채널로 서브-멀티플렉스하는 인터페이스 카드(1200)의 블럭도이고, 제 13 도는 상기 블릭도의 주요 부분에 대응하는 회로도이다. 서브-멀티플렉싱하기 위해 선택되는 TDM 서브채널 시간-슬롯은 8 개의 순환 타임-슬롯의 시퀀스에서 제 4 및 제 8 타임-슬롯인 X11 = 3 및 7 이다. 여기서 X 는 무시되는 최상위 비트를 표시하도록 이용된다. 상술한 바와 같이, 제 2 도의 TDM 서브채널 타임-슬롯 표를 참조하면,11 의 2 진 값은 타임-슬롯 3 및 7 에서 발생한다.

단일 타임-슬롯이 1.25 Mb/s의 네이타 레이트를 수용하는 TDA1 서브채널이기때문에, 2 개의 그러한 TDM 서브채널은 1.25 Mb/s × 2 = 2.50 Mb/s 네이타 신호를 받아들인다.

상술한 예들에서처럼, TDM 서브채널 타임-슬롯 어드레스에 대한 논리 레벨(11)은 DIP 스위치와 같은 기계적 스위치 세트(1024)를 통해서 또는 마이크로제어기와 같은 전자원으로부터 제공될 수 있다.

2 비트 이진 코드 비교기(1206)는 논리 어드레스(11)를 수신하고, 그 어드레스를 동기 카운터(1O8)로부터의 클럭 신호 C₅및 C_2.5의 논리 레벨과 비교한다.

비트 패턴(11)이 검출될 때, 인에이블 펄스는 클럭 신호 C₁₀에 동기하여 래칭 회로(806)에 전송된다. 그때 데이타 신호원(1202)으로부터 들어오는 2.50 Mb/s 데이타 신호는 멀티플렉스 샘플화되어, 번호 ③으로 참조되는 SDM 데이타 채널에 배치된다.

2.50 Mb/s 데이타 신호가 래칭 회로의 타이밍에 동기하여야만 하므로, C_2.5클럭 신호가 기준으로서 데이타 신호원(1202)에 공급된다.

2.50 Mb/s 데이타 신호의 서브-디멀티플렉싱

제 14 도는 2.50 Mb/s 데이타 신호를 서브-디멀티플렉스 하는 인터페이스 카드(1400)의 블럭도를 도시하고, 제 15 도는 상기 블럭도의 주요 부분에 대응하는 회로도를 도시한다. 상기 카드는 상술된 인터페이스 카드(1200)와 동일하다. 상기 카드는 멀티플렉서의 TDM 서브채널 타임 슬롯 X11 = 3 및 7 과 번호 ③으로 참조되는 SDM 데이타 채널상에 멀티플렉스된 2.50 Mb/s 데이타 신호를 복원한다.

앞서의 서브-멀티플렉싱의 경우와 같이, 2 비트 2 진 비교기(1402)는 2 비트 TDM 서브채널 타임 슬롯 어드레스 코드(11)를, 동기 카운터(508)로부터의 클럭 신호 C₅및 C_2.5와 비교한다. 물론, 어드레스 코드는 DIP 스위치와 같은 기계적 스위치(1404)의 세트를 통해 또는 마이그로제어기와 같은 전자원으로부터 제공될 수 있다.

비트 패턴(11)이 검출될 때, 인에이블 펄스는 클릭 신호 C₁₀에 동기하여 래칭회로(1404)에 전송된다. 래칭 회로는 원래의 2.50 Mb/s 데이타 신호에 속하는 샘플 비트를 추출하고, 본래의 데이타 신호 비트를 재구성하며, 그것을 출력 라인(1406)에 제공한다. 상기 동작들의 반복으로 원래의 신호를 재생한다. 이런 방법으로, 번호 ③으로 참조되는 SDM 데이타 채널의 TDM 서브채널 타임 슬롯 X11 = 3 및 7 내로 서브-멀티플렉스된 데이타 신호가 서브-디멀티플렉스된다.

5.00 Mb/s 데이타 신호의 서브-디멀티플렉싱

제 16 도는 외부 데이타원(1602)으로부터의 5.00 Mb/s 를 번호 ③으로 참조된 SDM 데이타 채널 상에 서브-멀티플렉스 하는 인터페이스 카드(1600)의 블럭도이고, 제 17 도는 상기 블럭도의 주요 부분에 대응하는 회로도를 도시한다. 서브-멀티플렉스 하기 위해 선택된 TDM 서브채널 타임 슬롯은 8 개의 순환하는 타임 슬롯들의 시퀀스에서 2 번째, 4 번째, 6 번째 및 8 번째인 XX1= 1,3,5 및 7 이다.

단일 타임 슬롯이 1.25 Mb/s 의 데이타 레이트를 수용하는 TDM 서브채널이므로, 4개의 그러한 TDM 서브채널은 1.25 Mb/s ×4 = 5.00 Mb/s 의 데이타 신호를 수용할 것이다.

이전의 예들에서와 같이, TDNI 서브채널 타임 슬롯 어드레스에 대한 논리 레벨 1 은 DIP 스위치와 같은 기계적 스위치(1604)의 세트를 통해 또는 마이크로제어기와 같은 전자원으로부터 제공될 수 있다.

1 비트 2진 코드 비교기(1606)는 논리 어드레스 1 을 수신하여 그것을 클럭 신호 C₅의 논리 레벨과 비교한다. 비교 패턴(1)이 검출될 때, 인에이블 펄스는 클럭 신호 C₁₀에 동기하여 래칭 회로(806)에 전송된다. 그리고 데이타 신호원(1602)로부터 들어오는 5.00 Mb/s 의 데이타 신호는 멀티플렉스 샘플화되고 번호 ③으로 참조되는 SDM 데이타 채널에 배치된다.

5.00 Mb/s 의 데이타 신호는 래칭 회로(latching circuit)의 타이밍에 동기하여야 하므로, C₅클럭 신호는 기준으로서 데이타 신호원(1602)에 제공된다.

제 18 도는 5.00 Mb/s 의 데이타 신호를 서브-디멀티플렉스하는 인터페이스 카드(1800)의 블럭도를 도시하며, 제19 도는 그 회로도의 주요 부분에 상응하는 회로도를 도시한다. 이 카드는 위에서 언급한 인터페이스 카드(1600)에 대응하는 카드이다. 이것은 번호 ③ 으로 참조되는 SDM 데이타 채널과 멀티플렉서의 TDM 서브채널 타임 슬롯 XX1 = 1,3,5 및 7 상에 멀티플렉스된 5.00 Mb/s 데이타 신호를 재생한다.

서브-멀티플렉싱의 앞서의 경우에서처럼, 1 비트 2 진 비교기(1802)는 1 비트의 TDM 서브채널 타임 슬롯 어드레스 코드(1)를, 동기 카운터(508)에서 나오는 클럭 신호 C₅와 비교한다. 물론 이어드레스 코드는, DIP 스위치와 같은 기계적 스위치(1804)의 셋트를 통하여 또는 마이크로제어기와 같은 전자원으로부터 제공받는다.

비트 패턴(1)이 검출될 때, 인에이블 펄스는 클럭 신호 C1o 에 동기하여 래칭 회로(1004)로 전송된다. 래칭 회로는 원래의 5.0 Mb/s 의 데이타 신호에 속하는 샘플 비트를 추출하여, 원래의 데이타 신호 비트를 재구성하고 그것을 출력 라인(1806)에 제공한다. 원래의 신호는 반복된 동작들에 의해 재생된다. 이런 방법으로, 번호 ③으로 참조되는 SDM 데이타 채널 상의 TDM 서브채널 타임 슬롯 XX1 = 1, 3, 5 및 7 로 서브-멀티플렉스된 데이타 신호가 서브-디멀티플렉스된다.

1.25 Mb/s 4 비트 병렬 데이타 신호의 서브-디멀티플렉싱

디지탈 데이타 신호는 항상 직렬 비트 스트림 형태인 것은 아니다. 많은 경우에, 프린터에 대한 신호와 같은 병렬 디지탈 데이타 신호가 개인용 컫퓨터에 이용된다.

제 20 도는 외부 데이타원(2002)으로부터 나오는 1.25 Mb/s 4 비트 병렬 데이타 신호를 서브-멀티플렉스하는 인터페이스 카드(2000)의 일 예에 대한 블럭도이다. 제 21 도는 상기 블럭도의 주요 부분에 대한 회로도이다.

설계 및 동작은 제 8 도 및 9 도에 도시된 1.25 Mb/s 의 데이타 신호를 서브-멀티플렉싱하는 경우와 유사하며, 다만 1개 대신 4개의 병렬 래칭 회로(2204)를 사용하는 것이 차이가 있다.

1.25 Mb/s 4 비트 병렬 데이타 신호의 서브-디멀티플렉싱-

제 22 도는 외부 데이타원(2002)으로부터 나오는 1.25 Mb/s 의 4 비트 병렬 데이타 신호를 서브-디멀티플렉스 하는 인터페이스 카드(2200)의 블럭도이며, 제 23도는 상기 블럭도의 주요부분에 대응하는 회로도를 도시한다 이 카드는 위에서 언급한 인터페이스 카드(2000)의 대조물이다.

설계 및 동작은 제 10 도 및 11 도에 도시된 1.25 Mb/s 데이타 신호를 서브-디멀티플렉스 하는 경우와 유사하며, 다만 1개 대신 4개 병렬 래칭 회로(2204)를 사용하는 것이 다르다.

10 Mb/s 데이타 신호의 멀티플렉싱

상술한 모든 응용예는 SDM 데이타 채널의 TDM 서브채널 타임 슬롯을 사용한다. 10 Mb/s 의 데이타 신호를 동기하여 멀티플렉스 전송하는데도 또한 SDM 데이타 채널이 사용될 수 있다.

제 24 도는 외부 데이타원(2402)으로부터 나오는 10 Mb/s 의 데이타 신호를 동기하여 멀티플렉스하는 인터페이스 카드(2400)의 블럭도이다.

래칭 회로(2404)는 SDM 데이타 채널의 10 Mb/s 비트 레이트와 동기하여 외부 데이타원(2402)으로부터 나오는 10:Mb/s 의 데이타 신호를 샘플링하고, 번호 ②로 참조되는 SDM 데이타 채널 상에 멀티플렉스 샘플을 배치시킨다. 멀티플렉스 샘플된 데이타는 SDM 멀티플렉서(102)의 출력 라인(104)상에 100 Mb/s 의 비트 스트림의 일부로서 전송된다.

10 Mb/s 데이타 신호가 래칭 회로(2404)의 타이밍과 동기하여야 하기 때문에, C₁₀클럭 신호는 기준으로서 데이타 신호원(2402)에 공급된다.

10 Mb/s 데이타 신호의 디멀티플렉싱

제 25 도는 멀티플렉스된 데이타 신호를 디멀티플렉스 하는 인터페이스 카드(2500)의 블럭도이다. 이 카드는 상기 인터페이스 카드(2400)의 대조물이다. 이 카드는 번호 ② 로 참조되는 SDM 데이타 채널상에 멀티플렉스된 1O Mb/s 데이타 신호를 복원한다. 래칭 회로(2504)는 본래의 10 Mb/s 데이타 신호를 추출하고 그 신호를 출력(2506)에 제공한다.

비동기 1.00 Mb/s 데이타 신호의 서브-멀티플렉싱

모든 선행 응용예는 데이타/신호가 래칭 회로의 멀티플렉스 샘플링과 동상이며 동기된 상태에 있었던 동기식 멀티플렉싱에 관계된 것이었다.

멀티플렉서-디멀티플렉서의 1.25 MHz, 2.50 MHz, 5.0O MHz 및 1O MHz 등의 클럭 레이트와 관련하는 비동기 비트 레이트를 가진 데이타 신호는, 그들의 비트 레이트가 이용 가능한 클럭 레이트중 하나에 일치하도록 조절된다면, 동기하여 멀티플렉스 전송될 수 있다. 비동기 1.00 Mb/s 네이타 신호의 멀티플렉스된 전송은 아래에서 논의된다.

제 26 도는 인터페이스 카드(2500)의 블록도를 나타내는데, 이 카드는 멀티플렉스의 번호 ②로 참조된 SDM 데이타 채널상의 TDM 서브채널 타임 슬롯 010 = 2로, 외부 데이타원(2602)으로부터의 비동기 1.00 Mb/s 데이타 신호를 멀티플렉스한다.

널리 공지된 전자 회로(2607)의 조합은 클록 복원, 비트-스터핑 및 버퍼 회로와 같은 회로들을 프함하며, 외부 데이타원(2602)의 1.00 Mb/s 데이타 신호로부터 1.OO MHz의 클록 주파수를 복원하기 위해 사용되고, 부가 스터프-비트가 원래의 1.00 Nlb/s 데이타 신호에 부가되어 그 데이타 신호 비트 레이트를 1.25 Mb/s 까지 조절한다. 조절된 데이타 신호는 ②로 참조된 SDM 데이타 채널상의 TDM 서브채널 타임 슬롯 010 = 2 내로 동기하여 덜티플렉스 샘플된다.

전자 회로(2607)에 포함되어 있는 널리 공지된 회로들을 이용함으로써, 스터프-비트(stuff-bits)는 ③으로 표기된 SDM 데이타 채널상에 TDM 서브채널 타임 슬롯 010 = 2 를 통하여 동기하여 멀티플렉스 전송되는 스터프-비트 표시기 신호에 의해 식별된다.

동기 멀티플렉싱 회로,3-비트 2 진 코드 비교기(1002) 그리고 래칭 회로(2604)의 동작 및 디자인은 제 20 도 및 제 21 도의 것과 유사하며 단지 4개 대신 2개의 래칭 회로가 사용되는 점만이 다르다.

비동기 1.00 Mb/s 데이타 신호의 서브-멀티플렉싱

제 27 도는 1.00 Mb/s 데이타 신호를 서브-디멀티플렉스 하는 인터페이스 카드(2700)의 블럭도이다. 이 카드는 제 26 도에서 설명된 인터페이스 카드(2600)에 대응한다. 그것은 번호 ②로 참조된 SDM 데이타 채널상의 TDM 서브채널 타임 슬롯 010 = 2 로 멀티플렉스된 1.00 Mb/s 데이타 신호를 복원하고 그 복원된 신호를 출력라인(2706)상에 배치한다.

또한 인터페이스 카드(2700)는 번호 ③으로 참조되는 SDM 데이타 채널상에서 TDM 서브채널 타임 슬롯 010 = 2 으로 멀티플렉스된 1.00 Mb/s 데이타 신호를 복원하고 이 복원 신호는 출력 라인(2708)상에 배치한다.

래칭 회로(2704)는 스터프-비트를 가진 1.25 Mb/데이타 신호에 속한 샘플 비트를 추출하고, 1.25 Mb/s 데이타 신호를 재구성하고 이 신호를 전자 회로(2707)에 공급한다. 래칭 회로(2704)는 또한 1.25 Mb/s 스터프-비트 표시기 신호를 추출하고 이것을 전자 회로(2707)에 공급하기로 한다.

전자 회로(2707)에 포함된 비트-디스터퍼(bit-destuffer), 버퍼 및 트래킹 클럭 발생기와 회로들의 널리 공지된 조합들을 사용함으로써, 스터프-비트는 스터프-비트 표시기 신호에 의해 식별되며, 원래의 1.00 Mb/s 데이타 신호로 다시 변환되는 1.25.Nb/s 로부터 제거된다. 트래킹 클럭 발생기는 출력 라인(2708)에서 출력으로도 공급되는 원래의 1.OO MHz 클력 신호를 재생성하는데 사용된다.

동기식 디멀티플렉싱 회로, 3-비트 2진 코드 비교기(2702)와 래칭 회로(2704)의 동작 및 디자인은 단지 4개 대신 2개의 래칭 회로가 사용되는 것을 제외하고는 제 22 도 및 제 23 도의 것과 동일하다.

고속 오버-샘플링에 의한 비동기 서브-멀티플렉싱

제 28 도는 외부 데이타원(2802)으로부터 DC 내지 125 Kb/s 범위의 비트 레이트를 가질 수 있는 데이타 신호를, 멀티플렉서의 번호 ②로 참조되는 SDM 데이타 채널상의 TDM 서브채널 타임 슬롯 010 = 2 로 비동기적으로 서브-멀티플렉스 하는 인터페이스 카드(2800)의 블럭도를 도시한다.

이러한 멀티플렉싱은 1.25 Mb/s 의 고속 오버-샘플링에 의해 수행된다. 상기 회로의 설계 및 동작은 클럭 신호 C_1.25가 데이타 신호원에 제공되지 않는 것을 제외하고는 제 8 도 및 제 9 도의 경우와 동일하다.

고속 오버-샘플링에 의한 비동기 서브-디멀티플렉싱

제 29 도는 DC 내지 125 Kb/s 데이타 신호를 서브-디멀티플렉스하는 인터페이스 카드(2900)의 블럭도를 도시한다. 상기 카드는 제 28 도에 도시된 인터페이스 카드(2800)의 대조물이다. 그것은 번호 ②로 참조디는 SDM 데이타 채널상에 TDM 서브채널 타임 슬롯 010=2 로 멀티플렉스되는 DC 내지 125 Kb/s 데이타 신호를 복원하고, 출력 라인(1006)에 그 복원된 신호를 배치한다.

상기 회로의 설계 및 동작은 제 10 도 및 11 도의 경우와 동일하다.

디시리얼리제이션(deserialization)에 의한 20 Mb/s 데이타 신호의 서브-멀티플렉싱

SDM 데이타 채널의 1O Mb/s 비트 레이트보다 더 높은 비트 레이트를 갖은 데이타 신호는 데이타 신호를 병렬 비트 스트림으로 디시리얼라이즈함으로써 서브-멀티플렉스될 수 있다. 제 30 도는 멀티플렉서의 번호 ② 및 ③으로 참조되는 SDM 데이타 채널상에서 외부 데이타원(3002)로부터의 20 Mb/s 데이타 신호를 서브-멀티플렉스하는 인터페이스 카드(3000)의 블럭도를 도시한다.

20 Mb/s 데이타 신호는 먼저 디시리얼라이저(deserializer)(3004)에 의해 2 병렬 1O Mb/s 신호로 디시리얼라이즈된다. 이러한 목적을 위해, 20 MHz 클럭 신호가 주파수 2배기 회로(3006)에 의해 디시리얼라이저(3004)에 제공된다. 그리고 병렬 1O Mb/s 신호가 번호 ② 및 ③으로 참조되는 SDM 데이타 채널상에 배치된다.

다음으로, 서브-멀티플렉스된 병렬 10 Mb/s 신호가 100 Mb/s 멀티플렉스된 데이타 비트 스트림의 일부로서 전송된다.

디시리얼라이즈된 1O Mb/s 데이타 신호가 SDM 데이타 채널의 1O Mb/s 비트 레이트의 타이밍과 동기하여야 하므로, 20 MHz 클럭 신호가 네이타 신호원(3002)에 기준으로서 제공된다.

재직렬화(reserialization)에 의한 20 Mb/s 데이타 데이타 신호의 서브-멀티플렉싱

제 31 도는 그 2 병렬 10 Mb/s 데이타 신호를 서브-디멀티플렉스 하는 인터페이스 카드(3100)의 블럭도를 도시한다. 상기 카드는 제 30 도에 도시된 인터페이스 카드(3000)의 대조물이다. 그것은 번호 ② 및 ③ 으로 참조되는 SDM 데이타 채널상에 멀티플렉스되는 2 병렬 10 Mb/s 데이타 신호를 복원하며, 복원된 신호를 원래의 20 Mb/s 데이타 신호로 직렬화하고, 그것을 출력 라인(3006)상에 배치한다. 이러한 동작을 위해 20 MHz 클럭 신호가 주파수 2배기 회로(3106)에 의해 시리얼라이저(serializer)에 제공된다.

SDM 데이타 채널의 전자적 선택(electronic-selection)

멀티플렉서-디멀티플렉서 시스템에서 SDM 데이타 채널의 선택은, 인터페이스 카드 PC 기판의 커넥터 선택에 대한 접속에 의해서, 또는 접촉에 의한 와이어 접속에 의해서, 또는 접촉에 대한 기계적 스위치를 통한 접속에 의해서, 또는 접촉에 대한 전자 회로(즉, 공간) 스위치를 통한 접속에 의해서 PC 기판 소켓에서 달성될 수 있다.

제 32 도 및 제 33 도는 멀티플렉서 및 디멀티플렉서 각각에 있어서 SDM 데이타 채널을 스위치 선택하기 위한 장치를 도시하고 있다. 상기 예는 제 16 도 및 제 18 도의 실시예와 마찬가지로 5.00 Mb/s 데이타 신호를 동기하여 서브-멀티플렉싱하고 및 서브-디멀티플렉싱하는 것을 나타낸다.

DIP 스위치 등과 같은 SPST(Single-Pole Single-Throw) 기계적 스위치(3202, 3302)의 어레이가 1O 개의 SDM 데이타 채널을 할당하는 유연성을 제공하기 위해 사용될 수 있다.

원격 선택의 경우, 일련의 전기 릴레이(electrical relay)가 사용될 수도 있지만, 보다 실제적으로는 실리코닉스 인코포레이티드(Siliconix,Inc.)가 제조하는 모델명 DG535 와 같은 단일의 집적 회로에 포함된 전자 제어 반도체 스위치의 어레이가 사용될 수 있다. 마아크로제어기, 마이크로프로세서 또는 개인용 컴퓨터로부터의 전자적 논리 신호들이 이들 반도체 스위치를 제어하는데 사용될 수 있다.

일단 스위치가 닫히면 동작 기간동안 계속 닫힌 상태로 있기 때문에 스위칭 속도는 상기 스위치 어레이에 대해서는 문제가 되지 않는다.

TDM 서브채널 타임 슬롯의 전자적 선택

TDM 서브채널 타임 슬롯의 선택은 2 진 코드의 필요 논리 레벨을 2 진 코드비교기에 간단히 배선 접속함으로써 이루어질수 있다. 대안적으로는, TDM 서브채널 타임 슬롯의 선택은 DG535 와 유사한 반도체 스위치의 세트를 통하여 전자적으로 이루어질 수도 있다. 제 8,10,12,14,16,18,20;22,26,27,28,29,32 및 33 도에 나타난 바와 같은 TDM 서브채널 타임 슬롯을 규정짓는·스위치들은 이와 같은 반도체 스위치로 대체될 수 있다.

TDM 서브채널 타임 슬롯을 선택하는 또다른 방법으로서, TDM 서브채널 타임슬롯 선택 인에이블 펄스를 발생하는 2 진 코드 비교기로 논리 어드레스 신호가 마이그르제어기, 마이즈로프로세서 또는 개인용 컴퓨터로부터 공급될 수 있다.

인터페이스 카드가 상기한 멀티플렉서-디멀티플렉서 시스템에 삽입될 때, PC기판 소켓의 번호(즉, 위치)(즉, 제 1,3,5 및 8 도의 번호 10OA 내지 100N, 500A 내지 500N)와 마찬가지로 그 카드의 기능의 원격 식별은 네트워크 등의 이와 같은 시스템의 집합체의 관리를 용이하게 해준다.

네트워크를 형성하는 이와 같은 멀티플렉서-디멀티플렉서 시스템의 집합체에 대한 SDM 데이타 채널 및 TDM 서브채널 타임 슬롯의 원격 할당은 네트워크 등의 이와 같은 시스템의 전체 관리를 용이하게 해준다.

제 34 도는 인터페이스 카드의 원격 식별 및 멀티플렉서-디멀티플렉서 시스템(3401, 3403)으로 이루어진 완전한 양방향 멀티플렉서-디멀티플렉서 시스템에 있어서의 SDM 데이타 채널 및 TDM 서브채널 타임 슬롯의 원격 할당에 대한 블력도이다. 제 34a 도 및 제 34b 도는 각각 두개의 시스템(3401,3403)의 블럭도이다. 한방향의 세트의 멀티플렉스된 전송은 SDM 멀티플렉서(3411) 및 SDM 디멀티플렉서(3409)에 의해 수행되는 반면, 반대 방향의 멀티플렉스된 전송은 SDM 멀티플렉서(3410) 및 SDM 디멀티플렉서(3412)의 세트에 의해 수행된다.

RS-232C 데이타 라인을 갖는 개인용 컴퓨터(3408)는 인터페이스 카드 식별을 모니터하고 SDM 데이타 채널 및 TDM 서브채널 타임-슬롯을 할당하는데 사용된다.

RS-232C 데이타 라인 인터페이스(3407)를 구비한 인터페이스 카드(interface chrd, (3400))는 인터페이스 카드(3402)상의 마이크로게어기(3406)와 개인용 컴퓨터(3408) 간에 전 이중 통신 라인을 확립하는데 이용된다.

상기 RS-232C 데이타 라인 인터페이스 및 TDM 서브채널 선택부(3407)는 번호 ①의 SDM 네이타 채널들과.. 개인용 컴퓨터(3408)와 마이크로제어기(3406) 간의 전이중 통신 라인의 일부로서 상기 SDM 데이타 채널상의 적절한 TDN1 서브채널 타임 슬롯을 이용한다.

상기 인터페이스 카드(3402)상의 TDM 서브채널 선택기들(3404 및 3405)은 개인용 컴퓨터(3408)와 마이크로 제어기(3406) 간의 전 이중 통신 라인을 완성한다.

상기 PC 기판 소켓 번호 식별기는 소켓(100A)의 소켓 접촉부에 4 비트 2 진 논리 레벨들(3409,3410,3411 및 3412)의 세트에 의해 제공된다. 이 논리 레벨들은 그 적절한 논리 레벨들에의 배선 접속에 의해 게공된다. 제 l 소켓(즉, 1OOA 및 500A)은 제 34 도의 설명대로 0001 로 표시될 수 있고, 그 인접 소켓들은 고유의 4 비트 이진 코드에 의해 순차적으로 식별될 수 있다.

이진 코드 0000 는 상기 RS-232C 데이타 라인을 통해 개인용 컫퓨터와 그 코드를 통신하게 하는 마이크로제어기(3406)에 게공된다. 이러한 방식에서, 인터페이스 카드가 설치될 때마다, 그 위치는 원격 개인용 컴퓨터(3408)에 알려질 수 있다.

상기 동일한 RS-232C 네이타 라인을 이용하여, 상기 마이크로 제어기 메모리에 저장된 인터페이스 카드의 유형, SDM 데이타 채널 및 TDM 서브채널 타임 슬롯요구들은 원격 개인용 컴퓨터(3408)로 전송될 수 있다.

일단 상기 인터페이스 카드의 채널 요구들이 알려지면, 원격 개인용 컴퓨터(3408)는 적절한 디지탈 명령을 RS-232C 데이타 라인을 통해 마이크로제어기로 전송할 수 있고,2 진 코드 명령들(3413 및 3414)을 제 32 도 및 제 33 도에서 설명된 것과 같은 전자식 제어 반도체 스위치들(즉, 스위치 3202,3302,1604 및 1804)에 제공할 수 있고.. SDM 데이타 채널 및 TDM 서브채널 타임 슬롯의 할당을 완결할 수 있다.

전술한 실시예들은, 다른 비트 레이트로 광범위 데이타 신호들을 멀티플렉싱 전송할 수 있는 멀티플렉서-디멀티플렉서 시스템을 제공한다. 이미 서브-멀티플렉싱된 TDM 서브채널을 추가로 TDM 서브-서브 멀티플렉싱 하는 옵션이 존재한다. 여러번 반복될 수 있는 이러한 서브-서브 멀티플렉싱에 의해, 매우 광범위한 낮은 비트 레이트 네이타 신호들이 멀티플렉스 전송될 수 있다.

상기 멀티들렉싱 전송은 등기하여, 그리고 비동기하여, 또한 비동기 고속 샘플링에 의해 수행될 수 있다. 3 가지 방법 모두는 동시에 이용될 수도 있고, 비트 레이트를 달리한 데이타 신호들도 역시 동시에 멀티플렉싱 전송될 수 있음을 유의한다.

여기서 설명되는 상기 멀티플렉서-디멀티플렉서 시스템의 유연성은 모든 인터페이스 카드에 대해서 다수의 SDM 데이타 채널 및 TDM 서브채널 타임 슬롯들의 이용도에서 기인하고, 필요성이 생길 때 이들 채널들을 할당하기 위한 자유로움에서 기인한다. 원격 제어에 의해 이들 채널들을 할당하는 가능성은 상기 멀티플렉서-디멀티플렉서 시스템의 유연성을 더욱 높인다.

본 발명을 이해하고 있는 사람은 이제 대안적인 구성들 및 실시예들 또는 이들의 변형예들을 생각할 수 있다. 첨부된 청구범위내에 모든 것들은 본 발명의 일부로 생각된다.

Claims (21)

1. (3회정정) 데이타 멀티플텍서-디멀티플렉서 시스템에 있어서, 제 1 클럭 레이트로.제 1 클럭 신호를 수신하고 제 1 수의 공간 분할된 SDM(Space Di、Tision Multiplex) 데이타 채널들을 갖는 공간 분할 멀티플렉서로서, 상기 데이타 채널들 각각은 하나 이상의 외부 데이타 신호원들로부터 수신된 제 2 수의 시분할된 TDM(Time Division Multiplex) 서브채널들을 상기 제 1 클럭 레이트로 전송하는데 적합한;상기 공간 분할 멀티플렉서와; 상기 제 1 클럭 신호를 수신하고 상기 제 1 클럭 레이트로부터 도출된 제 2 클럭 레이트들을 규정하는 제 2 클럭 레이트 신호들의 그룹을 발생하는 수단과; 상기 데이타 채널들과 통신하여, 상기 제 2 클릭 레이트들; 이들의 조합들 및 배수들 중 적어도 하나를 사용함으로써 상기 TDM 서브채널들 중 적어도 하나를 선택하는 수단과; 상기 멀티플렉서(멀티플렉스 샘플링.)에서, 상기 제 2 클럭 레이트들, 이들의 조합들 및 배수들 중 적어도 하나의 클럭 레이트로 외부 신호원들로부터 수신되거나 도출된 적어도 하나의 네이타 신호를 선택하고 샘플링하며, 상기 선택된 적어도 하나의 멀티플렉스 샘플된 네이타 신호를 상기 선택된 적어도 하나의 TDM 서브채널에 배치하는 수단과; 상기 데이타 채널들과 통신하여;상기 선택된 적어도 하나의 멀티플렉스 샘플된 데이타 신호가 인가되는 SDM 데이타 채널을 선택하는 수단과; 상기 데이타 채널들과 통신하여;상기 선택된 적어도 하나의 멀티플렉스 샘플된 데이타 신호를 상기 선택된 SDM 데이타 채널에 인가하는 수단과; 상기 제 2 클럭 레이트들, 이들의 조합들 및 배수들 중 적어도 하나를, 필요한 경우에 상기 하나 이상의 외부 네이타 신호원들에 제공하는 수단을 포함하는, 데이타 멀티플렉서-디멀티플렉서 시스템.
2. (3회정정) 제 1 항에 있어서, 상기 제 1 수의 공간 분할된 SDM 데이타 채널들과 동일한 제 2 수의 공간 분할된 SDM 데이타 채널들을 갖는 공간 분할 디멀티플렉서로서, 상기 제 2 수의 SDM 데이타 채널들은 상기 공간 분할 멀티플렉서의 상기 제 1 수의 데이타 채널들과 1대1 로 대응되고, 상기 제 2 수의 SDM 데이타 채널들 각각은 상기 제 2 수의 시분할된 TDM 서브채널들을 상기 제 1 클럭 레이트로 전송하는데 적합한, 상기 공간 분할 디멀티플렉서와; 상기 디멀티플렉서와 통신하여, 상기 제 1 클럭 레이트를 복원(recover)T)하는 수단과; 상기 복원 수단과 통신하여, 상기 복원된 제 1 클럭 레이트로부터 도출된 또 다른 일련의 제 2 클럭 레이트 신호들을 발생하는 수단과; 상기 디멀티플렉서와 통신하여, 상기 또 다른 일련의 제 2 클럭 레이트 신호들 및 상기 TDM 서브채널들을 상기 공간 분할 멀티플렉서의 상기 제 2 클럭 레이트 신호들의 그룹과 동기화시키고 그 동기화를 유지하는 수단과; 상기 제 2 수의 데이타 채널들과 통신하여, 상기 선택된 SDM 데이타 채널에 대응하는 상기 제 2 수의 SDM 데이타·채널들 중 적어도 하나를 더 선택하는 수단과; 상기 제 2 수의 데이타 채널들 및 상기 또다른 일련의 제 2 클럭 레이트 신호 발생 수단과 통신하여, 하나 이상의 상기 또다른 일련의 제、2 클럭 레이트 신호들 또는 이들의 조합들이나 배수들을 사용하여 상기 제 2 수의 시분할된 TDM 서브채널들 중 적어도 하나를 선택하는 수단과; 상기 제 2 수의 데이타 채널들과 통신하여, 디멀티플렉스 샘플된 데이타 신호 또는 신호들을 제공하기 위해 하나 이상의 상기 또다른 일련의 제 2 클럭 레이트 신호들 또는 이들의 조합이나 배수들에 따라 디멀티플렉스 샘플링함으로써 상기 적어도 하나의 선택된 TDM 서브채널들로부터 적어도 하나의 샘플 멀티플렉스된 데이타 신호를 추출하는 수단과; 상기 제 2 수의 데이타 채널들과 통신하여, 상기 디멀티플렉스된 샘플 데이타 신호 또는 신호들로부터 원래의 데이타 신호 또는 신호들을 재구성하는 수단을 더 포함하며; 적어도 하나의 외부 데이타 신호원으로부터의 또는 이로부터 도출된 신호들은; 상기 공간 분할 멀티플렉서의 하나 이상의 SDM 데이타 채널에 인가되어 멀티플렉스 샘플되며, 그 결과로 얻어지는 샘플은 상기 공간 분할 멀티플렉서의 하나 이상의 TDM 서브채널들 및 SDM 데이타 채널들에 의해 전송되고 상기 공간 분할 디멀티플렉서의 대응하는 TDM 서브채널들 및 SDM 데이타 채널들에 분배되며, 데이타 신호들은 상기 적어도 하나의 멀티플렉스 샘플된 데이타 신호로부더 재생되는, 데이타 멀티플렉서-디멀티플렉서 시스템.
3. (3회정정-) 제 1 항에 있어서, 상기 멀티플텍서(멀티플렉스 샘플링)에서, 외부원들로부터의 또는 이들로부터 도출된 하나 이상의 데이타 신호들을 상기 제 1 클릭 레이트 또는 그 배수들의 레이트로 선택하고 샘플링하는 수단과; 상기 데이타 채널들과 통신하여, 상기 적어도 하나의 멀티플렉스 샘플된 데이타 신호가 인가되는 상기 SDM 데이타 채널들 중 적어도 하나를 선택하는 수단과; 상기 데이타 채널들과 통신하여, 상기 멀티플렉스 선택되고 샘플된 하나이상의 데이타 신호들을 상기 선택된 SDM 데이타 채널상에 인가하는 수단과; 상기 선택된 데이타 채널과 통신하여, 상기 선택된 SDM 데이타 채널로부터의 샘플된 데이타 신호 또는 신호들을 복원하고 외부 신호원들로부터 수신되거나 도출된 원래의 데이타 신호를 재구성하는 수단을 더 포함하는; 데이타 멀티플렉서-디멀티플렉서 시스템.
4. (2회정정) 제 2 항 또는 제 3 항에 있어서, 상기 TDM 서브채널을 선택하는 수단은 적어도 하나의 스위치인 네이타 멀티플렉서-디멀티플렉서 시스템.
5. (2회정정) 제 2 항 또는 제 3 항에 있어서, 상기 적어도 하나의 SDM 데이타 채널을 선택하는 수단은 적어도 하나의 스위치인 데이다 멀티플렉서-디멀티플렉서 시스템.
6. (정정) 제 1 항 내지 제 3 항중 어느 한 항에 있어서, 상기 SDM 데이타 채널들에 대한 액세스를 얻기 위하여 인터페이스 카드들 및 카드 소켓들이 사용되는 데이타 멀티플렉서-디멀티플렉서 시스템.
7. (정정) 제 6 항에 있어서, 상기 카드 소켓의 식별 코드가 상기 소켓내에 삽입되는 인터페이스 카드상의 프로세서 메모리에 제공되는 데이타 멀티플렉서-디멀티플렉서 시스템.
8. (정정) 제 7 항에 있어서, 상기 소켓 식별 코드는 원격 프로세서에 의해 모니터되는 데이타 멀티플렉서 디멀티플렉서 시스템.
9. (정정) 제 6 항에 있어서, TDM 서브채널들 및 SDM 데이타 채널들에 대한 요구들은 인터페이스 카드상의 프로세서 메모리내에 미리 기록되는 데이타 멀티플렉서-디멀티플렉서 시스템.
10. (정정) 제 9 항에 있어서, SDM 데이타 채널들 및 TDM 서브채널들의 할당은 상기 인터페이스 카드에 탑재된 프로세서내에 저장된 정보로서의 상기 요구들에 따라 프로세서에 의해 원격적으로 수행되는 데이타 멀티플렉서-디멀티플렉서 시스템.
11. (2회정정) 제 10 항에 있어서, SDM 데이타 채널들 및 상기 TDM 서브채널의 사용은 원격 프로세서에 의해 모니터되는 데이타 멀티플렉서-디멀티플렉서 시스템.
12. (정정) 제 1 항에 있어서, 상기 TDM 서브채널을 선택하는 수단은 적어도 하나의 스위치인 데이타 멀티플렉서-디멀티플렉서 시스템.
13. (정정) 제 12, 항에 있어서; 상기 스위치는 수동으로 동작되는 데이타 멀티플렉서-디멀티플렉서 시스템.
14. (2회정정) 제 12 항에 있어서, 상기 스위치는 전자 기계적으로 동작되는 데이타 멀티플렉서-디멀티플렉서 시스템.
15. (정정) 제 12 항에 있어서, 상기 스위치는 전자적으로 동작되는 데이타 멀티플렉서-디멀티플렉서 시스템.
16. (정정) 제 12 항에 있어서, 상기 스위치는 프로세서에 의해서 원격 위치로부터 전자적으로 제어되는 데이타 멀티플렉서-디멀티플렉서 시스템.
17. (2회정정) 제 1 항에 있어서, 상기 적어도 하나의 SDM 데이타 채널을 선택하는 수단은 적어도 하나의 스위치인 데이타 멀티플렉서-디멀티플렉서 시스템.
18. (정정) 제 17 항에 있어서, 상기 스위치는 수동으로 동작되는 데이타 멀티플렉서-디멀티플렉서 시스템.
19. (정정) 제 17 항에 있어서, 상기 스위치는 전자 기계적으로 동작되는 데이타 멀티플렉서-디멀티플렉서 시스템.
20. (신설) 제 17 항에 있어서, 상기 스위치는 전자적으로 동작되는 데이타 멀티플렉서-디멀티플렉서 시스템.
21. (신설) 게 17 항에 있어서, 상기 스위치는 프로세서에 의해서 원격 위치로부터 전자적으로 제어되는 데이타 멀티플렉서-디멀티플렉서 시스템.