CN1037565C - 一种数据多路复用器－多路分解器系统 - Google Patents

Abstract

一种数据多路复用器系统包括：一个具有多个空分(SDM)输入信道的空分多路复用器，每个SDM信道适于按第一时钟速率传送第一数量的时分TDM信道；至少一个数字数据源；按数据源的时钟速率产生从第一时钟速率获得的一个第二时钟速率的装置；以与第二时钟速率同步的方式从一个数据源选择数据的装置；和把所选择的数据施加到至少一个SDM信道上的装置。

Description

一种数据多路复用器—多路分解器系统

本发明涉及具有可逻辑的分配数据信道和比特率的数字多路复用器—多路分解器。

所谓的智能大楼，工厂和校园设施已需要适应以如表1所示的各种比特率的数据传输。

             表1    比特率的例子

比特率            应用

1kb/s             插板接入控制数据总线

2kb/s             HVAC数据总线

19.2kb/s          RS-232个人计算机网络

B＝64kb/s         PBX数字电话/数据

C＝16kb/s         BBX数据/控制

B+D＝144kb/s      BBX和ISDN

DS1＝1.544Mb/s    电话/数据中继线

     2.5  Mb/s    Arcnet LAN网

     10   Mb/s    以太(Ethernet)LAN网

     16   Mb/s    IBM令牌传送LAN网

这些不同的比特率必须由这样设施中的网络支持，因为它们将提供智能的设备互连到设施。多路复用器—多路分解系统典型地用在传递数据的网络中，这种网络必须能支持宽范围的比特率，并能迅速构成，以及以最低的费用适应这种变化。

通常使用三种类型的多路复用器—多路分解器。它们是同步的，异步的和异步高速过取样多路复用器—多路分解器。已知有许多变型，但是表2概述一些有代表性的系统的主要特征。

多路复用器—多路分解器系统的多路复用器用于通过复用取样的数据信号并以串行比特流传送它们来组合出现在输入信道的一些数据信号。多路分解器从该比特流中提取样值并将它们送到相应于输入信道的输出信道。然后重建原始数据信号并作为输出信号提供。

     表2    多路复用器—多路分解器系统多路复用器—多关键特性路分解器系统1.时钟频率提供给数据信号源2.数据信号具有相同的比特率同步的3.数据信号是同相的4.多路复用取样是同步地进行的1.数据信号比特率低于规定的工作比特率2.比特填充用于使该数据比特率与规定的异步工作比特率相符3.多路复用取样是同步地进行的1.多路复用取样率比数据信号比特率高10倍以上异步高速2.数据信号可以有不同的比特率而且不同过取样相3.多路复用取样是异步进行的

到同步多路复用器—多路分解器系统的输入数据信号通常具有相同的比特率，而且在该复用器的输入端它们都是同步的。为此目的，由多路复用器—多路分解器系统提供的唯一时钟频率用于产生该数据信号。

然后数据信号顺序地多路取样并且该取样的比特作为TDM(时分复用)信号的串行比特流被发送。

多路分解器通过分出每个数据样值，恢复其多路复用取样操作，并将重建的数据传送到相应于该复用器输入信道的输出信道。

对于异步多路复用器—多路分解器系统，到该复用器的输入数据信号的比特率通常稍低于同步多路复用器—多路分解器系统，输入信号规定的工作比特率。

通过比特填充操作，数据信号的比特率被调整为规定的工作比特率，该比特率填充操作插入足够量的空白比特使该数据信号比特率与规定的工作比特率一致。数据信号时钟频率与包括一个比特填充电路和一个填充比特指示器电路的电子电路用于实现这种比特率的一致。

如果数据信号时钟频率是不可用的，则使用一个时钟恢复电路来再生该频率。为了在多路分解器识别并除去该填充比特，即识别被传送到该分解器作为TDM比特流的一部分的填充比特。

在多路分解器，包括填充比特的同步发送的数据信号样值被多路分解到相应于输入信道的输出信道。填充比特被除去而重建的数据信号以原始的比特率提供给输出信道。为了提供再生原始比特率所必须的时钟频率，使用一个跟踪时钟发生器。

异步高速过取样多路复用器—多路分解器系统根据高速转换器(commutator)和反转换器的原理工作。数字信号由一个电子转换器以该数据信号最高比特率的10倍或更高的速率进行多路取样。一个电子的反转换器与该转换器同步使得在多路复用数据信道和多路分解数据信道之间能一一对应。

应注意，在同步多路复用器—多路分解器系统中的数据信道可用作异步高速过取样信道，提供的数据信号的比特率是该数据信道规定的工作比特率的1/10或更低。

由于数据信道的固定工作比特率，所在大多数的同步多路复用器—多路分解器系统不能适应如智能大楼的设施中要求的宽范围的数据比特率。

如果该数据信道用作异步高速过取样数据信道，由于未充分利用总的传输能力，所以该系统的费用效益明显地受到影响。

为适应数据信道工作比特率和/可数据信道数目的变化而重建的一个同步多路复用器—多路分解器系统涉及系统中的重大修改，或在大多数情况下完全替换该系统。这样重建的费用是太高的。

大多数的异步多路复用器—多路分解器系统的情况可以说是一样的。

由于工作比特率已经超过100Mb/s，所以异步高速过取样多路复用器—多路分解器系统不可能有很多高比特率的数据信道。这样的比特率要求高费用的射极耦合逻辑(ECL)和砷化镓(G.A，)集成电路，而且该系统的费用效益大大地降低了。

理想地，对于如智能大楼的设施的多路复用器—多路分解器系统应支持的比特率范围，对LAN(局域网)如以太网是从DC接点闭合到10Mb/s以上。

本发明的目的是提供一种具有多路复用器和相应的多路分解器的多路复用器——多路分解器系统，它能够多路复用传送具有宽范围的不同比特率的多个数据信号；可以同步地和/或异步地和/或以异步高速过取样的方法进行应用。

它具有多个SDM(空分多路复用)数据信道，每个SDM数据信道包含很多TDM(时分多路复用)子信道。一条或多条SDM数据信道可以经适当分配给数据信号源的TDM子信道传送来自多个数据信号源的信号。这些数据信号的比特是不必相同的。

从单个数据源来的信号也可以在一条或多条SDM数据信道上多路复用传送。

接口卡用于提供数据信号源与SDM数据信道之间的连接，以便于多路复用传输具有不同比特率的宽范围的数据信号。

根据一个给定信号源要求的传输比特率，通过在接口卡插座的连接、或者通过接线连接、或者通过在接口卡上适当的人工或处理器操作的开关，本发明提供选择一条或多条SDM数据信道的灵活性。

根据一个给定信号源要求的传输比特率，利用通过接线连接，或通过在接口卡上适当的人工或处理器操作的开关所加的一组电逻辑信号，本发明还提供选择一条或多条TDM子信号的灵活性，这些子信道或者是在相同的SDM数据信道上，或者是分散在很多SDM数据信道上。

上面说明的连接和开关可以用于以固定的方式，或者是人工地或电子地选择SDM和/或TDM子信道。在使用两组多路复用器—多路分解器系统来建立一个全双向传输系统的情况下，由一个处理器进行远端电子选择也是可能的。

为了远端自动电子选择(即分配)SDM数据信道和/或TDM子信道，通过使用电存储器可以在该接口卡上提供一个唯一的电识别码。通过使用该识别码，数据信号源或者连接到该接口卡的数据接收机的传输比特率可自动地适应。接口卡插座的位置(即插座号)电识别码也可提供电存储器，用于管理由一群多路复用器—多路分解器系统构成的网络。

通过由两组多路复用器—多路分解器系统组成的全双工传输系统中的一条TDM子信道，接口卡的唯一识别码和插座号码可传送到控制SDM数据信道和TDM子信道选择的远端处理器。

因此选择信道和比特率以及改变它们的能力可被减少到仅仅改变一组开关的开关闭合，或者替换接口卡，或者由一个远端处理器如微处理机或个人计算机控制开关的闭合。

根据本发明的一个实施例，一个多路复用器—多路分解器系统包括：一个空分多路复用器和多路分解器，其每一个都有多条输入SDM和输出SDM数据信道，每条SDM数据信道适于以第一时钟速率传送第一数量的TDM子信道；和多路复用器的下列装置：用于对从外部信号源来的数据信号以与第一时钟速率同步地多路取样到SDM数据信道的装置；用于从第一时钟速率产生第二时钟速率系列的装置；用于选择一条或多条TDM子信道的装置；用于对从外部信号源来的数据信号以与第二时钟速率系列的一个时钟速率同步地多路取样到一条或多条所选择的TDM子信道上的装置；用于从多路取样的数据信号加到一条或多条SDM数据信道上的装置；和多路分解器的下列装置：恢复和产生第一时钟速率的装置；从产生的第一时钟速率产生第二系列时钟速率的装置；在多路分解器上引入和保持该系列的第二时钟速率和TDM子信道与在多路复用器的时钟速率和TDM子信道同步的装置；用于选择与SDM数据信道或在多路复用器选择的信道相一致的一条或多条SDM数据信道的装置；用于选择与在多路复用器选择的TDM子信道相一致的一条或多条TDM子信道的装置；用于从该SDM数据信道或信道和/或TDM子信道提取一个或多个取样多路复用的数据信号的装置；用于再现该数据信号或信号的装置；因而数据信号可被加到任意一条多路复用器输入SDM数据信道并被多路复用传输到相应的输出SDM数据信道并再生为原始的数据信号，和/或数据信号可被加到在一条或多条输入SDM数据信道上的一条或多条TDM子信道并且被多路复用传输到在相应的输出SDM数据信道或信道上的相应的TDM子信道上，并再生为原始数据信号。

本发明可用作一个同步多路复用器—多路分解器系统。例如，具有比特率相应于第一时钟速率或该系列的第二时钟速率的一个或多个比特率的数据信号可以被多路复用同步地传送通过该系统。

通过使用如比特填充的公知电子方法，本发明也可用作一个异步多路复用器—多路分解器系统。

此外，本发明也可用作一个异步高速过取样多路复用器一多路分解器系统。

参看下面的详细叙述，结合下面的附图可以更好地理解本发明，其中：

图1是根据本发明的一个实施例说明在多路复用器的SDM数据信道的方框图；

图2是根据本发明的一个实施例说明在多路复用器的子多路复用的TDM子信道的方框图；

图3是说明图2实施例的方框图，用附加的器件说明产生同步信号以允许在多路分解器系统识别TDM子信道的方法；

图4是可用于构成图3实施例一部分的一个电路图；

图5是根据本发明的一个实施例说明在多路分解图的SDM数据信道和同步方案的方框图；

图6A和6B是用于使在多路分解器的TDM子信道与该复用器的TDM子信道一一对应的电路图；

图7是根据本发明的一个实施例说明在多路分解器的TDM子信道的方框图；

图8是说明用于同步地子多路复用1.25Mb/s数据信号的接口卡的方框图；

图9是可用于构成图8的实施例的一部分的多路复用取样电路的电路图；

图10是说明用于多路分解1.25Mb/s数据信号的接口卡的方框图；

图11是可用于构成图8的实施例的一部分的多路分解取样电路和数据信号重建电路的电路图；

图12是说明同步地方多路复用250Mb/s数据信号的接口卡的方框图；

图13是可用于构成图12的实施例的一部分的多路复用取样电路的电路图；

图14是说明用于多路分解2.50Mb/s数据信号的接口卡的方框图；

图15是可用于构成图14的实施例的一部分的多路分解取样电路和数据信号再现电路的电路图；

图16是说明用于同步地子复用5.00Mb/s数据信号的接口卡的方框图；

图17是可用于构成图16实施例的一部分的多路复用取样电路的电路图；

图18是说明用于多路分解5.00Mb/s数据信号的接口卡的方框图；

图19是可用于构成图18的实施例的一部分的多路分解取样电路和数据信号再现电路的电路图；

图20是说明用于同步地子多路复用4比特并行的1.25Mb/s数据信号的接口卡的方框图；

图21是可用于构成图20的实施例的一部分的多路复用取样电路的电路图；

图22是说明用于多路分解比特并行的1.25Mb/s数据信号的接口卡的方框图；

图23是可用于构成图22的实施例的一部分的多路分解取样电路和数据信号再现电路的电路图；

图24是说明用于同步地子多路复用10Mb/s数据信号的接口卡的方框图；

图25是说明用于多路分解10Mb/s数据信号的接口卡的方框图；

图26是说明用于子多路复用异步的1.00Mb/s数据信号的接口卡的方框图；图27是说明用于多路分解1.00Mb/s数据信号的接口卡的方框图；

图28是说明通过异步高速过取样用于子多路复用DC至125Kb/s数据信号的接口卡的方框图；

图29是说明用于多路分解DC至125Kb/s数据信号的接口卡的方框图；

图30是说明利用先解串(deserializing)该数据信号，同步地子多路复用20Kb/s数据信号的接口卡的方框图；

图31是说明通过串行化重建，多路分解20Mb/s数据信号的接口卡的方框图；

图32是根据本发明的一个实施例说明使用一组开关分配SDM数据信道的多路复用器的方框图；

图33是根据本发明的一个实施例说明使用一组开关分配SDM数据信道的多路分解器的方框图；和

图34是说明通过识别接口卡的类型，并同时登记接口卡插座的插座号从远程点可以自动地分配SDM数据信道和TDM子信道的方法的方框图。

图34A和34B是图34的放大部分。

参见图1，3和5，图中描述的本发明一个实施例的一个例子是一个提供10条SDM(空分多路复用)数据信道的数字多路复用器—多路分解器系统，其每条信道提供8条TDM(时分复用)子信道。这里所选的SDM数据信道和TDM子信道数分别为10和8只是为了说明的目的，而不意味着限制本发明的范围。

通过适当的接线，接点或开关可以选择10条SDM数据信道。8条TDM子信道是通过TDM方案建立的可寻址的时隙。这8条TDM子信道时隙也可以通过利用适当的接线，接点或开关的电逻辑寻址进行选择。

为简化起见，假定每条SDM数据信道同步地接收具有10Mb/s比特率的数据信号。因此，这8条TDM子信道的每条信道同步接收数据信号的比特率为

(10Mb/s)/8＝1.25Mb/s

因为多路复用器—多路分解器系统的总的数据信号比特率是[10Mb/s)/SDM数据信道)]×10SDM数据信道＝100Mb/s

因为在一条SDM数据信道上可有8条TDM子信道，所以一条SDM数据信道可被多达8个数据信号源共用。而且，根据该数据信号源要求的信号比特率，单个数据信号源可以选择许多TDM子信道，而这些TDM子信道可以位于相同的SDM数据信道上，或者分散在很多SDM数据信道中。

借助于电逻辑编址选择一条或多条TDM子信道，具有宽范围的不同比特率的很多数据信号源可被复用到作为100Mb/s比特流的一部分的单条传输线上。

这得到了可通过适当的接线，接线或开关的电逻辑编址选择的总数为

(10SDM数据信道)×(8TDM子信道)/(SDM数据信道)＝80TDM子信道。结果，多路复用器—多路分解器系统可以从很多数据信号源接受宽范围的数据比特率，并且通过单条传输线发送它们，而由多路分解器再生。

目前在市场上有很多高速TDM数字多路复用器集成电路。ADM(Advanced Micro Devices公司)TAXLchip(透明异步发射器一接收器接口芯片)Model(型号)AM7968就是这样的一个例子。

AM7968有10个输入数据信道，每个信道可接受的数据比特率范围为3.2Mb/s到10Mb/s。最大的总的数据比特率为100Mb/s。用于多路分解的内务处理和信息要加25Mb/s，给出的最大工作比率为125Mb/s。

相应的多路分解集成电路AM7969型在10条输出数据信道上再生提供给多路复用器的10数据信号。该集成电路对AM7968和AM7969可用于构成由固定时钟速率操作AM7968的一个10信道同步多路复用器—多路分解器系统。

这里的同步多路复用是指输入到多路复用器数据信道的数据信号必须以数据进行多路取样的相同时钟速率(如10MHz)出现。另外，数据信号必须与多路取样的信号同相。

本发明使用一个提供并行输入和输出数据信道的同步多路复用器—多路分解器系统。在多路复用器输入数据信道上的数据信号被同步地多路取样并传送到多路分解器，在该分解器它们被多路分解到相应的输出数据信号。这样的系统可以在诸如AM7968和AM7969对的集成电路中找到。

为了说明起见，选择具有10条数据信道且每条信道具有10Mb/s的NRZ(不归零)数据比特率的一个系统。

空分多路复用电路：

这10条数据信道可看成是在物理空间出现的而且外部数据源可用的信道。换句话说，实际上它们是SDM(空分多路复用)信道，每条信道工作在10Mb/s比特率。

如图1所示，以带圆圈的号码1至10表示的10条SDM数据信道的每条信道共同接到PC(印刷电路)板插座100A到100N，而且又接到SDM多路复用器102。SDM多路复用器102具有传送多路复用数据信号的一条输出信道104。

10MHz时钟连接到SDM多路复用器102作为同步地控制10Mb/s的10个SDM数据信道的每条信道的参考时钟。

当将外部数据源接到多路复用器系统的印刷电路板型式的接口卡插入插座100A至100N时，该PC板接点或跳线接到该PC板的接点，或转换连接到该PC板的接点，而实际地接到一条或多条特定的SDM数据信道。

根据具体的应用，由于每条SD数据信道具有许多可用的TDM(时分多路复用)子信道，所以一条SDM数据信道可由许多接口卡共用。

时分多路复用电路：

如图1所示，10MHz时钟106也接到一个同步计数器108，该计数器108同步地分频10MHz时钟信号并产生时钟信号系列：

C5＝5.00MHz

C2.5＝2.50MHz

C1.25＝1.25MHz

这些时钟信号是该规定频率的R2；(归零)信号的数字比特流。它们与10MHz时钟信号一起通过带圆圈号码的11至14的电路线加到插座100A至100N。

利用由同步计数器108产生的时钟信号系列，在每条SDM数据信道上建立TDM子信道。为了说明起见，选择8TDM子信道(即时隙)的例子。这意味着TDM子信道工作在比特率：

(10Mb/s)/8＝1.25Mb/s

由于有10条SDM数据信道，每条数据信道又有8条TDM子信道(即时隙)，所以该多路复用器一多路分解器系统有80条可用的TDM子信道。

如上面所述，一条TDM子信道是以1.25Mb/s工作，而通过选择适当的TDM子信道的组合，则可以发送多倍的这个比特率。其最高的组合比特率是由总的SDM数据信道容量设定的，它是100Mb/s。

诸如用于同步SDM多路复用器102和SDM多路分解器的内务处理信号被加到这100Mb/s比特流，因而最终的比特率是125Mb/s。但是，为了简化，在下面的段落中认为总的比特率是100Mb/s。

TDM子信道(即时隙)的时隙安排示于图2这8个TDM子信道时隙可以用3比特二进制码识别。为了实现TDM方案，3比特二进制码地址以时间的等级顺序出现，该地址中的最低，中间和最高等级位是分别由时钟信号C5，C2.5和C1.25的逻辑电平设定的。此外，最低时钟速率C1.25由除法器200分成两半以提供0.625MHz的时钟C0.625，其应用将在后面叙述。该地址序我列连续地重复以建立TDM方案。

从可用的8个时隙中选出单个TDM子信道时隙是通过将规定的TDM子信道时隙的3比特二进制码加到一个3比特二进制比较器，该比较器将该码与时钟信号C5.，C2.5和C1.25的逻辑电平进行比较而获得的。当发现相符时，一个启动脉冲与时钟信号C10同步地产生，并加到多路取样该数据信号的锁存电路。

总之，多路复用器系统具有被多路复用到100Mb/s数据比特流的十条10Mb/sSDM数据信道。每条SDM数据信道的8个TDM子信道时隙是由提供8个TDM子信道时隙地址的3比特二进制码识别。这意味着一条10Mb/s SDM数据信道被子多路复用为八条1.25Mb/s的TDM子信道。

TDM子信道时隙连续地重复。一个或多个特定的TDM子信道时隙可由接口卡用于将数据信号子多路复用到一条特定的SDM数据信道上。如上所述，3比特二进制码比较器和锁存电路用于将数据信号子多路复用到一个或多个特定的TDM子信道时隙上。

为了在多路分解器明确地识别在每条SDM数据信道上的TDM子信道时隙的地址，并在多路复用器和多路分解器的TDM子信道时隙之间产生一一对应，必须由多路复用器提供一个同步信号。图3表示了说明产生这个同步信号的方框图，而图4是表示图3的关键部件的电路图。

TDM子信道时隙识别符同步信号是0和1逻辑电平的交替码型。它被放置在TDM子信道时隙000＝0中。这个地址是由3比特二进制码比较器300使用设定在逻辑电平0，0和0的3比特二进制码输入304识别码。

比较器300将地址与C5，C2.5和1.25时钟信号比较。当三个时钟信号的逻辑电平与地址000的逻辑电平相符时，产生一个与C10时钟信号同步的启动脉冲并提供给锁存电路302。

在锁存电路302，从比较器300来的两个输入C1.25和C0.625与启动脉冲组合产生一个1.25b/s NRZ(不归零)TDM子信道时隙同步信号，因为实际上C0.625时钟信号是由C1.25时钟信号取样的，该同步信号是在逻辑电平0和1之间交变。这个同步信号由导线连接加到带圆圈号1标明的SDM数据信道上。

在多路分解器系统同步信号交替码型用作000＝0TDM子信道时隙识别符，该多路分解器系统在带有圆圈号1标明的SDM数据信道上寻找这个码型。所有其它的TDM子信道时隙都参考这个000＝0地址。

空分多路分解电路：

图6和7表示SDM多路分解器的方框图。图7是图5的再现，但修改了用于说明的各种时钟信号和TDM子信道时隙。100Mb/s多路复用数据信号被接到SDM多路分解器502的输入，该分解器502是SDM多路复用器102的对应装置。SDM多路分解器502具有带圆圈号1至10标明的10条SDM数据信道作为输出，每条数据信道的具有10Mb/s的比特率。在多路分解系统的SDM数据信道是与多路复用器系统的数据信道一一对应的。

每条SDM数据信道共同接到PC(印刷电路)板插座500A至500N。与在多路复用器插入的接口卡对应的PC板式的接口卡被插入到插座500A至500N。外部的数据接收机通过这些接口卡接到多路分解器。

当接口卡插入插座500A至500N中的任一插座时，PC板接点，或跳线接到该PC板的接点，或转换接到PC板的接点，而实际地连接到了一条或多路SDM数据信道，该数据信道相应于在多路复用器对应的接口卡使用的数据信道。

根据特定的应用，因为每条SDM数据信道具有8条可用的TDM(时分多路复用)子信道，所以一条SDM数据信道可由很多接口卡共用。

该接口卡被加上一个C10＝10NHz的时钟信号，该时钟信号是由SDM多路分解器502中的时钟恢复电路恢复的。该10MHz时钟信号还加到一个同步计数器508，它产生同步时钟信号；

C5＝5.00MHz

C2.5＝2.50MHz

C1.25＝1.25MHz

通过插座500A至500N这些时钟信号被提供给该插口卡。根据它们的特定应用由该接口卡使用这些时钟信号。

时分多路分解电路：

为了使TDM子信道时隙与在多路复用器的TDM子信道时隙同步，该同步计数器508由TDM子信道时隙同步比特检测器501来的一个信号控制。

图6A表示同步比特检测器510的电路，该检测器510检测TDM子信道时隙是否与多路复用器的TDM子信道时隙已达到一一对应。在这个检测过程中也使用3比特二进制码比较器512。检测是通过在具有圆圈号1的SDM数据信道的8个TDM子信道时隙上寻找交替重复的0和1逻辑电平的TDM子信道时隙而实现的。这样的TD信道时隙是在多路复用器系统建立的具有000＝0地址的子信道时隙。

为了检测这个重复0和1逻辑电平的码型，在具有圆圈号1的SDM数据信道的一个TDM子信道时隙中的比特被取样，并被保持以用于与随后的第8TDM子信道时隙进行比较。

当3比特二进制码比较器512将000地址与时钟信号C1.25，C2.5和C5比较并检测逻辑电平的一致性时完成这个比较。然后，与C10时钟信号同步，一个逻辑脉冲信号被发送给TDM子信道时隙同步比特检测器电路510。

这时，多路复用器和多路分解器系统的TDM子信道时隙之间是否已取得同步是不明白的。在多路复用器的TDM子信道时隙000和多路分解器的TDM子信道时隙000之间可能有区别。因此，上面选择的子信道时隙可能不是正在寻找的正确时隙。

TDM子信道时隙同步比特检测器将认为是在具有圆圈号1的SDM数据信道上的TDM子信道时隙000的2个连续的逻辑电平存储入了由两个D触发器电路514构成的移位寄存器中。如果存储的逻辑电平是0和0，或者是1和1，则发送一个逻辑电平1到同步计数据器508，其电路示于图6B。这个逻辑电平1是同步不好(Not-OK)信号。使用一个异或非门516发送这个同步不好信号。

另一方面，如果存储的逻辑电平是0和1，或者是1和0，则发送逻辑电平0到同步计数器508作为同步好(OK)信号，它经异或非门516发送。

在同步计数器508，如果同步检测器510来的逻辑电平是1，则保持同步是Not-OK，计数器508从0到14计数并复位。由于计数是1，小于16，则时钟信号C1.25，C2.5和C5根据和相对于10MHz时钟信号移位1比特。因此，由3比特二进制比较器512检测的000TDM子信道时隙对于通常是16比特(即2×8TDM子信道时隙二进制16TDM子信道时隙)的计数周期也移1个TDM子信道时隙。

应该注意，同步计数器的计数周期是设定在16而不是8，因为在000地址中的二个相连的比特必须进行比较。在下页的表3中说明实现同步的过程，通过这个过程TDM子信道时隙地址相对于10MHz时钟信号每次移位1比特。

如图3所示，1比特移位被继续直到同步检测器510来的逻辑电平是0为止，0表示同步是OK。当同步计数器508收到这个信号时，该计数器从0到15计数16比特复位。

                    表3多路复用器        多路分解器        多路分解器        多路分解器TDM子信道          TDM子信道        TDM子信道         TDM子信道时隙地址            时隙地址        时隙地址          时隙地址

        同步之前的2步骤     同步之前的1步骤       事先同步-                       -              -                 --                       -              -                 --                       -              -                 -011                    101            100               011100                    110            101               100101                    111            110               101110                                   111               110111                  →000←                            111

                   001          →000←→000←                010            001             →000→001                    011            010               001010                    100            110               010011                    101            100               011100                    110            101               100101                    111            110               101110                                   111               110111                  →000←                            111

                   001          →000←→000→                010            001             →000←001                    011            010               001010                    100            011               010011                    101            100               011100                    110            101               100101                    111            110               101110                                   111               110111                  →000→                            111

                   001           →000←→000←                010            001             →000→001                    011            010               001010                    100            011               010-                      -              -                 --                      -              -                 -

结果，如果时分复用于信道时隙000的逻辑电平连续地重复…，0，1， 0，1，…的模式，则由3比特二进制码比较器检测的000地址就变得与由多路复用器建立的地址一样。通过在具有圆圈的参考数字1作为参考点的空分复用数据信道上使用时分复用于信道时隙000，时钟信号和在该多路分解器上的时分复用子信道时隙实现了同步，并且以这种方式与在多路复用器中的上述时隙分别一一对应。

一旦实现同步，同步计数器508被置位，以产生和连续地重复如图2和7中所示的时钟信号模式。

总之，多路复用器系统建立8个具有地址000至111的时分复用子信道时隙。为了实现多路复用子信道时隙。为了实现多路复用器和多路分解器的时分复用子信道时隙之间的一一对应，给具有带圆圈的参考数字1的空分复用数据信道上的时分子信道时隙000提供一个同步信号，该同步信号在0和1逻辑电平之间连续交替地变化。在多路分解器系统中，重复的0，1模式由同步比特检测器510检测并实现同步。直到这种情况发生，才通过一个一个的移位搜索地址(如表3所示)开始执行对0，1模式的搜索。

100Mb/s的多路复用数据流，被分解成10个空分复用数据信道，每个具有10Mb/s的比特速率。一个10Mb/s空分复用数据信道的时分复用子信道时隙由提供8个时分子信道时隙地址的一个3比特二进制进行识别。这些地址被循环地重复。在一指定时分复用子信道时隙中的数据由一个锁存电路提取(即多路复用分解)，当时分复用子信道时隙地址的指定二进制码被3比特二进制码比较器检测到时，在该锁存电路中被提供一个启动信号。

应用接口卡：

这里描述的多路复用器一多路分解器系统提供10个空分复用数据信道以及为每个空分复用信道提供的8个时分复用子信道。因此，总共有80个时分复用子信道可以使用。每个时分复用子信道以1.25Mb/s的比特速率同步接收数据信号，和/或每个空分数据信道能够以10Mb/s的比特速率同步接收数据信号。

根据应用要求，可以设计多个接口卡以选择多个时分复用子信道和/或空分复用数据信道。通过连接接口卡PC板的接点可以对空分复用数据道进行选择，该PC板插在100A至100N，或500A至500N的一个插座中。当然，如果应用中需要一个10Mb/s的数据信道，例如以太局域网的情况，则空分复用数据信道中的一个可以提供给它使用。

应该注意到，因为每个空分复用数据信道具有8个时分复用子信道可以供不同的数据信道可以由多个数据信号源使用。所以一个单独的空分复用数据信道可以由多个数据信号源共享。而且，一个数据信号源也可以使用多个时分复用子信道，这取决于该数据信号源的比特速率。时分复用子信道可以选自一个空分复用信道，或在多个空分复用数据信道中扩展。

1.25Mb/s数据信号的子多路复用：

图8是一个接口卡800的方框图，该接口卡800把来自一外部数据源802的1.25Mb/s数据信号子多路复用到具有圆圈参考数字2的空分复用数据信道上，并且图9示出了相应于该方框图关键部分的电路图。用于子多路复用的被选时分复用子信道时隙是010＝2，即8循环时隙序列中的第三时隙。

时分复用子信道时隙的逻辑电平010＝2可以经一组机械开关804例如DIP(双列直插封装)开关提供，或来自一个电子源例如一个微控制器。

3比特二进制码比较器300接收该逻辑地址010＝2，并且把它与来自同步计数器108的时钟信号C5，C2.5和C1.25的逻辑电平进行比较。

当检测到比特模式010时，一个启动脉中以与时钟信号C10同步的方式被传给一个锁存电路806。然后，来自数据信号源802的输入1.25Mb/s数据信号被取样用于多路复用，并被放置到具有带圆圈的参考数字2的空分数据信道上。

注意，多路取样信号具有脉冲宽度等于一个NRZ10Mb/s信号的宽度。这种情况可以被认为是下面应用例子中讨论的所有多路复用取样信号的情况。

由于1.25Mb/s的数据信号必须与锁存电路的定时同步，所以C1.25时钟信号被提供给数据信源802作为参考。

1.25Mb/s数据信号的子多路分解：

图10示出了一个接口卡1000的方框图，该接口卡1000对1.25Mb/s的数据信号进行子多路分解，而图11示出了相应于方框图的关键部分的电路图。该接口卡是上述接口卡800的对应物。它恢复在具有带圆圈的参考数字2的空分复用数据被多路复用的1.25Mb/s数据信号，和多路复用器的时分复用子信道时隙010＝2。

如前面的子多路复用情况，3比特二进制码比较器1002把3比特TDM子信道时隙地址码010与获得的如参考图5，6A和6B所描述的时钟信号C5，C2.5和C1.25进行比较，当然，这一地址可以经一组机械开关1004例如DIP(双列直插封装)开关提供，或来自一个电子源例如一个微控制器。

当检测到比特模式010时，一个启动脉冲以与时钟信号C10同步的方式方式被送到锁存电路1004，该锁存电路提取属于原始1.25Mb/s数据信号的取样比特，再现原始数据信号比特并把它提供给线路1006。重复操作再生原来的信号。

2.50Mb/s数据信号的子多路复用：

图12是一个接口卡1200的方框图，该接口卡1200子多路复用来自一外部数据源1202的2.5Mb/s数据信号至具有带圆圈的参考数字3的SDM数据信道上，图13示出了相应于该方框图关键部分的电路图。用于子多路复用的被选TDM子信道时隙是X11＝3和7，即8循环时隙序列中的第4和第8时隙。这里X用来代表被忽略的最高位比特。如上所述，参考图2中的TDM子信道时隙表，11的二进制值发生在时隙3和7上。

由于一个单一时隙是一个接受1.25Mb/s速率数据的TDM子信道，所以两个这样的TDM子信道将接受一个

1.25Mb/s×2＝2.50Mb/s的数据信号。

如前面的例子，TDM子信道时隙地址的逻辑电平11可以经一组机械开关1204如DIP(双列直插封装)开关提供，或来自一个电子源例如一个微控制器。

2比特二进制码比较器1206接收逻辑地址11，并把它与来自同步计数器108的时钟信号C5和C2.5的逻辑电平进行比较。

当检测到比特模式11时，一个启动脉冲以与时钟信号号C10同步的方式被送到锁存电路806。然后，来自数据信号源1202的输入2.50Mb/s的数据信号被多路取样，并被放置到具有带圆圈的参考数字3的SDM数据信道上。

由于2.50Mb/s的数据信号必须与锁存电路的定时同步，所以C2.5时钟信号被提供给数据信号源1202作为参考。

2.50Mb/s数据信号的子多路分解：

图14示出了一个接口卡1400的方框图，该接口卡1400子多路分解一个2.50Mb/s的数据信号，而且图15示出了相应于该方框图关键部分的电路图。该接口卡是上述接口卡1200的对应物。它恢复在具有带圆圈的参考数字3的SDM数据信道上被多路复用的2.50Mb/s数据信号，和多路复用器的TDM子信道时隙X11＝3和7。

如前面的子多路复用情况，2比特二进制比较器1402把2比特TDM子信道时隙地址码11与来自同步计数器508的时钟信号C5和C2.5比较。

当然，这一地址可以经一组机械开关1404例如DIP开关提供，或来自一个电子源例如一个微控制器。

当检测到比特模式11时，一个启动脉冲以与时钟信号C₁₀同步的方式被送到锁存电路1404。该锁存电路提取属于原始2.50Mb/s数据信号的取样比特，再现原始数据信号比特并把它提供给输出线路1406，重复操作再生原来的信号，以这种方式，在具有带圆圈的参考数字3的SDM数据信道上被子多路复用成TDM子信道时隙X11＝3和7，的数据信号被子多路分解。

5.00Mb/s数据信号的子多路复用：

图16是一接口卡1600的方框图，该接口卡1600子多路复用来自一外部数据源1602的5.00Mb/s的数据信号至具有圆圈参考数字3的SDM数据信道上，图17示出了相应于该方框图关键部分的电路图。用于子多中路复用的被选TDM子信道时隙是XX1＝1，3，5和7，即8循环时隙序列中的第2，第4，第6和第8时隙。

由于一个单一时隙是一个接受1.25Mb/s速率数据的TDM子信道，所以四个这样的TDM子信道将接受一个

1.25Mb/s×4＝5.00Mb/s的数据信号。

如前面的例子，TDM子信道时隙地址的逻辑电平1可以经一组机械开关1604例如DIP开关提供，或来自一个电子源例如一个微控制器。

1比特二进制码比较器1606接收逻辑地址1，并把它与时钟信号C₅的逻辑电平比较。当检测到比特模式1时，一个启动脉冲以与时钟信号C₁₀同步的方式被送到锁存电路806。然后，来自数据信号源1602的输入5.00Mb/s的数据信号被多路取样，并被放置到具有带圆圈的参考数字3的SDM数据信道上。

由于5.00Mb/s的数据信号必须与锁存电路的定时同步，所以C₅时钟信号被提供给数据信号源1602作为参考。

图18是一个接口卡1800的方框图，该接口卡1800对5.00Mb/s的数据信号进行子多路分解，图19示出了相应于该方框图关键部分的电路图，该接口卡是上述接口卡1660的对应物。已恢复在具有带圆圈的参考数字3的SDM数据信道上被多路复用的5.00Mb/s数据信号，和多路复用器的TDM子信道时隙XX1＝1，3，5和7。

如前面的子多路复用情况，1比特二进制比较器1802把1比特TDM子信道时隙地址码1与来自同步计数器508的时钟信号C₅比较。当然，这一地址可以经一组机械开关1804例如DIP开关提供，或来自一个电子源例如微控制器。

当检测到比特模式1时，一个启动脉冲以与时钟信号C₁₀同步的方式被送到锁存电路1004。该锁存电路提取属于原始5.00Mb/s数据信号的取样比特，再现原始数据信号比特并把它提供给输出线路1806。重复操作再生原来的信号。以这种方式，在具有带圆圈的参考数字3的SDM数据信道上被子多路复用成TDM子信道时隙XX1＝1，3，5和7的数据信号被子多路分解。

1.25Mb/s4比特并行数据信号的子多路复用：

数字数据信号并不总是具有串行比特流的形式。在许多情况下，个人计算机遇到的是例如用于打印机的并行数字数据流。

图20示出了接口卡2000这个一个实例的方框图，该接口卡2000子多路复用来自一外部数据源2002的1.25Mb/s4比特并行数据信号。图21示出了该方框图关键部分的电路图。

除在1的位置上使用4个并联锁存电路2204外，接口卡2000的设计和工作与用于对如图8和9所示的1.25Mb/s数据信号子多路复路的情况所使用的接口卡的设计和工作类似。

图22示出了一个接口卡2200的方框图，该接口卡2200对来自外部数据源2002的1.25Mb/s4比特并行数据信号子多路分解，图23示出了相应于该方框图关键部分的电路图，该接口卡是上述接口卡2000的对应物。

除在1的位置上使用4个并联锁存电路2204外，接口卡2200的设计和工作与用于对如图10和111.25Mb/s数据信号子多路分解的情况所使用的接口卡的设计和工作类似。

所在前面的应用实例都在SDM数据信道上使用了TDM子信道时隙。一个SDM信道也能够被用于同步地多路发送10Mb/s的数据信号。图24示出了一个接口卡2400的方框图，该接口卡同步地多路复用一来自外部数据源2402的10Mb/s的数据信号。

锁存电路2404以与SDM数据信道的10Mb/s比特速率同步的方式对来自外部数据源2402的10Mb/s数据信号取样，并把多路取样放置到具有带圆圈的参考数字2的SDM数据信道上。多路取样数据被作为100Mb/s比特流的一部分在SDM多路复用器102的输出线上传送出去。

由于10Mb/s数据信号必须与锁存电路2404的定时同步，所以C₁₀时钟信号被提供给数据信号2402作为参考。

10Mb/s数据信号的多路分解：

图25示出了接口卡2500的方框图，该接口卡2500对10Mb/s多路复用数据信号进行多路分解，它是上述接口卡2400的对应物。它恢复在具有带圆圈的参考数字2的SDM数据信道上被多路复用的10Mb/s数据信号。锁存电路2504提取原始10Mb/s数据信号，并把它提供给输出端2506。

异步1.000Mb/s数据信号的子多路复用：

所有前面的应用实例都涉及了同步多路复用，其中数据信号是同相的，并且与锁存电路的多路取样的同步的。

相应于时钟速率如1.25MHz，2.50MHz，5.000MHz和100MHz的多路复用器—多路分解器系统的异步比特率数据信号，如果它们的比特速率被调整得与可以使用的时钟速率中的一个速率相匹配，则仍能够被同步地多路复用发送。异步的1.000Mb/s数据信号的多路复用发送将在下面进行讨论。

图26示出了一个接口卡2600的方框图，该接口卡2600把来自一外部数据源2602的1.00Mb/s的异步数据信号多路复用到该多路复用器的具有带圆圈的参考数字2的SDM数据信道上的TDM子信道时隙010＝2。

公知的包括诸如时钟恢复，比特填充和缓冲电路的电子电路2607的组合被用于从外部数据源2602的1.00Mb/s数据信号中恢复时钟频率，并把附加的填充比特加到原始的1.00Mb/s信号中，以把该数据信号比特速率调整到1.25Mb/s。该调整级的数据信号然后被同步多路取样进入具有圆圈的参考数字2的SDM数据信道上的TDM子信道时隙010＝2。

通过使用公知的包括多个电子电路2607的电路，填充比特由填充比特指示器信号来识别，这引些指示器信号经具有圆圈的参考数字3的SDM数据信道上的TDM子信道时隙010＝2被多路同步地发送。

除了仅使用2个而不是4个锁存电路外，同步多路复用电路，3比特二进制比较器1002和锁存路，3比特二进制码比较器1002和锁存电路2604与图20和21中的相应电路完全一样。

异步1.00Mb/s数据信号的子多路分解：

图27示出了一个接口卡2700的方框图，该接口卡2700对1.00Mb/s数据信号进行子多路分解，它是图26所述接口卡2600的对应物。该接口卡恢复在具有圆圈的参考数字2的SDM数据信道上被多路复用到TDM子信道时隙010＝2的1.00Mb/s数据信号，并把该被恢复的信号放置在输出线2706上。

接口卡2700还在具有圆圈的参考数字3的SDM数据信道上被多路复用到TDM子信道时隙010＝2的1.00Mb/s数据信号，并把被恢复的时钟信号放置在输出线2708上。

锁存电路2704提取属于具有填充比特的1.25Mb/s数据信号的取样比特，再现1.25Mb/s数据信号并把它提供给电子电路2707。锁存电路2704还提取1.25Mb/s填空比特指示器信号并把它提供给电子电路2707。

通过使用公知的电路组合，诸如包括在电子电路2707中的比特去填充器，缓冲器和跟踪时钟发生器，填充比特由填充比特指示器信号识别，并从要被转回到原始1.00Mb/s数据信号的1.25Mb/s数据信号中除去。跟踪时钟发生器被用于再生原来的1.00MHz时钟信号，该时钟信号也被作为输出提供到输出线2708上。

除了使用2个而不是4个锁存电路外，同步多路分解电路，3比特二进制码比较器2702和锁存电路2704与图22和23的相应电路完全一样。

高速过取样的异步子多路复用：

图28示出了一个接口卡2800的方框图，该接口卡2800把来自外部数据源2802，其可能具有分布在从DC到125Kb/s范围内比特速率的数据信号异步子多路复用到该多路复用器的具有圆圈参考数字2的SDM数据信道上的TDM子信道时隙010＝2。

多路复用是通过以1.25Mb/s的高速过取样来实现的。除了不向数据信号源提供时钟信号C_1.25外，电路的设计和工作与图8和9相应的电路完全一样。

高速过取样信号的异步子多路分解：

图29示出了一个接口卡2900的方框图，该接口卡2900的方框图，该接口卡2900对DC(直流)至125Kb/s的数据信号进行子多路分解，它是图28中所述接口卡2800的对应物。它恢复在具有圆圈参考数字2的SDM数据信道上被多路复用到TDM子信道时隙010＝ 2的DC至125Kb/s的数据信号，并把该被恢复的信号放置在输出线1006上。

各电路的设计与工作与图10和11中的相应电路完全一样。

利用解串子多路复用一个20Mb/s的数据信号：

比特率比SDM数据信道的10Mb/s比特速率高的数据信号也可以通过解串该数据信号，将其多路复用成并行比特流。图30示出了一个接口卡3000的方框图，该接口卡300把来自一外部数据源3002的20Mb/s信号子多路复用到具有圆圈参考数字2和3的该多路复用器SDM数据信道上。

通过一个解串器3004，20Mb/s数据信号首先被解串成2个并行10Mb/s信号。为了这个目的，利用信频器电路3006将一个20MHz时钟信号提供给解串器3004。然后，该并行10Mb/s信号被放置到具有圆圈参考数字2和3的SDM数据信道上。这样，被子多路复用的并行10Mb/s信号作为100Mb/s的多路复用比特流的一部分被发送出去。

由于解串的10Mb/s数据信号必须与SDM数据信道的10Mb/s比特速率的定时同步，所以20MHz时钟信号被提供给数据信号源3002作为参考。

利用复串子多路分解一个20Mb/s的数据信号：

图31示出了一个接口卡3100的方框图，该接口卡3100对2个并行10Mb/s数据信号进行子多路分解，它是图30中所示接口卡3000的对应物。该接口卡恢复被多路复用到具有圆圈参考数字2的SDM数据信道上的2个并行10Mb/s数据信号，把它们串行到原来的20Mb/s数据信号，并把该被恢复的信号放置到输出线3006上。为了这一操作信频器电路3106将一个20MHz时钟信号提供给串行器。

SDM信道的电子选择：

在多路复用器一多路分解器系统中，SDM数据信道的选择既能够在PC板插座上通过接口卡PC板的连接器部分上的接点实现，也可通过与接点的导线连接，或通过机械开关与接点连接，或者通过电子电路(即空间的)转换与接点连接实现。

图32和33示出了分别在多路复用器和多路分解器中用于开关选择SDM数据信道的一种设置。与图16和18的实施例类似，该实例用于对5.00Mb/s数据信号的同步子多路复用和子多路分解。

一个SPST(单刀单掷)机械开关3202和3302(例如DIP开关)的矩阵可以被用来在分配10个SDM数据信道中提取灵活性。

为了摇控选择，可以使用一系列电子继电器，但是更特别地是可以使用一个包含在一个例如由Siliconix有限公司制造的型号为DG535的单个集成电路中的电子控制半导体开关矩阵。来自微控制器、微处理器或个人计算机的电子逻辑信号能够被用于控制这些半导体开关。

应该注意到，对于开关矩阵来说，开关的速度不是一个问题，因为一旦开关闭合，在应用的持继时间内它将保持闭合。

TDM子信道时隙的电子选择：

TDM子信道时隙的选择可以仅通过把二进制码的必要逻辑电平导线连接到二进制码器来实现。可替换地，TDM子道时隙的选择可以通过一组与DG535类似的半导体开关电子地实现。例如那些在图8、10、12、14、16、18、20、22、26、27、28、29、32和33中指定TDM子信道时隙的开关可以用这种半导体开关所取代。

作为另一种选择TDM子信道时隙的方法，送给产生TDM子信道时隙选择驱动脉冲的二进制码比较器的逻辑地址信号可以由微控制器、微处理器或个人计算机提供。

接口卡的远程标识及SDM数据信道和TDM子信道时隙的选择：

当一个接口卡被插入上述多路复用—多路分解器系统时，该卡的功能性远程标识，以及PC板插座(即图1、3、5和8中编号100A至100N和500A至500N)的号码(即位置)将使一批如网络一样的系统管理变得简化。

而且，一批上述构成网络的多路复用器—多路分解器系统的SDM数据信道和TDM子信道时隙的远程分配将使如网络一样的系统的总体管理变得容易。

图34示出了在由多路复用器—多路分解器系统3401和3403组成的一个全双向多路复用器一多路分解器系统中接口卡的远程标识和SDM数据信道及TDM子信道时隙分配的方框图。图34A和34B分别示出了两个系统3401和3403的方框图。一个方向的多路复用传送由一组SDM多路复用器3411和SDM多路分解器3409执行，而相反方向的多路复用传送由一组SDM多路复用器3410和SDM多路分解器3412来执行。

具有RS-232C数据线的个人计算机3408用于监视接口卡标识和分配SDM数据信道以及TDM子信道时隙。具有RS-232C数据线接口3407的接口卡3400被用于在接口卡3402上的微控制器与个人计算机3408之间建立一条全双工通信线。

RS-232C数据线接口和TDM子信道选择器3407使用具有圆圈参考数字1的SDM数据信道，和在SDM数据信道上的合适的TDM子信道时隙，该SDM数据信道作为在个人计算机3408和微控制器3406之间全双工通信线的一部分。

在接口卡3402上的TDM子信道选择器3404和3405成为个人计算机3408和微控制器3406之间的全双工通信线。

PC板插座号码识别符由在插座100A的插座接点上的一组4比特二进制逻辑电平3409，3410，3411和3412提供。利用导线连接合适的逻辑电平来提供逻辑电平。如图34所示，第一插座(即100A和500A)可以被标号为0001，相邻的插座由一个唯一的4比特二进制码依次标识。

二进制码0000被提供给微控制器3406，该微控制器3406经RS-232C数据线把该二进制码传送给个人计算机。以这种方式，不论接口卡何时被插入，它的位置都能由远程个人计算机3408所知。

一旦获悉接口卡的信道要求，远程个人计算机3408可以把适当的数字指令经RS-232C数据线发送给微控制器，并把二进制码指令3413和3414提供给诸如图32和33所示的那些电子控制半导体开关(即开关3202，3302，1604和1804)，并完成SDM数据信道和TDM子信道时隙的分配。

以上描述的实施例提供了一种能够多路复用传送具有不同比特速率的宽范围数据信号的多路复用器—多路分解器系统。现有的另一种可选择的方案是TDM子子多中路复用一个已经被子多路复用的TDM子信道。通过这种重复多次的子子多路复用，很宽范围的低比特速率数据信号可以被多路复用地传送。

该多路复用传送能够同步、异步地完成以及通过异步高速过取样地完成。注意，这三种方案能够在同一时刻使用，并且具有不同比特速率的数据信号也能够在同一时刻被多路传送。

这里描述的多路复用器—多路分解器系统的适应性取决于提供给每个接口卡的多个SDM信道和TDM子信道时隙的利用率，以及取决于随着需要的增加分配这些信道的自由度。通过远程控制分配这些信道的可能性，进一步提高了这种多路复用器—多路分解器系统的适应性。

理解本发明的人员可以想出可替换的结构和实施例，或者上述内容的变型。所有落入本发明申请权利要求书范围内的那些变化都被认为是本发明的一部分。

Claims (19)

1、一种数据多路复用器—多路分解器系统，包括：

(a)具有第一数量的空分SDM(空分多路复用)数据信道的空分多路复用器，每个信道适合于按一个第一时钟速率传送一个第二数量的时分的TDM(时分多路复用)子信道；

(b)用于从所述的第一时钟速率中产生一组第二时钟速率信号的装置；

(c)通过使用所述第二时钟速率，其组合和其倍数的至少一种，选择至少一个所述的TDM子信道的装置；其特征在于

(d)按所述的第二时钟速率，其组合和其倍数的至少一种，选择并多路取样至少一个被接收或由外部信号源产生的数据信号的装置，该装置把所述被选择的至少一个多路取样数据信号放置到所述选择的至少一个TDM子信道上；

(e)用于选择施加有所述被选择的至少一个多路取样数据信号的SDM数据信道的装置；

(f)用于把所述被选择的至少一个多路取样数据信号施加于所述至少一个被选择的SDM数据信道的装置；和

(g)当需要时用于把所述第二时钟速率、其组合和其倍数的至少一种提供给一个或多个外部信号源的装置。

2、根据权利要求1所述的系统，进一步包括：

(h)具有第二数量的空分SDM数据信道的空分多路分解器，该第二数量的空分SDM数据信道与所述第一数量的空分SDM数据信道数量相等，所述第二数量的SDM数据信道与所述空分多路复用器的SDM第一数量的数据信道一一对应，每个所述的第二数量的SDM数据信道适于按所述第一时钟速率传送所述第二数量的时分TDM子信道；

(i)用于恢复所述第一时钟速率的装置；

(j)用于从所述被恢复的第一时钟速率中产生一个进一步的第二时钟速率信号系列的装置；

(k)使所述进一步的第二时钟速率信号系列和使所述具有所述空分多路复用器的一组第二进钟速率信号的TDM子信道进入和保持同步的装置；

(l)相应于在所述多路复用器中选择的所述SDM数据信道，进一步在所述第二的SDM数据信道中选择至少一个信道的装置；

(m)使用所述的系列第二时钟速率或其组合或其倍数的一种或多种，在所述被选择的TDM子信道中选择至少一个信道的装置；

(n)利用所述的系列第二时钟速率或其组合或其倍数的一种或多种，通过多路分解取样从所述至少一个被选择的TDM子信道中提取至少一个多路复用了数据信号的取样：

(o)用于从所说的被多路分解取样的一个或多个数据信号中重建一个或多个原始数据信号的装置；

因此，从至少一个外部信号源来的或获得的信号可以被提供给空分多路复用器的一个或多个SDM数据信道，并被多路取样，所得样值由在空分多路复用器的一个或多个SDM数据信号上的一个或多个TDM子信道传送，并被传送到空分多路分解器的相应的TDM子信道和SDM数据信道上，并从所述的多路取样数据信号中再生所述的数据信号。

3、根据权利要求1所述的系统，进一步包括：

(a)按所述第一时钟速率或其倍数对从外部信号流来的和/或获得一个或多个数据信号进行选择和多路取样的装置；

(b)用于在施加有所述至少一个多路取样数据信号的所述后面的SDM数据信道中选择至少一个信道的装置；

(c)用于把所述多路选择和取样的数据信号或多个信号施加到所述被选择至少一个后面的SDM数据信道或多个信道上的装置；和

(d)用于从所述的一个或多个SDM数据信道中恢复所述的一个或多个取样数据信号，并重建原始信号的装置。

4、根据权利要求1，2或3所述的系统，其中用于选择所述的一个或多个TDM子信道的装置至少是一个开关。

5、根据权利要求1，2或3所述的系统，其中用于选择所述至少一个SDM数据信道的装置至少是一个开关。

6、根据权利要求3所述的系统，其中所述的开关由人工操作。

7、根据权利要求4所述的系统，其中所述的开关是由人工操作。

8、根据权利要求3所述的系统，其中所述的开关被机电式地操作。

9、根据权利要求4所述的系统，其中所述的开关被机电式地操作。

10、根据权利要求3所述的系统，其中所述的开关被电子式地操作。

11、根据权利要求4所述的系统，其中所述的开关被电子式地操作。

12、根据权利要求3所述的系统，其中所述的开关由一个处理器从一个远程位置进行电控制。

13、根据权利要求4所述的系统，其中所述的开关由一个处理器从一个远程位置进行电控制。

14、根据权利要求1，2或3所述的系统，其中接口卡插座被用于得以使用所述的SDM数据信道。

15、根据权利要求24所述的系统，其中卡插座的识别码被提供给插在所述插座内的所述接口卡上的一个处理器存储器。

16、根据权利要求14所述的系统，其中对TDM子信道和SDM数据信道的要求被预先记录在所述接口卡上的一个处理器存贮器中。

17、根据权利要求16所述的系统，其中所述SDM数据信道和TDM子信道的分配由处理器根据作为信息存贮在所述接口卡板上的所述处理器中的要求摇控执行。

18、根据权利要求15所述的系统，其中所述的插座识别码由一个远程处理器监视。

19、根据权利要求17所述的系统，其中所述SDM数据信道和所述TDM子信道的使用由一个远程处理器监视。

Images