JPH0645881A - 電流切換論理回路 - Google Patents
電流切換論理回路Info
- Publication number
- JPH0645881A JPH0645881A JP4198174A JP19817492A JPH0645881A JP H0645881 A JPH0645881 A JP H0645881A JP 4198174 A JP4198174 A JP 4198174A JP 19817492 A JP19817492 A JP 19817492A JP H0645881 A JPH0645881 A JP H0645881A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- switch
- output
- current
- switching logic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 回路規模を小さくした電流切換論理回路を提
供すること。 【構成】 本電流切換論理回路は、差動回路１と、定電
流回路３と、制御回路５とからなる。差動回路１は、２
つのトランジスタＱa ，Ｑb のエミッタを共通接続し、
各ベースに信号を入力し、各コレクタから出力信号を取
り出す。制御回路５は、差動回路１のトランジスタ
Ｑa ，Ｑb のベース電位を一定のスレッシュレベルに設
定する設定手段、差動回路１から出力される出力信号の
どちらか一方を固定する固定手段からなる。制御回路５
は、設定手段に２つのスイッチＳＷ12，ＳＷ22を設け、
固定手段に２つのスイッチＳＷ11，ＳＷ21を設け、かつ
設定手段の一方のスイッチＳＷ12と固定手段の一方のス
イッチＳＷ22とを連動させ、設定手段の他方のスイッチ
ＳＷ21と固定手段の他方のスイッチＳＷ12とを連動させ
ている。定電流回路３は差動回路１および制御回路５に
流れる電流を一定にする。
供すること。 【構成】 本電流切換論理回路は、差動回路１と、定電
流回路３と、制御回路５とからなる。差動回路１は、２
つのトランジスタＱa ，Ｑb のエミッタを共通接続し、
各ベースに信号を入力し、各コレクタから出力信号を取
り出す。制御回路５は、差動回路１のトランジスタ
Ｑa ，Ｑb のベース電位を一定のスレッシュレベルに設
定する設定手段、差動回路１から出力される出力信号の
どちらか一方を固定する固定手段からなる。制御回路５
は、設定手段に２つのスイッチＳＷ12，ＳＷ22を設け、
固定手段に２つのスイッチＳＷ11，ＳＷ21を設け、かつ
設定手段の一方のスイッチＳＷ12と固定手段の一方のス
イッチＳＷ22とを連動させ、設定手段の他方のスイッチ
ＳＷ21と固定手段の他方のスイッチＳＷ12とを連動させ
ている。定電流回路３は差動回路１および制御回路５に
流れる電流を一定にする。
Description
【０００１】
【産業上の利用分野】本発明は電流切換論理回路に係わ
り、特に高速パルス整形回路あるいは高速論理回路に適
用できる電流切換論理回路に関する。
り、特に高速パルス整形回路あるいは高速論理回路に適
用できる電流切換論理回路に関する。
【０００２】
【従来の技術】この種の電流切換論理回路は、例えば高
速パルス整形回路あるいは高速論理回路に適用できるた
め、従前より各種のデジタル回路に使用されている。
速パルス整形回路あるいは高速論理回路に適用できるた
め、従前より各種のデジタル回路に使用されている。
【０００３】図２は、従来の電流切換論理回路の一構成
例を示す回路図である。図２に示す従来の電流切換論理
回路は、差動回路１０１と、定電流回路１０３とからな
る。差動回路１０１は、次のように構成されている。二
つのトランジスタＱX ，Ｑyのエミッタが共通接続さ
れ、各トランジスタＱX ，Ｑy のコレクタが出力端子Ｔ
ox，Ｔoyに接続され、かつ各トランジスタＱX ，Ｑy の
ベースが入力端子Ｔix，Ｔiyに接続されている。また、
差動回路１０１の各トランジスタＱX ，Ｑy のエミッタ
は、定電流回路１０３を介して電源端子Ｔｚに接続され
ている。また、各出力端子Ｔox，Ｔoyは、抵抗１０７，
１０９をそれぞれ介して接地電位に接続されている。
例を示す回路図である。図２に示す従来の電流切換論理
回路は、差動回路１０１と、定電流回路１０３とからな
る。差動回路１０１は、次のように構成されている。二
つのトランジスタＱX ，Ｑyのエミッタが共通接続さ
れ、各トランジスタＱX ，Ｑy のコレクタが出力端子Ｔ
ox，Ｔoyに接続され、かつ各トランジスタＱX ，Ｑy の
ベースが入力端子Ｔix，Ｔiyに接続されている。また、
差動回路１０１の各トランジスタＱX ，Ｑy のエミッタ
は、定電流回路１０３を介して電源端子Ｔｚに接続され
ている。また、各出力端子Ｔox，Ｔoyは、抵抗１０７，
１０９をそれぞれ介して接地電位に接続されている。
【０００４】上述した電流切換論理回路に動作について
説明する。エミッタ結合型論理回路（ＥＣＬ）レベル入
力信号が入力端子Ｔixを介してトランジスタＱX に入力
すると、入力端子Ｔixに印加された入力信号の逆位相の
出力信号を出力端子Ｔoxから取り出すことができる。ま
た、入力端子Ｔixに入力された信号とは逆位相の入力信
号を入力端子Ｔiyを介してトランジスタＱy に入力する
と、入力端子Ｔixに印加された入力信号の逆位相の出力
信号を出力端子Ｔoyから取り出すことができる。逆に言
えば、入力端子Ｔixに入力された信号と同位相の出力信
号が得られることができる。
説明する。エミッタ結合型論理回路（ＥＣＬ）レベル入
力信号が入力端子Ｔixを介してトランジスタＱX に入力
すると、入力端子Ｔixに印加された入力信号の逆位相の
出力信号を出力端子Ｔoxから取り出すことができる。ま
た、入力端子Ｔixに入力された信号とは逆位相の入力信
号を入力端子Ｔiyを介してトランジスタＱy に入力する
と、入力端子Ｔixに印加された入力信号の逆位相の出力
信号を出力端子Ｔoyから取り出すことができる。逆に言
えば、入力端子Ｔixに入力された信号と同位相の出力信
号が得られることができる。
【０００５】
【発明が解決しようとする課題】従来の電流切換論理回
路では、２つのトランジスタに入力した入力信号の逆位
相の信号が必ず出力される。そのため、電流切換論理回
路の両方の出力端子に次段回路を接続した場合に、次段
回路の入力信号を制御するためには、新たに制御回路を
設けなければならず、回路規模が増大するという問題が
あった。
路では、２つのトランジスタに入力した入力信号の逆位
相の信号が必ず出力される。そのため、電流切換論理回
路の両方の出力端子に次段回路を接続した場合に、次段
回路の入力信号を制御するためには、新たに制御回路を
設けなければならず、回路規模が増大するという問題が
あった。
【０００６】本発明は、上述した欠点を解消し、回路規
模を小さくした電流切換論理回路を提供することを目的
とする。
模を小さくした電流切換論理回路を提供することを目的
とする。
【０００７】
【課題を解決するための手段】上述した目的を達成する
ため本発明の電流切換論理回路は、２つのトランジスタ
をエミッタを共通接続し、各ベースに信号を入力し、か
つ各コレクタから出力信号を取り出す構成の差動回路
と、差動回路の各トランジスタのベース電位を一定のス
レッシュレベルに設定する設定手段、および差動回路か
ら出力される出力信号のどちらか一方を固定する固定手
段からなる制御回路と、差動回路および制御回路に流れ
る電流を一定にする定電流回路とを備えた電流切換論理
回路であって、制御回路は、設定手段に２つのスイッチ
を設け、固定手段に２つのスイッチを設け、かつ設定手
段の一方のスイッチと固定手段の一方のスイッチとを連
動するとともに、設定手段の他方のスイッチと固定手段
の他方のスイッチとを連動して切り換え可能として構成
されたことを特徴とするものである。
ため本発明の電流切換論理回路は、２つのトランジスタ
をエミッタを共通接続し、各ベースに信号を入力し、か
つ各コレクタから出力信号を取り出す構成の差動回路
と、差動回路の各トランジスタのベース電位を一定のス
レッシュレベルに設定する設定手段、および差動回路か
ら出力される出力信号のどちらか一方を固定する固定手
段からなる制御回路と、差動回路および制御回路に流れ
る電流を一定にする定電流回路とを備えた電流切換論理
回路であって、制御回路は、設定手段に２つのスイッチ
を設け、固定手段に２つのスイッチを設け、かつ設定手
段の一方のスイッチと固定手段の一方のスイッチとを連
動するとともに、設定手段の他方のスイッチと固定手段
の他方のスイッチとを連動して切り換え可能として構成
されたことを特徴とするものである。
【０００８】ここで、設定手段は、差動回路の２つのト
ランジスタのベース電位を一定のスレッシュレベルに設
定できる２つの抵抗およびスイッチからなり、かつ固定
手段は、２つのスイッチおよびトランジスタから構成し
た回路から構成すればよい。
ランジスタのベース電位を一定のスレッシュレベルに設
定できる２つの抵抗およびスイッチからなり、かつ固定
手段は、２つのスイッチおよびトランジスタから構成し
た回路から構成すればよい。
【０００９】したがって、本発明では、設定手段の一方
のスイッチと、固定手段の一方のスイッチをオンとし、
設定手段の他方のスイッチと、固定手段の他方のスイッ
チをオフとしておくと、差動回路の他方のトランジスタ
は不動作となり、一方のトランジスタのみが動作するこ
とになる。そこで、差動回路の他方のトランジスタの不
動作となっている分の電流を固定手段のトランジスタに
流し、差動回路の一方のトランジスタと対にさせるよう
にする。
のスイッチと、固定手段の一方のスイッチをオンとし、
設定手段の他方のスイッチと、固定手段の他方のスイッ
チをオフとしておくと、差動回路の他方のトランジスタ
は不動作となり、一方のトランジスタのみが動作するこ
とになる。そこで、差動回路の他方のトランジスタの不
動作となっている分の電流を固定手段のトランジスタに
流し、差動回路の一方のトランジスタと対にさせるよう
にする。
【００１０】また、設定手段の一方のスイッチと、固定
手段の一方のスイッチをオフとし、設定手段の他方のス
イッチと、固定手段の他方のスイッチをオンとた場合
は、差動回路の一方のトランジスタは不動作となり、他
方のトランジスタのみが動作することになる。そこで、
差動回路の一方のトランジスタの不動作となっている分
の電流を固定手段のトランジスタに流し、差動回路の他
方のトランジスタと対にさせるようにする。これによ
り、任意に出力電流を切り換えることができる。
手段の一方のスイッチをオフとし、設定手段の他方のス
イッチと、固定手段の他方のスイッチをオンとた場合
は、差動回路の一方のトランジスタは不動作となり、他
方のトランジスタのみが動作することになる。そこで、
差動回路の一方のトランジスタの不動作となっている分
の電流を固定手段のトランジスタに流し、差動回路の他
方のトランジスタと対にさせるようにする。これによ
り、任意に出力電流を切り換えることができる。
【００１１】
【実施例】以下、本発明について図面を参照して説明す
る。
る。
【００１２】図１は、本発明の電流切換論理回路の実施
例を示す回路図である。
例を示す回路図である。
【００１３】図１に示す電流切換論理回路は、差動回路
１と、定電流回路３と、制御回路５とからなる。
１と、定電流回路３と、制御回路５とからなる。
【００１４】ここで、差動回路１は、次のように構成さ
れている。二つのトランジスタＱa，Ｑb のエミッタが
共通接続され、各トランジスタＱa ，Ｑb のコレクタが
出力端子Ｔoa，Ｔobに接続され、かつ各トランジスタＱ
a ，Ｑb のベースがコンデンサＣa ，Ｃb をそれぞれ介
して入力端子Ｔi に接続されている。また、差動回路１
０１の各トランジスタＱa ，Ｑb のエミッタは、定電流
回路３を介して電源端子Ｔｃに接続されている。また、
各出力端子Ｔoa，Ｔobは、抵抗７，９をそれぞれ介して
接地電位に接続されている。
れている。二つのトランジスタＱa，Ｑb のエミッタが
共通接続され、各トランジスタＱa ，Ｑb のコレクタが
出力端子Ｔoa，Ｔobに接続され、かつ各トランジスタＱ
a ，Ｑb のベースがコンデンサＣa ，Ｃb をそれぞれ介
して入力端子Ｔi に接続されている。また、差動回路１
０１の各トランジスタＱa ，Ｑb のエミッタは、定電流
回路３を介して電源端子Ｔｃに接続されている。また、
各出力端子Ｔoa，Ｔobは、抵抗７，９をそれぞれ介して
接地電位に接続されている。
【００１５】また、上述した制御回路５は、４つのスイ
ッチＳＷ11，ＳＷ12、ＳＷ21，ＳＷ 22と、抵抗Ｒ11〜Ｒ
15、Ｒ21〜Ｒ25と、トランジスタＱ11，Ｑ21とを備え、
差動回路１のトランジスタＱa 、Ｑb のベース電位を一
定のスレッシュホールドレベルに設定できるとともに、
出力信号の内のいずれか一方を固定する制御を行うこと
ができ、次のように構成されている。すなわち、トラン
ジスタＱ11のベースは、抵抗Ｒ11を介して端子Ｔ11に接
続され、スイッチＳＷ11・抵抗Ｒ12を介して接地されて
いる。トランジスタＱ11のコレクタは抵抗Ｒ13を介して
接地され、そのエミッタはトランジスタＱa,Ｑb のエミ
ッタに接続されている。また、トランジスタＱa のベー
スは抵抗Ｒ14を介して端子Ｔ12に接続され、かつスイッ
チＳＷ12・抵抗Ｒ15を介して接地されている。一方、ト
ランジスタＱ21のベースは、抵抗Ｒ21を介して端子Ｔ21
に接続され、スイッチＳＷ21・抵抗Ｒ22を介して接地さ
れている。トランジスタＱ21のコレクタは抵抗Ｒ23を介
して接地され、そのエミッタはトランジスタＱa,Ｑb の
エミッタに接続されている。また、トランジスタＱ b の
ベースは抵抗Ｒ24を介して端子Ｔ22に接続され、かつス
イッチＳＷ22・抵抗Ｒ25を介して接地されている。な
お、スイッチＳＷ11、ＳＷ22は連動しており、同様にス
イッチＳＷ12，ＳＷ21も連動している。また、端子
Ｔ11、Ｔ12、Ｔ21、Ｔ22は外部制御端子として利用でき
る。
ッチＳＷ11，ＳＷ12、ＳＷ21，ＳＷ 22と、抵抗Ｒ11〜Ｒ
15、Ｒ21〜Ｒ25と、トランジスタＱ11，Ｑ21とを備え、
差動回路１のトランジスタＱa 、Ｑb のベース電位を一
定のスレッシュホールドレベルに設定できるとともに、
出力信号の内のいずれか一方を固定する制御を行うこと
ができ、次のように構成されている。すなわち、トラン
ジスタＱ11のベースは、抵抗Ｒ11を介して端子Ｔ11に接
続され、スイッチＳＷ11・抵抗Ｒ12を介して接地されて
いる。トランジスタＱ11のコレクタは抵抗Ｒ13を介して
接地され、そのエミッタはトランジスタＱa,Ｑb のエミ
ッタに接続されている。また、トランジスタＱa のベー
スは抵抗Ｒ14を介して端子Ｔ12に接続され、かつスイッ
チＳＷ12・抵抗Ｒ15を介して接地されている。一方、ト
ランジスタＱ21のベースは、抵抗Ｒ21を介して端子Ｔ21
に接続され、スイッチＳＷ21・抵抗Ｒ22を介して接地さ
れている。トランジスタＱ21のコレクタは抵抗Ｒ23を介
して接地され、そのエミッタはトランジスタＱa,Ｑb の
エミッタに接続されている。また、トランジスタＱ b の
ベースは抵抗Ｒ24を介して端子Ｔ22に接続され、かつス
イッチＳＷ22・抵抗Ｒ25を介して接地されている。な
お、スイッチＳＷ11、ＳＷ22は連動しており、同様にス
イッチＳＷ12，ＳＷ21も連動している。また、端子
Ｔ11、Ｔ12、Ｔ21、Ｔ22は外部制御端子として利用でき
る。
【００１６】このような実施例の作用を説明する。
【００１７】〔動作例１〕
【００１８】スイッチＳＷ11，ＳＷ22をオンとし、スイ
ッチＳＷ12，ＳＷ21をオフとした場合について説明す
る。
ッチＳＷ12，ＳＷ21をオフとした場合について説明す
る。
【００１９】ＥＣＬレベル信号が入力端子Ｔi に入力さ
れると、スイッチＳＷ12がオフのため、トランジスタＱ
a はオフ状態にあり、出力端子Ｔoaの出力信号は“Ｈ”
レベルとなる。また、スイッチＳＷ22がオンのため、ト
ランジスタＱb のベース電位は抵抗Ｒ25により一定のス
レッシュホールドレベルまで引き上げられており、カッ
プリングコンデンサＣb により直流分がカットされたＥ
ＣＬレベルの信号の逆位相の信号が出力端子Ｔobに出力
される。このとき、スイッチＳＷ11がオン状態であり、
トランジスタＱb のコレクタ電流と逆位相の電流がトラ
ンジスタＱ11のコレクタに流れるように定電流回路３が
働き、出力端子Ｔoaが“Ｈ”レベルに固定される。
れると、スイッチＳＷ12がオフのため、トランジスタＱ
a はオフ状態にあり、出力端子Ｔoaの出力信号は“Ｈ”
レベルとなる。また、スイッチＳＷ22がオンのため、ト
ランジスタＱb のベース電位は抵抗Ｒ25により一定のス
レッシュホールドレベルまで引き上げられており、カッ
プリングコンデンサＣb により直流分がカットされたＥ
ＣＬレベルの信号の逆位相の信号が出力端子Ｔobに出力
される。このとき、スイッチＳＷ11がオン状態であり、
トランジスタＱb のコレクタ電流と逆位相の電流がトラ
ンジスタＱ11のコレクタに流れるように定電流回路３が
働き、出力端子Ｔoaが“Ｈ”レベルに固定される。
【００２０】このように上述した状態にスイッチＳ
Ｗ11、ＳＷ22を設定すると、入力端子Ｔ i にＥＣＬレベ
ルの信号が入力されると、出力端子Ｔoaには“Ｈ”レベ
ルの信号が、出力端子Ｔobには前記入力信号と逆位相の
信号が出力されることになる。
Ｗ11、ＳＷ22を設定すると、入力端子Ｔ i にＥＣＬレベ
ルの信号が入力されると、出力端子Ｔoaには“Ｈ”レベ
ルの信号が、出力端子Ｔobには前記入力信号と逆位相の
信号が出力されることになる。
【００２１】〔動作例２〕
【００２２】スイッチＳＷ21，ＳＷ12をオンとし、スイ
ッチＳＷ11，ＳＷ22をオフとした場合について説明す
る。
ッチＳＷ11，ＳＷ22をオフとした場合について説明す
る。
【００２３】ＥＣＬレベル信号が入力端子Ｔi に入力さ
れると、スイッチＳＷ22がオフのため、トランジスタＱ
b はオフ状態にあり、出力端子Ｔobの出力信号は“Ｈ”
レベルとなる。また、スイッチＳＷ12がオンのため、ト
ランジスタＱa のベース電位は抵抗Ｒ15により一定のス
レッシュホールドレベルまで引き上げられており、カッ
プリングコンデンサＣa により直流分がカットされたＥ
ＣＬレベルの信号の逆位相の信号が出力端子Ｔoaに出力
される。このとき、スイッチＳＷ21がオン状態であり、
トランジスタＱa のコレクタ電流と逆位相の電流がトラ
ンジスタＱ21のコレクタに流れるように定電流回路３が
働き、出力端子Ｔobが“Ｈ”レベルに固定される。
れると、スイッチＳＷ22がオフのため、トランジスタＱ
b はオフ状態にあり、出力端子Ｔobの出力信号は“Ｈ”
レベルとなる。また、スイッチＳＷ12がオンのため、ト
ランジスタＱa のベース電位は抵抗Ｒ15により一定のス
レッシュホールドレベルまで引き上げられており、カッ
プリングコンデンサＣa により直流分がカットされたＥ
ＣＬレベルの信号の逆位相の信号が出力端子Ｔoaに出力
される。このとき、スイッチＳＷ21がオン状態であり、
トランジスタＱa のコレクタ電流と逆位相の電流がトラ
ンジスタＱ21のコレクタに流れるように定電流回路３が
働き、出力端子Ｔobが“Ｈ”レベルに固定される。
【００２４】このように上述した状態にスイッチＳ
Ｗ21、ＳＷ12を設定すると、入力端子Ｔ i にＥＣＬレベ
ルの信号が入力されると、出力端子Ｔobには“Ｈ”レベ
ルの信号が、出力端子Ｔoaには前記入力信号と逆位相の
信号が出力されることになる。
Ｗ21、ＳＷ12を設定すると、入力端子Ｔ i にＥＣＬレベ
ルの信号が入力されると、出力端子Ｔobには“Ｈ”レベ
ルの信号が、出力端子Ｔoaには前記入力信号と逆位相の
信号が出力されることになる。
【００２５】上述した実施例は、制御回路５内の４つの
スイッチＳＷ11，ＳＷ12，ＳＷ21，ＳＷ22により差動回
路３の出力電流を切り換えることにより、任意に出力信
号の出力を制御することができることになる。
スイッチＳＷ11，ＳＷ12，ＳＷ21，ＳＷ22により差動回
路３の出力電流を切り換えることにより、任意に出力信
号の出力を制御することができることになる。
【００２６】
【発明の効果】以上説明したように本発明によれば、制
御回路内の４つのスイッチにより差動回路の出力電流を
切り換えることにより、任意に出力信号の出力を制御す
ることができるという効果がある。
御回路内の４つのスイッチにより差動回路の出力電流を
切り換えることにより、任意に出力信号の出力を制御す
ることができるという効果がある。
【図１】本発明の電流切換論理回路の実施例を示す回路
図である。
図である。
【図２】従来の電流切換論理回路を示す回路図である。
１ 差動回路 ３ 定電流回路 ５ 制御回路 Ｔi 入力端子 Ｔoa、Ｔob 出力端子 Ｔｃ 電源端子 ＳＷ11、ＳＷ12、ＳＷ21、ＳＷ22 スイッチ Ｑa 、Ｑb 、Ｑ11、Ｑ12、Ｑ21 トランジスタ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 松橋 敏也 宮城県黒川郡大和町吉岡字雷神２番地 宮 城日本電気株式会社内
Claims (2)
- 【請求項１】 ２つのトランジスタのエミッタを共通接
続し、各ベースに信号を入力し、かつ各コレクタから出
力信号を取り出す構成の差動回路と、 前記差動回路の各トランジスタのベース電位を一定のス
レッシュレベルに設定する設定手段、および前記差動回
路から出力される出力信号のどちらか一方を固定する固
定手段からなる制御回路と、 前記差動回路および制御回路に流れる電流を一定にする
定電流回路とを備えた電流切換論理回路であって、 前記制御回路は、設定手段に２つのスイッチを設け、固
定手段に２つのスイッチを設け、かつ設定手段の一方の
スイッチと固定手段の一方のスイッチとを連動するとと
もに、設定手段の他方のスイッチと固定手段の他方のス
イッチとを連動して切り換え可能として構成されたこと
を特徴とする電流切換論理回路。 - 【請求項２】 前記設定手段は、前記差動回路の２つの
トランジスタのベース電位を一定のスレッシュレベルに
設定できる２つの抵抗およびスイッチからなり、かつ固
定手段は、２つのスイッチおよびトランジスタから構成
した回路からなることを特徴とする請求項１記載の電流
切換論理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4198174A JPH0645881A (ja) | 1992-07-24 | 1992-07-24 | 電流切換論理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4198174A JPH0645881A (ja) | 1992-07-24 | 1992-07-24 | 電流切換論理回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0645881A true JPH0645881A (ja) | 1994-02-18 |
Family
ID=16386708
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4198174A Pending JPH0645881A (ja) | 1992-07-24 | 1992-07-24 | 電流切換論理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0645881A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20180120717A (ko) | 2016-03-31 | 2018-11-06 | 제이에프이 스틸 가부시키가이샤 | 전자 강판 및 그의 제조 방법 |
-
1992
- 1992-07-24 JP JP4198174A patent/JPH0645881A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20180120717A (ko) | 2016-03-31 | 2018-11-06 | 제이에프이 스틸 가부시키가이샤 | 전자 강판 및 그의 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4121120A (en) | Clock driven voltage comparator employing master-slave configuration | |
| JPH03149920A (ja) | 電圧変換器 | |
| EP0219867A2 (en) | Logic circuit | |
| JPH0154890B2 (ja) | ||
| JP2888182B2 (ja) | フリップフロップ回路 | |
| JPS58502176A (ja) | ラツチ可能高速設定ｄ−ａ変換器ビツトスイツチ | |
| US4287435A (en) | Complementary transistor inverting emitter follower circuit | |
| JPH0645881A (ja) | 電流切換論理回路 | |
| JPS6094531A (ja) | レベルアダプタ回路 | |
| JP3225527B2 (ja) | 遅延回路 | |
| US5113419A (en) | Digital shift register | |
| US4954738A (en) | Current source technology | |
| JPS6151447B2 (ja) | ||
| JPS594231A (ja) | 高速論理回路 | |
| EP0090104B1 (en) | Dual polarity switchable operational amplifier circuit | |
| JP3294909B2 (ja) | 電子スイッチ回路 | |
| JPS6233769B2 (ja) | ||
| JPH1079656A (ja) | 電流切り換え型スイッチ回路 | |
| JPH0633713Y2 (ja) | アナログ・スイッチ回路 | |
| JP3138048B2 (ja) | ラッチ回路 | |
| JP2534353B2 (ja) | 論理システム | |
| JPS601921A (ja) | アナログ・スイツチ回路 | |
| JPH0259652B2 (ja) | ||
| JPH05191286A (ja) | アナログ・デジタル変換器の制御回路 | |
| JPH0595276A (ja) | 論理和回路 |