JPH0643470A - 液晶表示素子用透明導電層の修正法 - Google Patents
液晶表示素子用透明導電層の修正法Info
- Publication number
- JPH0643470A JPH0643470A JP19803892A JP19803892A JPH0643470A JP H0643470 A JPH0643470 A JP H0643470A JP 19803892 A JP19803892 A JP 19803892A JP 19803892 A JP19803892 A JP 19803892A JP H0643470 A JPH0643470 A JP H0643470A
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- transparent conductive
- foreign matter
- layer
- transparent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Optical Devices Or Fibers (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【目的】液晶表示素子の製造歩留りが向上して製造コス
トが低減する 【構成】透明基板上に薄膜形成法により透明導電層を形
成した後に透明導電層内の異物の有無を確認し、異物が
あった場合に透明導電層の異物含有領域に透明導電層用
のエッチング液を滴下するか、もしくはレーザー光を照
射して、その異物を除去するとともに透明導電層に非成
膜領域を成し、然る後に非成膜領域に所定形状のマスク
を用いた薄膜形成法により透明導電層を形成する液晶表
示素子用透明導電層の修正法。
トが低減する 【構成】透明基板上に薄膜形成法により透明導電層を形
成した後に透明導電層内の異物の有無を確認し、異物が
あった場合に透明導電層の異物含有領域に透明導電層用
のエッチング液を滴下するか、もしくはレーザー光を照
射して、その異物を除去するとともに透明導電層に非成
膜領域を成し、然る後に非成膜領域に所定形状のマスク
を用いた薄膜形成法により透明導電層を形成する液晶表
示素子用透明導電層の修正法。
Description
【0001】
【産業上の利用分野】本発明は液晶表示素子用透明導電
層の修正法に関するものである。
層の修正法に関するものである。
【0002】
【従来の技術】液晶表示装置にはモノクロ用またはカラ
ー用に限らず透明導電層が透明基板上に形成されている
が、例えばカラーフィルターを採用したカラー液晶表示
装置の場合、透明基板上に所定のパターンで形成された
遮光膜の非成膜領域に、感光性着色樹脂のカラーフィル
ターを被着させ、次いでそのカラーフィルターの上に樹
脂を被覆して平滑膜を形成し、更にその平滑膜の上に透
明導電層を形成するという構成である。
ー用に限らず透明導電層が透明基板上に形成されている
が、例えばカラーフィルターを採用したカラー液晶表示
装置の場合、透明基板上に所定のパターンで形成された
遮光膜の非成膜領域に、感光性着色樹脂のカラーフィル
ターを被着させ、次いでそのカラーフィルターの上に樹
脂を被覆して平滑膜を形成し、更にその平滑膜の上に透
明導電層を形成するという構成である。
【0003】
【発明が解決しようとする問題点】しかしながら、上記
の透明導電層は蒸着法、スパッタリング法等の薄膜法に
より形成するが、その成膜に際して、その環境雰囲気に
浮遊しているパーティクルや、成膜装置内部に付着した
透明導電層の積層物に起因して、その透明導電層に上記
異物が混入する場合がある。これにより、液晶パネルの
形成時のギャップムラの原因になったり、また対向基板
との電気的な短絡の原因になり、その結果、表示品位の
低下をもたらすという問題点があった。
の透明導電層は蒸着法、スパッタリング法等の薄膜法に
より形成するが、その成膜に際して、その環境雰囲気に
浮遊しているパーティクルや、成膜装置内部に付着した
透明導電層の積層物に起因して、その透明導電層に上記
異物が混入する場合がある。これにより、液晶パネルの
形成時のギャップムラの原因になったり、また対向基板
との電気的な短絡の原因になり、その結果、表示品位の
低下をもたらすという問題点があった。
【0004】かかる問題点に対して、その異物を含む透
明導電層の全体をエッチング液により剥離除去し、再度
透明導電層を形成するという方法を採用していた。
明導電層の全体をエッチング液により剥離除去し、再度
透明導電層を形成するという方法を採用していた。
【0005】しかしながら、このような液晶表示素子用
透明導電層の修正法であれば、先の透明導電層を形成し
たと同じ製品数に対して、同じような確率の製品数に異
物が付着する場合が多くなるという問題点がある。
透明導電層の修正法であれば、先の透明導電層を形成し
たと同じ製品数に対して、同じような確率の製品数に異
物が付着する場合が多くなるという問題点がある。
【0006】更にこの修正法の場合には、繰り返し同じ
工程により透明導電層を形成するために、その下地層で
ある平滑膜やカラーフィルターの品質を低下させるとい
う問題点もある。
工程により透明導電層を形成するために、その下地層で
ある平滑膜やカラーフィルターの品質を低下させるとい
う問題点もある。
【0007】
【問題点を解決するための手段】本発明の液晶表示素子
用透明導電層の修正法は、透明基板上に薄膜形成法によ
り透明導電層を形成した後に該透明導電層内の異物の有
無を確認し、異物があった場合に透明導電層の異物含有
領域に透明導電層用のエッチング液を滴下するか、もし
くはレーザー光を照射して、その異物を除去するととも
に透明導電層に非成膜領域を成し、然る後に該非成膜領
域に所定形状のマスクを用いた薄膜形成法により透明導
電層を形成することを特徴とする。
用透明導電層の修正法は、透明基板上に薄膜形成法によ
り透明導電層を形成した後に該透明導電層内の異物の有
無を確認し、異物があった場合に透明導電層の異物含有
領域に透明導電層用のエッチング液を滴下するか、もし
くはレーザー光を照射して、その異物を除去するととも
に透明導電層に非成膜領域を成し、然る後に該非成膜領
域に所定形状のマスクを用いた薄膜形成法により透明導
電層を形成することを特徴とする。
【0008】
【実施例】以下、本発明をカラーフィルターを採用した
カラー液晶表示装置を例にして詳述する。
カラー液晶表示装置を例にして詳述する。
【0009】先ずこのカラー液晶表示装置の製法を図1
〜図5により説明する。
〜図5により説明する。
【0010】図1において、1はガラス等の透明基板で
あり、この透明基板1は充分に洗浄するとともに表面に
析出したアルカリ成分や油分等を除去して用いる。この
透明基板1の上に真空蒸着やスパッタリング等で金属ク
ロム等の遮光膜2を形成する。この遮光膜2は格子状に
形成し、その各格子が個々の画素に相当し、この遮光膜
2の線幅は3〜30μm、厚さは0.1〜0.3μmで
ある。
あり、この透明基板1は充分に洗浄するとともに表面に
析出したアルカリ成分や油分等を除去して用いる。この
透明基板1の上に真空蒸着やスパッタリング等で金属ク
ロム等の遮光膜2を形成する。この遮光膜2は格子状に
形成し、その各格子が個々の画素に相当し、この遮光膜
2の線幅は3〜30μm、厚さは0.1〜0.3μmで
ある。
【0011】次いで図2に示すように例えば赤の顔料を
分散させた感光性樹脂3を印刷やスピンコートで全面に
塗布し、マスク4を介して露光すると、図3のように赤
の画素5が形成される。そして、この工程を緑、青とい
う他の画素についても、それぞれ繰り返し行うと、図4
に示すように緑の画素6と青の画素7ができる。
分散させた感光性樹脂3を印刷やスピンコートで全面に
塗布し、マスク4を介して露光すると、図3のように赤
の画素5が形成される。そして、この工程を緑、青とい
う他の画素についても、それぞれ繰り返し行うと、図4
に示すように緑の画素6と青の画素7ができる。
【0012】然る後に図5に示すようにエポシキ樹脂や
アクリル樹脂等の透明樹脂を被覆してオーバーコート層
8を形成し、各画素5、6、7の表面を平滑化する。そ
して、真空蒸着やスパッタリング等でインジウム・スズ
酸化物等からなる透明導電層である透明電極9をオーバ
ーコート層8の上に2000〜3000Åの厚みで形成
し、これにより、液晶層(図示せず)を制御して各画素
5、6、7に対応する表示を行う。
アクリル樹脂等の透明樹脂を被覆してオーバーコート層
8を形成し、各画素5、6、7の表面を平滑化する。そ
して、真空蒸着やスパッタリング等でインジウム・スズ
酸化物等からなる透明導電層である透明電極9をオーバ
ーコート層8の上に2000〜3000Åの厚みで形成
し、これにより、液晶層(図示せず)を制御して各画素
5、6、7に対応する表示を行う。
【0013】(例1)上記一連の工程においては、オー
バーコート層8を形成した後に透明電極9に異物が混入
する場合がある。その透明電極9の修正法を図6〜図8
により説明する。尚、この例では透明電極9をフォトエ
ッチングによりストライプ電極パターンに形成した後で
あっても、もしくはその形成前であってもよい。
バーコート層8を形成した後に透明電極9に異物が混入
する場合がある。その透明電極9の修正法を図6〜図8
により説明する。尚、この例では透明電極9をフォトエ
ッチングによりストライプ電極パターンに形成した後で
あっても、もしくはその形成前であってもよい。
【0014】図6には透明電極9を形成した後に見つけ
られた異物10を示す。そこで、この異物10を除去す
るために、その異物10の存在する領域よりも少し広い
領域に対して塩酸系等のエッチング液を滴下し、一定時
間放置後に純水洗浄することによりエッチング除去す
る。また、下層の感光性樹脂3にダメージを与えない程
度の出力に調整したレーザーリペア装置を用いてレーザ
ー除去する。その除去後の状態を図7に示す。
られた異物10を示す。そこで、この異物10を除去す
るために、その異物10の存在する領域よりも少し広い
領域に対して塩酸系等のエッチング液を滴下し、一定時
間放置後に純水洗浄することによりエッチング除去す
る。また、下層の感光性樹脂3にダメージを与えない程
度の出力に調整したレーザーリペア装置を用いてレーザ
ー除去する。その除去後の状態を図7に示す。
【0015】その後に、図8に示すように、上記透明電
極9の除去領域に対応する形状のメタルマスクを用いた
真空蒸着やスパッタリング等により、インジウム・スズ
酸化物等からなる透明導電層11を透明電極9の非成膜
領域に薄膜形成法により形成する。
極9の除去領域に対応する形状のメタルマスクを用いた
真空蒸着やスパッタリング等により、インジウム・スズ
酸化物等からなる透明導電層11を透明電極9の非成膜
領域に薄膜形成法により形成する。
【0016】かくして上記構成の液晶表示素子用透明導
電層の修正法は、透明電極9の異物含有領域にエッチン
グ液を滴下するか、もしくはレーザー光を照射して、そ
の異物を除去するとともに透明電極9に非成膜領域を成
し、次いで非成膜領域に透明導電層11を形成してお
り、これにより、限られた狭い領域にだけ再度透明導電
層を形成すればよく、その結果、その限定領域に再び異
物ができる可能性は小さくなり、その修正能力が高ま
る。
電層の修正法は、透明電極9の異物含有領域にエッチン
グ液を滴下するか、もしくはレーザー光を照射して、そ
の異物を除去するとともに透明電極9に非成膜領域を成
し、次いで非成膜領域に透明導電層11を形成してお
り、これにより、限られた狭い領域にだけ再度透明導電
層を形成すればよく、その結果、その限定領域に再び異
物ができる可能性は小さくなり、その修正能力が高ま
る。
【0017】(例2)本発明は上記実施例以外に次によ
うな修正法により異物を除去してもよく、透明導電層内
の異物を順次(1)〜(9)の工程により除去すること
を特徴とする。
うな修正法により異物を除去してもよく、透明導電層内
の異物を順次(1)〜(9)の工程により除去すること
を特徴とする。
【0018】(1)透明導電層の上にポジ型レジスト層
を被覆する。
を被覆する。
【0019】(2)上記ポジ型レジスト層に対してスト
ライプ電極パターニング用マスクを用いて露光する。
ライプ電極パターニング用マスクを用いて露光する。
【0020】(3)現像により光照射領域のレジスト層
を除去する。
を除去する。
【0021】(4)エッチングによりストライプ電極を
形成し、残存するポジ型レジスト層を除去する。
形成し、残存するポジ型レジスト層を除去する。
【0022】(5)異物を確認してレーザーリペア装置
によりその異物を除去する。
によりその異物を除去する。
【0023】(6)ポジ型レジスト層を被覆する。
【0024】(7)上記透明導電層の異物除去部を露光
し、その異物除去部に位置するポジ型レジスト層を現像
により除去する。
し、その異物除去部に位置するポジ型レジスト層を現像
により除去する。
【0025】(8)残存するポジ型レジスト層をマスク
にして透明導電層を被覆する。
にして透明導電層を被覆する。
【0026】(9)残存するポジ型レジスト層を除去す
る。
る。
【0027】以下、この異物の除去を(1)〜(9)の
工程に添って図9〜図15により説明する。
工程に添って図9〜図15により説明する。
【0028】工程(1) 図9に示すように透明電極9に異物12が混入した場合
には、先ずその透明電極9の上に厚み1〜数μmのポジ
型レジスト層13をスピンコート法等により塗布形成
し、次いでベーキングする。
には、先ずその透明電極9の上に厚み1〜数μmのポジ
型レジスト層13をスピンコート法等により塗布形成
し、次いでベーキングする。
【0029】工程(2) 図10に示すようにストライプ電極パターン用マスク1
4を用いて露光する。工程(3) 現像し、光照射領域に対応する領域のレジスト層13を
溶解して除去する。
4を用いて露光する。工程(3) 現像し、光照射領域に対応する領域のレジスト層13を
溶解して除去する。
【0030】工程(4) 塩酸系の液にてエッチングし、ストライプ電極を形成
し、次いで残存するポジ型レジスト層を除去する。この
場合、透明電極9のストライプ電極パターンは通常各画
素5、6、7のストライプ方向と直交する方向に形成さ
れ、その幅は640×400画素の対角距離10インチ
サイズの表示素子においては約300μmである。
し、次いで残存するポジ型レジスト層を除去する。この
場合、透明電極9のストライプ電極パターンは通常各画
素5、6、7のストライプ方向と直交する方向に形成さ
れ、その幅は640×400画素の対角距離10インチ
サイズの表示素子においては約300μmである。
【0031】工程(5) 図11に示すように目視もしくは顕微鏡を用いて異物1
2を確認し、レーザーリペア装置により異物12を除去
する。
2を確認し、レーザーリペア装置により異物12を除去
する。
【0032】工程(6) 基板を洗浄した後に、図12に示すように工程(1)と
同様に透明電極9の非成膜領域16を含めて透明電極9
上にわたって厚み1〜数μmのポジ型レジスト層17を
スピンコート法等により被覆し、次いでベーキングす
る。
同様に透明電極9の非成膜領域16を含めて透明電極9
上にわたって厚み1〜数μmのポジ型レジスト層17を
スピンコート法等により被覆し、次いでベーキングす
る。
【0033】工程(7) 図13に示すようにスポット露光する。このスポット光
源により照射するに当たっては、そのスポット径を50
〜200μmΦにするとよい。このような径にする理由
は、通常、異物の径は30〜100μmΦであり、この
径よりも大きくする必要から最小の値が決められ、他
方、電極ストライプ間のピッチは一般的に200〜40
0μmであるので、そのピッチより小さくして短絡を防
止する。これにより、後で形成する透明電極9が既に形
成された透明電極9と10〜20μmの幅で重なり、電
気的な接続が完全になされる。その後、露光された一部
のレジスト層17を現像して除去する。
源により照射するに当たっては、そのスポット径を50
〜200μmΦにするとよい。このような径にする理由
は、通常、異物の径は30〜100μmΦであり、この
径よりも大きくする必要から最小の値が決められ、他
方、電極ストライプ間のピッチは一般的に200〜40
0μmであるので、そのピッチより小さくして短絡を防
止する。これにより、後で形成する透明電極9が既に形
成された透明電極9と10〜20μmの幅で重なり、電
気的な接続が完全になされる。その後、露光された一部
のレジスト層17を現像して除去する。
【0034】工程(8) 図14に示すように、この透明基板1を完全に洗浄乾燥
し、そして、上記レジスト層17をマスクにして真空蒸
着やスパッタリング等でインジウム・スズ酸化物等から
なる透明電極18を2000〜3000Åの厚みで形成
する。
し、そして、上記レジスト層17をマスクにして真空蒸
着やスパッタリング等でインジウム・スズ酸化物等から
なる透明電極18を2000〜3000Åの厚みで形成
する。
【0035】工程(9) 超音波を利用したリフトオフ法等により残存するレジス
ト層17とその層の上の一部の透明電極18を除去し
て、図15に示すような構成にする。
ト層17とその層の上の一部の透明電極18を除去し
て、図15に示すような構成にする。
【0036】かくして上記の修正法によれば、透明電極
9の成膜時に付着した異物付近のみを除去し、再成膜す
ることによりカラーフィルタの歩留りの向上した。
9の成膜時に付着した異物付近のみを除去し、再成膜す
ることによりカラーフィルタの歩留りの向上した。
【0037】この例ではレーザーリペア装置を用いた
が、これに代えてスポット露光を用いたフォトリソグラ
フィ技術により湿式にて除去してもよい。
が、これに代えてスポット露光を用いたフォトリソグラ
フィ技術により湿式にて除去してもよい。
【0038】尚、本発明は上記実施例に限られず、本発
明の要旨を逸脱しない範囲内で種々の変更、改良等は何
ら差し支えない。
明の要旨を逸脱しない範囲内で種々の変更、改良等は何
ら差し支えない。
【0039】
【発明の効果】以上のように、本発明は、透明基板上に
薄膜形成法により透明導電層を形成した後に透明導電層
内の異物の有無を確認し、異物があった場合に透明導電
層の異物含有領域に透明導電層用のエッチング液を滴下
するか、もしくはレーザー光を照射して、その異物とそ
の周辺の透明導電層を除去するという修正法であり、こ
れにより、その異物を含む透明導電層の全体をエッチン
グ液により剥離除去するという必要がなく、その結果、
製造の歩留りが向上して製造コストが低減する。
薄膜形成法により透明導電層を形成した後に透明導電層
内の異物の有無を確認し、異物があった場合に透明導電
層の異物含有領域に透明導電層用のエッチング液を滴下
するか、もしくはレーザー光を照射して、その異物とそ
の周辺の透明導電層を除去するという修正法であり、こ
れにより、その異物を含む透明導電層の全体をエッチン
グ液により剥離除去するという必要がなく、その結果、
製造の歩留りが向上して製造コストが低減する。
【図1】本実施例における製造プロセスの一工程を示す
断面図である。
断面図である。
【図2】本実施例における製造プロセスの一工程を示す
断面図である。
断面図である。
【図3】本実施例における製造プロセスの一工程を示す
断面図である。
断面図である。
【図4】本実施例における製造プロセスの一工程を示す
断面図である。
断面図である。
【図5】本実施例における製造プロセスにより最終的に
成膜形成した液晶表示素子の一部断面図である。
成膜形成した液晶表示素子の一部断面図である。
【図6】本実施例における修正法の一工程を示す断面図
である。
である。
【図7】本実施例における修正法の一工程を示す断面図
である。
である。
【図8】本実施例における修正法の一工程を示す断面図
である。
である。
【図9】本実施例における修正法の一工程を示す断面図
である。
である。
【図10】本実施例における修正法の一工程を示す断面
図である。
図である。
【図11】本実施例における修正法の一工程を示す断面
図である。
図である。
【図12】本実施例における修正法の一工程を示す断面
図である。
図である。
【図13】本実施例における修正法の一工程を示す断面
図である。
図である。
【図14】本実施例における修正法の一工程を示す断面
図である。
図である。
【図15】本実施例における修正法の一工程を示す断面
図である。
図である。
1・・・・透明基板 2・・・・遮光膜 5、6、7・・・・画素 8・・・・オーバーコート層 9・・・・透明電極 11・・・透明導電層 10、12・・・・異物
Claims (1)
- 【請求項1】 透明基板上に薄膜形成法により透明導電
層を形成した後に該透明導電層内の異物の有無を確認
し、異物があった場合に透明導電層の異物含有領域に透
明導電層用のエッチング液を滴下するか、もしくはレー
ザー光を照射して、その異物を除去するとともに透明導
電層に非成膜領域を成し、然る後に該非成膜領域に所定
形状のマスクを用いた薄膜形成法により透明導電層を形
成する液晶表示素子用透明導電層の修正法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19803892A JPH0643470A (ja) | 1992-07-24 | 1992-07-24 | 液晶表示素子用透明導電層の修正法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19803892A JPH0643470A (ja) | 1992-07-24 | 1992-07-24 | 液晶表示素子用透明導電層の修正法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0643470A true JPH0643470A (ja) | 1994-02-18 |
Family
ID=16384507
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19803892A Pending JPH0643470A (ja) | 1992-07-24 | 1992-07-24 | 液晶表示素子用透明導電層の修正法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0643470A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0642158B1 (en) * | 1993-09-02 | 2001-11-14 | General Electric Company | Method of isolating vertical shorts in an electronic array |
-
1992
- 1992-07-24 JP JP19803892A patent/JPH0643470A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0642158B1 (en) * | 1993-09-02 | 2001-11-14 | General Electric Company | Method of isolating vertical shorts in an electronic array |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3957609A (en) | Method of forming fine pattern of thin, transparent, conductive film | |
JPH0572528A (ja) | カラーフイルターの修正方法 | |
KR101380493B1 (ko) | 액정 표시 장치용 컬러 필터 기판 및 그의 제조 방법 | |
JPH0643470A (ja) | 液晶表示素子用透明導電層の修正法 | |
US6416886B1 (en) | Organic electroluminescence device and manufacturing method thereof | |
JPH04369604A (ja) | カラーフィルタの欠陥部修正方法 | |
JPH1039128A (ja) | カラーフィルタ | |
KR100538291B1 (ko) | 컬러필터기판의제조방법 | |
JP3521490B2 (ja) | 液晶表示素子およびその製造方法 | |
JPH05303014A (ja) | カラーフィルターの修正法 | |
JPH085815A (ja) | カラーフィルターの製造方法 | |
JP3655026B2 (ja) | 厚膜パターンの形成方法 | |
JP3033632B2 (ja) | カラーフィルターおよび液晶表示素子の製造方法 | |
JP3122499B2 (ja) | カラーフィルタの製造方法 | |
JPH07287114A (ja) | カラーフィルタ及びカラーフィルタの製造方法 | |
JPH06208018A (ja) | カラーフィルタの製造方法 | |
JPH1039289A (ja) | 液晶表示装置用電極基板の製造方法 | |
JPH07318715A (ja) | カラーフィルターの製造方法 | |
JPH06160620A (ja) | カラーフィルタと遮光膜の形成方法 | |
JPH086008A (ja) | 液晶表示装置およびその製造方法 | |
JP2000029070A (ja) | 薄膜トランジスタアレイ基板とその製造方法および液晶表示装置 | |
JPH02204717A (ja) | 液晶表示装置およびその製造法 | |
JP2005084493A (ja) | カラーフィルタ基板の製造方法及びカラーフィルタ基板 | |
KR960009378Y1 (ko) | 액정 디스플레이용 칼라필터 기판의 구조 | |
JPH08146211A (ja) | カラーフィルターの製造方法 |