JPH0642725B2 - 電子カメラ装置 - Google Patents
電子カメラ装置Info
- Publication number
- JPH0642725B2 JPH0642725B2 JP60223823A JP22382385A JPH0642725B2 JP H0642725 B2 JPH0642725 B2 JP H0642725B2 JP 60223823 A JP60223823 A JP 60223823A JP 22382385 A JP22382385 A JP 22382385A JP H0642725 B2 JPH0642725 B2 JP H0642725B2
- Authority
- JP
- Japan
- Prior art keywords
- image pickup
- mode
- image
- electronic camera
- camera device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Television Signal Processing For Recording (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電子カメラ装置、特に高精細モードを有する
電子カメラ装置に関する。
電子カメラ装置に関する。
〔従来技術〕 従来の電子カメラ装置、例えば家庭用のＶＴＲカメラ
は、動画像を主対象としているため、フリツカを減少さ
せるようラインインタレースモードのみで作動するよう
構成され、静止画の高精細化等を目的とするノン・イン
タレースモードを有するものはなかつた。
は、動画像を主対象としているため、フリツカを減少さ
せるようラインインタレースモードのみで作動するよう
構成され、静止画の高精細化等を目的とするノン・イン
タレースモードを有するものはなかつた。
また、従来の撮像素子をノン・インタレースモードで作
動させると、読み出し速度を２倍にしなければならない
ため時間軸の変換を要し、その周辺駆動回路が複雑とな
り、さらにまた、書き込み／読み出し用のクロツク信号
周波数が高くなるため、撮像素子そのものの性能も低下
するという欠点があつた。
動させると、読み出し速度を２倍にしなければならない
ため時間軸の変換を要し、その周辺駆動回路が複雑とな
り、さらにまた、書き込み／読み出し用のクロツク信号
周波数が高くなるため、撮像素子そのものの性能も低下
するという欠点があつた。
本発明は、上記従来例の欠点を除去すると同時に、一台
の電子カメラ装置で従来のインタレースモードととも
に、高精細のノン・インタレースモードにも容易に切換
えることができる電子カメラの提供を目的としている。
の電子カメラ装置で従来のインタレースモードととも
に、高精細のノン・インタレースモードにも容易に切換
えることができる電子カメラの提供を目的としている。
本発明の電子カメラ装置では２個の撮像素子もしくはこ
れと同価の２分割読み出し出力を有する１個の撮像素子
のそれぞれの画素ラインを、受光部において前記各画素
がオフセツト関係となるよう配設し、画像信号出力を取
り出す手段を有する。
れと同価の２分割読み出し出力を有する１個の撮像素子
のそれぞれの画素ラインを、受光部において前記各画素
がオフセツト関係となるよう配設し、画像信号出力を取
り出す手段を有する。
インタレースモード時には前記各画素出力をフイールド
時間間隔で交互に読出し、またノン・インタレースモー
ド時には、前記各画素出力を同時に読み出したのち時間
軸変換を施して、それぞれ前記各モードにおける画像信
号を取り出す。
時間間隔で交互に読出し、またノン・インタレースモー
ド時には、前記各画素出力を同時に読み出したのち時間
軸変換を施して、それぞれ前記各モードにおける画像信
号を取り出す。
以下に本発明を実施例に基づいて説明する。第１図およ
び第２図は、本発明による一実施例のそれぞれフイール
ド撮像素子が２板式の場合のインタレースモードおよび
ノン・インタレースモードのブロツク回路図である。撮
像素子１および２の受光部における各画素配列（フオー
マツト）は、第３図に示すような関係に配設する。本実
施例においては、各撮像素子１，２の画素数は、水平方
向Ｈ×垂直方向Ｖ＝５００×２５０と仮定してあり、図
中、○印は撮像素子１に対応する各画素、×印は撮像素
子２に対応することを示し、受光部の各画素ラインは、
図示のように各画素がオフセツト関係になるよう配設し
てある。
び第２図は、本発明による一実施例のそれぞれフイール
ド撮像素子が２板式の場合のインタレースモードおよび
ノン・インタレースモードのブロツク回路図である。撮
像素子１および２の受光部における各画素配列（フオー
マツト）は、第３図に示すような関係に配設する。本実
施例においては、各撮像素子１，２の画素数は、水平方
向Ｈ×垂直方向Ｖ＝５００×２５０と仮定してあり、図
中、○印は撮像素子１に対応する各画素、×印は撮像素
子２に対応することを示し、受光部の各画素ラインは、
図示のように各画素がオフセツト関係になるよう配設し
てある。
各画素ラインには、それぞれ、（撮像素子番号−ライン
番号）の番地、すなわち１−１，２−１，１−２，２−
２，１−３，２−３，………等を付す。第４図(a),(b)
は、それぞれ撮像素子１，２からの各出力データ列を示
す。各ラインの時間は、インタレースモード時の水平走
査時間に等しい。
番号）の番地、すなわち１−１，２−１，１−２，２−
２，１−３，２−３，………等を付す。第４図(a),(b)
は、それぞれ撮像素子１，２からの各出力データ列を示
す。各ラインの時間は、インタレースモード時の水平走
査時間に等しい。
第１図に示すインタレースモードにおいては、従来方法
と同じに、撮像素子１および２から、フイールド毎に１
−１，２−１，１−２，２−２，１−３，２−３，……
のように交互に信号を読み出せばよい。５，６は撮像素
子出力の各増幅器、Ｓは上記の交互のライン切換えスイ
ツチ、７は信号処理回路で、端子８にインタレースモー
ド画像信号出力Ｏを得るよう構成してある。
と同じに、撮像素子１および２から、フイールド毎に１
−１，２−１，１−２，２−２，１−３，２−３，……
のように交互に信号を読み出せばよい。５，６は撮像素
子出力の各増幅器、Ｓは上記の交互のライン切換えスイ
ツチ、７は信号処理回路で、端子８にインタレースモー
ド画像信号出力Ｏを得るよう構成してある。
つぎに、第２図に示すノン・インタレースモードにおい
ては、撮像素子１，２から同時に読出し、それぞれ増幅
器５，６で増幅ののち、時間軸変換回路９を経て、信号
処理回路７でノン・インタレースモード画像信号出力
Ｏ′を端子１０に得られるように構成してある。第５図
は、上記時間軸変換回路図の一例を示し、この回路によ
り、第４図(a),(b)のデータ列の各信号２１，２２をそ
れぞれ同時に入力（ＩＮ1，ＩＮ2）して、第４図(c)に
示すようなデータ列に変換するものである。
ては、撮像素子１，２から同時に読出し、それぞれ増幅
器５，６で増幅ののち、時間軸変換回路９を経て、信号
処理回路７でノン・インタレースモード画像信号出力
Ｏ′を端子１０に得られるように構成してある。第５図
は、上記時間軸変換回路図の一例を示し、この回路によ
り、第４図(a),(b)のデータ列の各信号２１，２２をそ
れぞれ同時に入力（ＩＮ1，ＩＮ2）して、第４図(c)に
示すようなデータ列に変換するものである。
第５図において、前記入力信号２１，２２は、それぞれ
アナログ／デイジタル変換器（Ａ／Ｄ）２３，２４によ
りデイジタル化したのち、各スイツチＳ1，Ｓ3を経て各
ラインメモリ２５，２６；２７，２８（ＬＭ−１，ＬＭ
−２；ＬＭ−３，ＬＭ−４）に入力する。入力２１と２
２との各ラインメモリの書き込みおよび読み出しのクロ
ツク周波数の比は１：２となり、ラインメモリ２７，２
８は、スイツチＳ4を経て遅延線回路２９により時間を
１／２に圧縮している。
アナログ／デイジタル変換器（Ａ／Ｄ）２３，２４によ
りデイジタル化したのち、各スイツチＳ1，Ｓ3を経て各
ラインメモリ２５，２６；２７，２８（ＬＭ−１，ＬＭ
−２；ＬＭ−３，ＬＭ−４）に入力する。入力２１と２
２との各ラインメモリの書き込みおよび読み出しのクロ
ツク周波数の比は１：２となり、ラインメモリ２７，２
８は、スイツチＳ4を経て遅延線回路２９により時間を
１／２に圧縮している。
ラインメモリ２５に書き込みを行つている時は、ライン
メモリ２６が読み出しを行うようスイツチＳ1とＳ2の切
換えを行う。１／２Ｈの遅延回路２９は、撮像素子２の
出力を撮像素子１の出力に接続するためのものであり、
この切換えをスイツチＳ5で行つている。スイツチＳ5の
出力はデジタル・アナログ変換器（Ｄ／Ａ）３０によ
り、端子３１にアナログ信号出力を得、第２図に示した
信号処理回路７へ入力して、ノン・インタレースモード
画像信号出力Ｏ′１０を得ることができる。
メモリ２６が読み出しを行うようスイツチＳ1とＳ2の切
換えを行う。１／２Ｈの遅延回路２９は、撮像素子２の
出力を撮像素子１の出力に接続するためのものであり、
この切換えをスイツチＳ5で行つている。スイツチＳ5の
出力はデジタル・アナログ変換器（Ｄ／Ａ）３０によ
り、端子３１にアナログ信号出力を得、第２図に示した
信号処理回路７へ入力して、ノン・インタレースモード
画像信号出力Ｏ′１０を得ることができる。
以上において、撮像素子からのデータ読み出しレート
は、両モード共同一であるので、その周辺駆動回路も共
用することができる利点がある。
は、両モード共同一であるので、その周辺駆動回路も共
用することができる利点がある。
また、上記実施例は、それぞれフイールド撮像素子１お
よび２を有する２板式の場合について説明したが、これ
と等価の分割読み出し可能な一個の撮像素子を用いても
よいことはもちろんである。
よび２を有する２板式の場合について説明したが、これ
と等価の分割読み出し可能な一個の撮像素子を用いても
よいことはもちろんである。
以上説明してきたように、本発明によれば、一台の電子
カメラ装置で、従来の動画像を主とするインタレースモ
ード、および高精細静止画用に解像度の高いノン・イン
タレースモードの画像信号出力を容易に得られるように
なつた。
カメラ装置で、従来の動画像を主とするインタレースモ
ード、および高精細静止画用に解像度の高いノン・イン
タレースモードの画像信号出力を容易に得られるように
なつた。
第１図および第２図は、それぞれ本発明による一実施例
のインタレースモードおよびノン・インタレースモード
のブロツク回路図、第３図は、撮像素子の受光面におけ
る各画素配列（フオーマツト）、第４図(a),(b),(c)は
それぞれ各撮像素子の出力データ列と、ノン・インタレ
ースモードにおける時間軸変換後のデータ列、第５図
は、ノン・インタレースモードにおける時間軸変換回路
図の一例である。 １，２……撮像素子 ４………ビームスプリツタ ７………信号処理回路 ８………インタレースモード信号出力 ９………時間軸変換回路 １０………ノン・インタレースモード信号出力 ２９………遅延回路
のインタレースモードおよびノン・インタレースモード
のブロツク回路図、第３図は、撮像素子の受光面におけ
る各画素配列（フオーマツト）、第４図(a),(b),(c)は
それぞれ各撮像素子の出力データ列と、ノン・インタレ
ースモードにおける時間軸変換後のデータ列、第５図
は、ノン・インタレースモードにおける時間軸変換回路
図の一例である。 １，２……撮像素子 ４………ビームスプリツタ ７………信号処理回路 ８………インタレースモード信号出力 ９………時間軸変換回路 １０………ノン・インタレースモード信号出力 ２９………遅延回路
Claims (1)
- 【請求項１】２個の撮像素子もしくはこれと同価の２分
割読み出し出力を有する１個の撮像素子のそれぞれの画
素ラインを、受光部において前記各画素がオフセツト関
係となるよう配設し、インタレースモード時には前記各
画素出力をフイールド時間間隔で交互に読出し、またノ
ン・インタレースモード時には、前記各画素出力を同時
に読み出したのち時間軸変換を施して、それぞれ前記各
モードにおける画像信号出力を取り出す手段を備えたこ
とを特徴とする電子カメラ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60223823A JPH0642725B2 (ja) | 1985-10-09 | 1985-10-09 | 電子カメラ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60223823A JPH0642725B2 (ja) | 1985-10-09 | 1985-10-09 | 電子カメラ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6284662A JPS6284662A (ja) | 1987-04-18 |
| JPH0642725B2 true JPH0642725B2 (ja) | 1994-06-01 |
Family
ID=16804278
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60223823A Expired - Lifetime JPH0642725B2 (ja) | 1985-10-09 | 1985-10-09 | 電子カメラ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0642725B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02177672A (ja) * | 1988-09-28 | 1990-07-10 | Toshiba Corp | ビデオカメラ装置 |
-
1985
- 1985-10-09 JP JP60223823A patent/JPH0642725B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6284662A (ja) | 1987-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5764289A (en) | Solid-state image pick-up apparatus | |
| JPH01280977A (ja) | テレビジョンシステムの子画面表示方法及びその装置 | |
| JP3740235B2 (ja) | 撮像装置及び撮像記録再生装置 | |
| JP4049896B2 (ja) | 画像入力装置 | |
| JP2555986B2 (ja) | 高感度テレビカメラ装置 | |
| US7057652B2 (en) | Color solid-state imaging apparatus | |
| JPH0642725B2 (ja) | 電子カメラ装置 | |
| JP2897665B2 (ja) | 固体撮像素子の駆動方法 | |
| JPS61244183A (ja) | 走査変換方式 | |
| JPS6188682A (ja) | 画像処理回路 | |
| JPH04137888A (ja) | 固体撮像素子及びその駆動方法 | |
| JPS6043712B2 (ja) | ２次元電荷転送素子を用いた映像信号の合成方法 | |
| JP2646985B2 (ja) | 固体撮像装置 | |
| JP2598778B2 (ja) | 内視鏡用テレビ表示装置 | |
| JP2708822B2 (ja) | 撮像装置 | |
| JP2001057654A (ja) | 高感度撮像装置 | |
| JP2994391B2 (ja) | 電子スチルカメラ | |
| JPH05915B2 (ja) | ||
| JP3377558B2 (ja) | 画像読取装置 | |
| JP3003760B2 (ja) | 撮像装置 | |
| JPH06268932A (ja) | テレビカメラ | |
| JPH04134989A (ja) | 固体撮像素子の駆動方法 | |
| KR940017867A (ko) | 고선명도의 촬상장치와 고선명도의 화상정보의 기록장치 및 재생장치 | |
| JPS59149478A (ja) | 画像記録装置 | |
| JPS63185359U (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |