JPH0638716B2 - 回転体の制御装置 - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は回転体の制御装置、特に磁気録画再生装置（以
下ＶＴＲという）のキャプスタンモータにおけるモータ
回転数を変化させる場合の回転体の制御装置に関するも
のである。

従来例の構成とその問題点 第１図はＶＴＲの再生時におけるキャプスタンモータの
制御装置のブロック図である。第１図においてキャプス
タン軸１とピンチローラ２の圧着により磁気テープ３を
移送し、キャプスタン軸１に直結されたキャプスタンモ
ータ４に設けられた周波数発電機５（以下ＦＧという）
により得られる信号を第１の分周器６を介してディジタ
ル周期測定回路７に入力し、ディジタル周期測定回路７
の出力を第１のディジタル・アナログ変換回路８（以下
Ｄ・Ａ変換回路という）に入力し、キャプスタンモータ
４の回転数に応じた速度系誤差信号を得る。また磁気テ
ープ３に記録されているコントロール信号をコントロー
ルヘッド９で検出し、その出力を第２の分周器１０を介
してディジタル位相測定回路１１に入力し、基準信号発
生回路１２からの基準信号と位相比較し、ディジタル位
相測定回路１１の出力を第２のＤ・Ａ変換回路１３に入
力し、磁気テープ３のコンロール信号の基準信号に対す
る位相系誤差信号を得る。こうして得られた速度系及び
位相系誤差信号を混合回路１４に入力し、混合誤差信号
を得、この混合誤差信号を補償回路１５において利得補
償を行なったのちに、モータ駆動回路１６に入力し、キ
ャプスタンモータ４を駆動することにより、磁気テープ
３のテープ速度を制御している。

ところで、ＶＴＲの再生時には記録時のテープ送り速度
と同じテープ速度で再生する標準再生以外に、記録時の
テープ送り速度のＮ倍（Ｎ：整数）の高速再生モードが
存在する。その場合キャプスタンモータの制御装置で
は、第１の分周器６においてＦＧ５からの信号をＮ分周
してディジタル周期測定回路７に入力するとともに、第
２の分周器１０において磁気テープ３からのコントロー
ル信号をＮ分周してディジタル位相測定回路１１に入力
し、夫々の誤差出力を第１及び第２のＤ・Ａ変換回路
８，１３を介して混合回路１４に入力し、その出力を補
償回路１５を介してモータ駆動回路１６をへて、キャプ
スタンモータ４を駆動し、磁気テープを通常時のＮ倍速
のテープ速度で移送する。この場合、第１の分周器６に
おいて２Ｎ分周しているため速度系の一巡伝達関数が通
常再生時の1/Nと低くなりテープ走行が不安定になるの
で速度系の一巡伝達関数を補償する必要がある。その場
合、第１図に示す補償回路１５で利得補償している。一
般に第１及び第２のＤ・Ａ変換回路８，１３はパルス巾
変調出力（以下ＰＷＭ出力という）を低域通過フィルタ
で直流電圧に変換しているので、高速再生の場合には補
償回路１５で利得を増加するので、ＰＷＭ出力の搬送波
成分も増巾され、モータ駆動回路１６において、モータ
駆動電流が流れない部分が発生するという現象があり、
キャプスタンモータ４の制御性が悪くなり、最悪の場合
には位相制御がかからない状態となり、再生画面におけ
るノイズバーが流れるという問題がある。また一般に補
償回路はアナログ集積回路で構成するため利得値のバラ
ツキがあるという問題もある。

発明の目的 本発明はこのような従来の問題点を解決するものであ
り、高速再生時においても安定な画面を得ることを目的
とする。

発明の構成 本発明はディジタル周期測定回路（またはディジタル位
相測定回路）の出力をディジタルゲイン補正回路を挿入
することにより、高速再生速度に応じて利得を変化させ
ても、ＰＷＭ出力の搬送波成分は増加しないようにする
ことにより、高速再生時においても安定な再生画像を得
ることができる回転体の制御装置を提供するものであ
る。

実施例の説明 以下本発明の一実施例を図面を参照して説明する。第２
図は本発明のＶＴＲの再生時におけるキャプスタンモー
タの制御装置のブロック図である。第２図においてキャ
プスタン軸１とピンチローラ２の圧着により磁気テープ
３を移送し、キャプスタン軸１に直結されたキャプスタ
ンモータ４に設けられたＦＧ５により得られる信号を第
１の分周器６を介してディジタル周期測定回路７に入力
し、ディジタル周期測定回路７の出力をディジタルゲイ
ン補正回路２１に入力し、第１のディジタルゲイン補正
回路２１の出力を第１のＤ・Ａ変換回路８に入力し、キ
ャプスタンモータ４の回転数に応じた速度系誤差信号を
得る。また磁気テープ３に記録されているコントロール
信号をコントロールヘッド９で検出し、その出力を第２
の分周器１０を介してディジタル位相測定回路１１に入
力し、基準信号発生回路１２からの基準信号と位相比較
し、ディジタル位相測定回路１１の出力を第２のディジ
タルゲイン補正回路２２に入力し、第２のディジタルゲ
イン補正回路２２の出力を第２のＤ・Ａ変換回路１３に
入力し、磁気テープ３のコントロール信号の基準信号に
対する位相系誤差信号を得る。こうして得られた速度系
及び位相系誤差信号を混合回路１４に入力し、混合誤差
信号を得、この混合誤差信号をモータ駆動回路１６に入
力し、キャプスタンモータ４を駆動することにより、磁
気テープ３のテープ速度を制御している。

第３図に本実施例のディジタルゲイン補正回路の要部回
路ブロック図を示し、第４図に第３図におけるＰＷＭ回
路３４の出力波形を示す。第３図においてディジタル周
期測定回路７（またはディジタル位相測定回路１１）の
ディジタル誤差信号がｍ（ｍは正の整数）ビットラッチ
回路３１に入力され、ｍビットラッチ回路３１の出力が
ｎ（ｎは０，±１，±２，………）ビットビットシフト
回路３２に入力され、ビットシフト指令回路３３の指令
によりｍビットの誤差信号をｎビットだけビットシフト
を行う。このｎビットビットシフト回路３２においてデ
ィジタル的にゲイン補正が行われ、ビットシフトを行な
わない場合（ｎ＝０）にはゲインは２^０＝１となり、１
ビット桁上げされる場合（ｎ＝１）にはゲインは２^１＝
２となる。さらにｎビットビットシフト回路３２のディ
ジタル信号出力をアナログ信号に変換するためＰＷＭ回
路３４に入力するが、ＰＷＭ回路３４の出力の搬送波信
号に同期させてｎビットビットシフト回路３２のビット
シフトをｎ＝０とｎ＝１を交互にくり返すことによりゲ
インＫは が得られる。

第３図において、ディジタル周期測定回路７からのディ
ジタル周期誤差信号がｍビットラッチ回路３１において
１０ビットラッチされる場合を考えると、例えばディジ
タル周期誤差信号が２進数（００００００１１００）
（１０進数で１２）でラッチされ、ｎビットビットシフ
ト回路３２にこの１０ビットラッチ誤差信号（００００
００１１００）が入力され、ビットシフト指令回路３３
から指令信号としてゲイン補正が１．５となるように指
令が来た場合、前記１０ビットラッチ誤差信号はｎビッ
トビットシフト回路３２において、 ∴ｎ＝０ となるため、ビットシフトしない（２^０）のディジタル
誤差信号（００００００１１００）と１ビット左にシフ
トした（２^１）のディジタル誤差信号（０００００１１
０００）とをＰＷＭ回路３４に同期して交互にｎビット
ビットシフト回路３２よりＰＷＭ回路３４に送り出され
ることとなる。

これにより、平均のディジタル誤差信号は、 となり、ゲイン補正値は、 １８÷１２＝１．５ となり、所望の値を実現することができる。第４図にＰ
ＷＭ回路３４の出力波形（ビットシフトをｎ＝０とｎ＝
１とに交互にくり返した場合）を示す。ＰＷＭ回路３４
の出力は低域通過フィルタ３５に入力され、アナログ信
号に変換される。第５図にゲイン補正回路の入出力特性
を示し、ｎビットビットシフト回路３２でｎ＝０，ｎ＝
１，ｎ＝０と１とを交互にくり返す場合のそれぞれのゲ
イン特性を示す。

発明の効果 以上の本発明によれば、ＶＴＲの高速再生においてもキ
ャプスタンモータの速度系の一巡伝達関数をディジタル
ゲイン補正回路により、ＰＷＭ出力の搬送波成分を増巾
することなく補償することにより、キャプスタンモータ
の回転数変動が極めて小さくなるため、高速再生時の再
生画像が極めて安定になるとともに、ディジタル的にゲ
イン補正をするためゲインのバラツキはなく、またディ
ジタル集積回路化に適した回転体の制御装置を提供でき
る。

【図面の簡単な説明】

第１図はＶＴＲの再生時におけるキャプスタンモータの
制御装置の従来例のブロック図、第２図は本発明の一実
施例のＶＴＲの再生時におけるキャプスタンモータの制
御装置のブロック図、第３図は第２図における要部回路
のブロック図、第４図は第３図におけるＰＷＭ回路出力
波形の波形図、第５図はディジタルゲイン補正回路の入
出力特性を示す特性図である。 １……キャプスタン軸、２……ピンチローラ、３……磁
気テープ、４……キャプスタンモータ、５……周波数発
電機、６……第１の分周器、７……ディジタル周期測定
回路、８……第１のＤ・Ａ変換回路、９……コントロー
ルヘッド、１０……第２の分周器、１１……ディジタル
位相測定回路、１２……基準信号発生回路、１３……第
２のＤ・Ａ変換回路、１４……混合回路、１５……補償
回路、１６……モータ駆動回路、２１……第１のディジ
タルゲイン補正回路、２２……第２のディジタルゲイン
補正回路、３１……ｍビットラッチ回路、３２……ｎビ
ットビットシフト回路、３３……ビットシフト指令回
路、３４……ＰＷＭ回路、３５……低域通過フィルタ。

Claims (2)

【特許請求の範囲】
1. 【請求項１】回転体に設けられた高速検出器より得られ
   る信号を入力するディジタル周期測定回路と、前記ディ
   ジタル周期測定回路の出力を入力するディジタルゲイン
   補正回路と、前記ディジタルゲイン補正回路の出力をデ
   ィジタル・アナログ変換回路を介して入力する回転体駆
   動回路と、前記回転体を駆動するための回転体制御装置
   部とを備え、前記ディジタルゲイン補正回路は前記ディ
   ジタル周期測定回路の出力を入力するｍビットラッチ回
   路（ｍは正の整数）と、前記ｍビットラッチ回路の出力
   を入力するｎビットビットシフト回路（ｎは０，±１，
   ±２，………）とからなり、ビットシフト指令に基づい
   て前記ｍビットラッチ回路の出力を前記ｎビットビット
   シフト回路においてｎビットビットシフトさせ、前記ｎ
   ビットビットシフト回路の出力を前記ディジタル・アナ
   ログ変換回路に入力させるとともに、 ２^ｎ（ｎ＝０，±１，±２，………） 倍のゲインを持たせることができるようにビットシフト
   指令により前記ディジタル・アナログ変換回路に同期さ
   せてｎビットシフト回路をｎビットシフトさせることに
   より、ゲイン補正値を所望の値に設定可能にしたことを
   特徴とする回転体の制御装置。
2. 【請求項２】ディジタルゲイン補正回路のゲインＫは （ｎ＝０，±１，±２，……） であることを特徴とする特許請求の範囲第１項に記載の
   回転体の制御装置。