JPH0637095A - バンプ形成方法 - Google Patents

バンプ形成方法

Info

Publication number
JPH0637095A
JPH0637095A JP4213320A JP21332092A JPH0637095A JP H0637095 A JPH0637095 A JP H0637095A JP 4213320 A JP4213320 A JP 4213320A JP 21332092 A JP21332092 A JP 21332092A JP H0637095 A JPH0637095 A JP H0637095A
Authority
JP
Japan
Prior art keywords
bumps
bump
opening
polyimide
resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4213320A
Other languages
English (en)
Inventor
Yasunori Gama
保典 蒲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tanaka Kikinzoku Kogyo KK
Original Assignee
Tanaka Kikinzoku Kogyo KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tanaka Kikinzoku Kogyo KK filed Critical Tanaka Kikinzoku Kogyo KK
Priority to JP4213320A priority Critical patent/JPH0637095A/ja
Publication of JPH0637095A publication Critical patent/JPH0637095A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Electroplating Methods And Accessories (AREA)

Abstract

(57)【要約】 【目的】 半導体の高密度化に伴い、バンプ配列のピッ
チが狭くなっても安定した高さと断面積を有し、隣りの
バンプと短絡する危険の少ない形状を有するバンプを形
成する方法を提供する。 【構成】 ウェハー上に多数形成せる半導体素子のダイ
シングラインに沿って多数配列形成された電極部上にバ
ンプを形成するに於いて、電極部上にダイシングライン
から見て頂点が上向きと下向きに交互に三角形のポリイ
ミド開口部を配列形成し、この電極部上のポリイミド開
口部に、数倍の面積の相似形状の底面を有し且つ電極部
が底面の一頂点側にくるように交互に逆の方向性を持つ
三角形のレジスト開口部を形成し、このレジスト開口部
に三角柱状のバンプを形成することを特徴とするバンプ
形成方法。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、ウェハー上に多数形成
された半導体素子の電極部上に、チップ部品の実装に好
適なバンプを形成する方法に関する。
【0002】
【従来の技術】図13に示すようにウェハー1上に多数形
成された半導体素子2は、ダイシングライン3で区画さ
れ、ダイシングライン3に沿って図14に示すように電極
部4が多数配設されている。
【0003】電極部4上にチップ部品実装の為のバンプ
を形成する従来の方法は、先ず図13、14に示すように半
導体素子2が多数形成されたウェハー1の全面に、図1
に示すようにポリイミド前駆体5を塗布した後、図18に
示すようなポリイミド開口部6をフォトリソグラフによ
り図2に示すようにポリイミド前駆体5にパターニング
する。次にポリイミド前駆体5のキュアを行って図3に
示すように配線保護膜(ポリイミド)7を形成する。次
いでウェハー1の全面に図4に示すようにバリアメタル
8をスパッタリングにより被着する。次に図5に示すよ
うにストレートバンプ用に厚膜の感光性レジスト9を全
面に塗布した後、図19に示すように電極部4上のポリイ
ミド開口部6に重合するレジスト開口部10を形成する為
にフォトリソグラフにより図6に示すように感光性レジ
スト9をパターニングする。次いで図7に示すようにバ
リアメタル8をメッキ用電極として湿式メッキ法により
レジスト開口部10にバンプ11を形成する。次に図8に示
すように感光性レジスト9を剥離し、ウェハー1を純水
で洗浄する。次いで図9に示すように全面に感光性レジ
スト12を塗布し、バンプ11を被うようにフォトリソグラ
フにより図10に示すように感光性レジスト12をパターニ
ングする。次にバンプ11を変質、溶解させない為にパタ
ーニングされた感光性レジスト12をマスクに、バリアメ
タル8を図11に示すようにエッチングし、個々のバンプ
11の電気的短絡を断つ。然る後、図12に示すようにバン
プ11を被っていた感光性レジスト12を剥離することで、
図20に示すようにバンプ11の形成を完了させていた。
【0004】ところで半導体の高密度化に伴い前記従来
の方法のままバンプ11の狭ピッチ化を行うと、必要とさ
れるバンプ11の高さに対してバンプ11の断面積が小さく
なる為、メッキ用レジスト開口部10にメッキ液が入りに
くくなり、バンプ11が生長しなかったり、バンプ11の高
さが不安定になるものである。またこれを防ぐ為に前記
従来の方法で、バンプ11の底面積を極力大きくしようと
すると、隣りのバンプ11と短絡する危険が増える。
【0005】
【発明が解決しようとする課題】そこで本発明は、半導
体の高密度化に伴い、バンプ配列のピッチが狭くなって
も、安定した高さと断面積を有し、隣りのバンプと短絡
する危険の少ない形状を有するバンプを形成する方法を
提供しようとするものである。
【0006】
【課題を解決するための手段】上記課題を解決するため
の本発明のバンプ形成方法は、ウェハー上に多数形成せ
る半導体素子のダイシングラインに沿って多数配列形成
された電極部上にバンプを形成するに於いて、電極部上
に、ダイシングラインから見て頂点が上向きと下向きに
交互に三角形のポリイミド開口部を配列形成し、この電
極部上のポリイミド開口部に、数倍の面積の相似形状の
底面を有し且つ電極部が底面の一頂点側にくるように交
互に逆の方向性を持つ三角形のレジスト開口部を形成
し、このレジスト開口部に三角柱状のバンプを形成する
ことを特徴とするものである。
【0007】
【作用】上記のように本発明のバンプ形成方法は、交互
に逆の方向性を持つ三角柱状のバンプを形成するので、
この三角柱状のバンプを千鳥状に2列のバンプ配列とす
ることにより、電極部ピッチの2倍に近いスペースでバ
ンプを形成することができ、隣り同志のバンプが短絡す
る危険が減る。また、短絡などの危険性を増やさずに水
平方向のバンプ断面積を増やせるので、湿式バンプメッ
キに於いて、レジスト開口部の面積が小さいことによる
フォトリソグラフィ時、レジスト現像の不良やメッキ時
の高さ分布のばらつきによる不良を減らすことができ、
安定した高さと断面積を有するバンプを得ることができ
る。
【0008】
【実施例】本発明のバンプ形成方法の一実施例を図によ
って説明すると、直径5インチ、厚さ 0.4mmのウェハー
1の全面に、図1に示すようにポリイミド前駆体5を塗
布した後、図15に示すようにダイシングライン3に沿っ
て50μm間隔に配設された多数の一辺 100μmの方形の
電極部4上の内側寄りの側縁に沿って、ダイシングライ
ン3から見て頂点が上向きと下向きに交互に配列される
一辺50μmの正三角形のポリイミド開口部6′をフォト
リソグラフにより図2に示すようにポリイミド前駆体5
にパターニングした。次にポリイミド前駆体5のキュア
を行って図3に示すように配線保護膜(ポリイミド)7
を形成した。次いでウェハー1の全面に図4に示すよう
にバリアメタル8をスパッタリングにより被着した。次
に図5に示すように全面に感光性レジスト9を35μm塗
布した後、図16に示すように電極部4上の正三角形のポ
リイミド開口部6′に、一辺 100μmの正三角形のレジ
スト開口部10′が頂点側で重なるように、フォトリソグ
ラフにより図6に示すように感光性レジスト9をパター
ニングした。次いで図7に示すようにバリアメタル8を
メッキ用電極として湿式メッキ法(メッキ液:EEJA
ミクロファブSn・60、メッキ液流量:10リットル/mi
n 、メッキ時間:35分)によりレジスト開口部10′にバ
ンプ11′を形成した。次に図8に示すように感光性レジ
スト9を剥離し、ウェハー1を純水で洗浄した。次いで
図9に示すように全面に感光性レジスト12を塗布し、バ
ンプ11′を被うようにフォトリソグラフにより図10に示
すように感光性レジスト12をパターニングした。次にバ
ンプ11′を変質、溶解させない為にパターニングされた
感光性レジスト12をマスクに、バリアメタル8を図11に
示すようにエッチングし、個々のバンプ11′の電気的短
絡を断った。然る後、図12に示すようにバンプ11′を被
っていた感光性レジスト12を剥離して、図17に示すよう
にバンプ11′の形成を完成させた。
【0009】一方、従来のバンプ形成方法の具体例を図
によって説明すると、実施例と同じウェハー1の全面
に、図1に示すようにポリイミド前駆体5を塗布した
後、図18に示すようにダイシングライン3に沿って50μ
m間隔に配設された多数の一辺100μmの方形の電極部
4上に、一辺90μmの方形のポリイミド開口部6をフォ
トリソグラフにより図2に示すようにポリイミド前駆体
5にパターニングした。次にポリイミド前駆体5のキュ
アを行って図3に示すように配線保護膜(ポリイミド)
7を形成した。次いでウェハー1の全面に図4に示すよ
うにバリアメタル8をスパッタリングにより被着した。
次に図5に示すように全面に感光性レジスト9を35μm
塗布した後、図19に示すように電極部4上の方形のポリ
イミド開口部6に、一辺 100μmの方形のレジスト開口
部10が重合するように、フォトリソグラフにより図6に
示すように感光性レジスト9をパターニングした。次い
で図7に示すようにバリアメタル8をメッキ用電極とし
て湿式メッキ法(メッキ液:EEJAミクロファブSn
・60、メッキ液流量:10リットル/min 、メッキ時間:
35分)によりレジスト開口部10にバンプ11を形成した。
次に図8に示すように感光性レジスト9を剥離し、ウェ
ハー1を純水で洗浄した。次いで図9に示すように全面
に感光性レジストを塗布し、バンプ11を被うようにフォ
トリソグラフにより図10に示すように感光性レジスト12
をパターニングした。次にバンプ11を変質、溶解させな
い為にパターニングされた感光性レジスト12をマスク
に、バリアメタル8を図11に示すようにエッチングし、
個々のバンプ11の電気的短絡を断った。然る後、図12に
示すようにバンプ11を被っていた感光性レジスト12を剥
離して、図20に示すようにバンプ11の形成を完了させ
た。
【0010】このようにして形成した実施例及び従来例
のバンプについて検査した処、実施例のバンプは高さが
30〜35μmあり、隣接バンプとの最短距離が95μmもあ
り、外観も安定していたのに対し、従来例のバンプは外
観が安定していたが、高さが17μmしかなく、隣接バン
プとの最短距離は45μmしかなかった。
【0011】尚、上記実施例は、従来と同じ方形の電極
部4上に正三角形のバンプを形成する場合であるが、予
めウェハー1の半導体素子2上にダイシングライン3に
沿って正三角形の電極部を千鳥配列に対向して設け、こ
の電極部上に正三角形のバンプを形成するようにしても
良いものである。
【0012】
【発明の効果】以上の通り本発明のバンプ形成方法は、
交互に逆の方向性を持つ三角柱状のバンプを形成するの
で、この三角注状のバンプを千鳥状に2列のバンプ配列
とすることにより、与えられた電極部ピッチに対して大
きなバンプ間距離が得られ、且つバンプ間距離を狭めず
にバンプ断面積をある程度まで拡大できる。従って、半
導体の高密度化に伴い、バンプ配列が狭くなっても、安
定した高さと断面積を有し、隣りのバンプと短絡する危
険の少ないバンプを形成できる。
【図面の簡単な説明】
【図1】バンプ形成方法の工程を示す図である。
【図2】バンプ形成方法の工程を示す図である。
【図3】バンプ形成方法の工程を示す図である。
【図4】バンプ形成方法の工程を示す図である。
【図5】バンプ形成方法の工程を示す図である。
【図6】バンプ形成方法の工程を示す図である。
【図7】バンプ形成方法の工程を示す図である。
【図8】バンプ形成方法の工程を示す図である。
【図9】バンプ形成方法の工程を示す図である。
【図10】バンプ形成方法の工程を示す図である。
【図11】バンプ形成方法の工程を示す図である。
【図12】バンプ形成方法の工程を示す図である。
【図13】半導体素子が多数形成されたウェハーを示す概
略斜視図である。
【図14】図13のウェハーの上面における半導体素子の電
極部の配列を示す拡大斜視図である。
【図15】本発明のバンプ形成方法において半導体素子の
電極部上に形成したポリイミド開口部を示す図である。
【図16】本発明のバンプ形成方法において半導体素子の
電極部上に形成せる図15のポリイミド開口部上に形成し
たレジスト開口部を示す図である。
【図17】本発明のバンプ形成方法によって形成したバン
プを示す一部拡大斜視図である。
【図18】従来のバンプ形成方法において半導体素子の電
極部上に形成したポリイミド開口部を示す図である。
【図19】従来のバンプ形成方法において図18のポリイミ
ド開口部上に形成したレジスト開口部を示す図である。
【図20】従来のバンプ形成方法によって形成したバンプ
を示す一部拡大斜視図である。
【符号の説明】
1 ウェハー 2 半導体素子 3 ダイシングライン 4 電極部 6′ ポリイミド開口部 10′ レジスト開口部 11′ バンプ

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 ウェハー上に多数形成せる半導体素子の
    ダイシングラインに沿って多数配列形成された電極部上
    にバンプを形成するに於いて、電極部上に、ダイシング
    ラインから見て頂点が上向きと下向きに交互に三角形の
    ポリイミド開口部を配列形成し、この電極部上のポリイ
    ミド開口部に、数倍の面積の相似形状の底面を有し且つ
    電極部が底面の一頂点側にくるように交互に逆の方向性
    を持つ三角形のレジスト開口部を形成し、このレジスト
    開口部に三角柱状のバンプを形成することを特徴とする
    バンプ形成方法。
JP4213320A 1992-07-17 1992-07-17 バンプ形成方法 Pending JPH0637095A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4213320A JPH0637095A (ja) 1992-07-17 1992-07-17 バンプ形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4213320A JPH0637095A (ja) 1992-07-17 1992-07-17 バンプ形成方法

Publications (1)

Publication Number Publication Date
JPH0637095A true JPH0637095A (ja) 1994-02-10

Family

ID=16637202

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4213320A Pending JPH0637095A (ja) 1992-07-17 1992-07-17 バンプ形成方法

Country Status (1)

Country Link
JP (1) JPH0637095A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190138262A (ko) * 2018-06-04 2019-12-12 시키시마 코퍼레이션 물 냉각 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190138262A (ko) * 2018-06-04 2019-12-12 시키시마 코퍼레이션 물 냉각 장치

Similar Documents

Publication Publication Date Title
US3968360A (en) High resolution photoconductive array and process for fabricating same
JPH0637095A (ja) バンプ形成方法
FR2375719A1 (fr) Procede d'interconnexion de couches metalliques dans des circuits integres et structures resultantes
JP3703455B2 (ja) 二層バンプの形成方法
JPH02224336A (ja) 半導体装置の製造方法
JPH07263665A (ja) 半導体装置
JPH0922912A (ja) 半導体装置及びその製造方法
JPS6329940A (ja) 半導体装置の製造方法
JP2514744B2 (ja) 半導体装置の製造方法
JPS621249A (ja) 半導体装置
JPS62266851A (ja) 半田バンプ電極の形成方法
JP3279309B2 (ja) 半導体装置及びその製造方法
JPH08213402A (ja) 半導体装置の製造方法
JPH027435A (ja) 金属パンプ電極を有する半導体装置
JPH05299420A (ja) 半導体装置
JPH04278542A (ja) 半導体装置及びその製造方法
JPH05258017A (ja) 半導体集積回路装置及び半導体集積回路装置の配線レイアウト方法
JPS6329549A (ja) 多層配線構造
JPS63138752A (ja) 半導体装置の製造方法
JPH02129925A (ja) 配線の形成方法
JPH0579187B2 (ja)
JPS60192348A (ja) 半導体集積回路の多層配線の形成方法
JPS62186569A (ja) 電界効果型トランジスタの製造方法
JPS6159786A (ja) チツプホ−ル素子の製造方法
JPS61239647A (ja) 半導体装置