JPH06349982A - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置

Info

Publication number
JPH06349982A
JPH06349982A JP5134473A JP13447393A JPH06349982A JP H06349982 A JPH06349982 A JP H06349982A JP 5134473 A JP5134473 A JP 5134473A JP 13447393 A JP13447393 A JP 13447393A JP H06349982 A JPH06349982 A JP H06349982A
Authority
JP
Japan
Prior art keywords
resin
conductor
semiconductor device
lead frame
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5134473A
Other languages
English (en)
Inventor
Makoto Tanaka
田中　　誠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP5134473A priority Critical patent/JPH06349982A/ja
Publication of JPH06349982A publication Critical patent/JPH06349982A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 樹脂封止型半導体装置において、リードフレ
ームの品揃えを少なくし、標準化を図ることができ、し
かも、小型化でき、放熱効果を高めることができるもの
である。 【構成】 ダイパッドがなく、インナーリード５を有す
るリードフレームと、ポリイミドフィルムの表裏面に接
着剤を塗布して、対向するインナーリード５の先端上に
固着した３層構造フィルム１０と、この３層構造フィル
ム１０上に固着した導体板１１とを備え、この導体板１
１上にＩＣチップ１を搭載するものである。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は樹脂封止型半導体装置の
内部構造に関し、特に、その放熱性、小型化、リードフ
レームの品揃え、ＩＣパッケージの割れ、などに優れた
樹脂封止型半導体装置に関するものである。
【０００２】
【従来の技術】図５は、従来の樹脂封止型半導体装置を
示す概略断面図である。図において、１はＩＣチップ、
２はこのＩＣチップ１の表面に設けた電極パターンであ
り、この電極パターン２はこのＩＣチップ機能を入出力
する。３はリードフレームのダイパッドであり、このダ
イパッド３は金属合金から作られる。４は導電性接着剤
などの接着剤、５はインナーリード、６は金線などの金
属細線、７はモールド樹脂であり、このモールド樹脂７
はエポキシを主剤とする成形用樹脂などである。次に、
上記構成による樹脂封止型半導体装置の製造工程につい
て説明する。まず、リードフレームのダイパッド３上に
接着剤４を塗布する。そして、この接着剤４によってＩ
Ｃチップ１を固着したのち、金属細線６を用いて、電極
パターン２とインナーリード５を電気的に接続する。そ
して、全体をモールド樹脂７で封止する。
【０００３】一方、上記ＩＣチップは、トランジスタゲ
ート長による製造プロセスの違いとＩＣチップの面積に
よって製造原価が決定されるため、市場の求めるＩＣ機
能を満し、かつ、最小の面積で製造することになる。そ
の結果、ＩＣチップの面積的種類は、多くなり、例えば
ゲートアレイなどでは、４×４ｍｍ〜１５×１５ｍｍの
サイズまで幅広く存在する。また、市場の多機能要求に
伴い、ゲートアレイなどのゲート数増大によりＩＣチッ
プの動作時の発熱量も増加してきている。このＩＣチッ
プはシリコンでできているため、正常動作するには、例
えば温度１２５℃以下にしておく必要があるため、図５
に示す構造では、放熱経路がモールド樹脂の表面しかな
く、限界にきている。そこで、その解決策として、モー
ルド樹脂の表面に、金属体を接着剤で固着し、放熱効果
を高めるものが提案されているが、この放熱用金属体を
備えた樹脂封止型半導体装置（以下、ＩＣパッケージと
言う）自体が大形になるため、それを使用する電子機器
も大きくなる。その解決策として、リードフレーム材質
を、鉄系ニッケル合金（一般的に広く使用されている）
から放熱性の高い銅系合金に変更する方法である。その
放熱経路は、モールド樹脂７の熱が、リードフレームを
介してＩＣパッケージが搭載された基板上に放熱され
る。なお、この銅系合金のリードフレームは、その放熱
性の利点に反して、ＩＣパッケージを基板に搭載した後
の市場における温度変化に対して鉄系合金のリードフレ
ームに比較して劣る。
【０００４】また、ゲートアレイなどの高集積化に伴
い、高速化が進んでおり、同時スイッチングノイズが問
題となる。この同時スイッチングノイズは、ＩＣチップ
１の出力バッファ（図示せず）が同時にスイッチングす
る場合、電流の集合する電源およびグランドの配線イン
ダクタンスにより、電圧の変動（ノイズ）が生じる。こ
の変動（ノイズ）がスイッチングしていない静止端子の
信号に乗り、誤動作を引き起す。特に、クロック周波数
が５０ＭＨｚを越えると顕著になる。そこで、その解決
方法は、ＩＣパッケージのリードに割り当てる電源とグ
ランドの本数を増やす方法がとられる。
【０００５】
【発明が解決しようとする課題】しかしながら、上記構
成の樹脂封止型半導体装置、特に、ＩＣチップの面積的
種類が多い場合では、（Ａ１）ダイパッド３に対して、
ＩＣチップ１が僅かに小さい、例えば０．２ｍｍ程小さ
い場合、ＩＣチップ１をダイパッド３に接着剤４で固着
する工程では、位置決め装置の精度によっては、図６に
示すように、ダイパッド３からＩＣチップ１が、はみ出
すことになる。その状態で金属細線６を接続するワイヤ
ボンディング工程を実行すると、キャピラリー８が電極
パターン２に圧力を加えるため、この電極パターン２の
直下に応力が働き、微小な割れが生じる。（Ａ２）ダイ
パッド３に対してＩＣチップ１が可成り小さい、例えば
１．５〜２．０ｍｍ程度小さい場合、図７に示すよう
に、金属細線６がダイパッド３に接触し、電気的に、シ
ョートした状態となる。これを防ぐため、ＩＣチップ１
の面積、もしくは、細長いＩＣチップなどに応じたリー
ドフレームを準備することになる。その結果、リードフ
レームの品揃えが増加し、購買発注工数や受入検査工
数、在庫管理工数のみならず、リードフレームの低価格
製造方法であるスタンピングの金型費の負担が大きくな
る。（Ａ３）ＩＣチップの多機能化により、年々大型化
し、例えば１５×１５ｍｍのＩＣチップを、大型ＩＣパ
ッケージに搭載した場合、基板上に半田接合する工程の
リフローなどの熱により、ＩＣパッケージが割れる。
（Ｂ）リードに割り当てる電源およびグランドの本数を
増加したＩＣパッケージでは、その分のピン数が増加
し、結果的にＩＣパッケージが大きくなる。（Ｃ）銅系
合金のリードフレームが、使用されたモールド樹脂とほ
ぼ近い熱膨張係数であるため、温度変化（一時的に製品
の加速試験では−６５℃〜＋１５０℃）が加わった際、
ＩＣチップに全応力が集中し、ＩＣチップの表面に剥離
が生じ、最悪の場合には、ＩＣパッケージ内部に割れが
生じる、などの問題点があった。
【０００６】本発明は、以上述べた（ａ１）ワイヤボン
ディング工程でＩＣチップの電極パターン真下に割れが
発生すること、（ａ２）リードフレームの品揃えが多く
なること、（ａ３）半田接合工程で、ＩＣパッケージが
割れること、（Ｂ）ピン数が増加し、ＩＣパッケージが
大きくなること、（Ｃ）ＩＣパッケージ内部に割れが生
じること、などの問題点を除去するため、ダイパッドの
ないリードフレームを使用し、このリードフレームの対
向するインナーリード先端上に、絶縁性物質を介して導
体板、あるいは導体と絶縁体の積層体を固着する、優れ
た装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】第１の発明に係る樹脂封
止型半導体装置は、ダイパッドのないリードフレーム
と、このリードフレームの対向するインナーリード先端
上に固着した絶縁性物質と、この絶縁性物質上に固着し
た導体板とを備え、この導体板上にＩＣチップを搭載す
るものである。
【０００８】第２の発明に係る樹脂封止型半導体装置
は、ダイパッドのないリードフレームと、少なくとも導
体と絶縁体を交互に積層して固着し、リードフレームの
対向するインナーリード先端上に固着したＮ層積層体と
を備え、このＮ層積層体の導体上にＩＣチップを搭載す
るものである。
【０００９】
【作用】本発明は、リードフレームの品揃えを少なくす
ることができ、標準化を図ることができる。しかも、放
熱効果を高めることができ、また、電源、グランド共に
低インダクタンス化することができる。
【００１０】
【実施例】図１は本発明に係る樹脂封止型半導体装置の
一実施例を示す断面図であり、特に、ダイパッドのない
リードフレームを用いた場合を示す。図において、９は
インナーリード５に施したダイスボンディング用および
ワイヤーボンディング用のメッキ、１０は絶縁体として
機能する３層構造フィルムであり、この３層構造フィル
ム１０は、例えば１０〜１２５μｍのポリイミドフィル
ムを中心に、その表裏面に塗布した、例えば１０〜２５
μｍの熱可塑もしくは熱硬化の接着剤から構成する。１
１は、導体板であり、この導体板１１は、ニッケルを含
有する鉄系合金、例えば０．１５ｍｍ厚の４２アロイに
Ａｇメッキを施したものであり、３層構造フィルム９上
に接着によって固定する。
【００１１】なお、リードフレーム５は、銅系合金が望
ましい。また、導体板１１は、テープキャリヤーのフィ
ルム、あるいは、印刷回路銅張積層板を用いてもよい。
【００１２】次に、上記構成による樹脂封止型半導体装
置の構造工程について説明する。まず、リードフレーム
は、そのインナーリードの先端を現在のエッチング、ま
たはスタンピングで加工できる量産限界の細さまで加工
する。例えば、４２アロイで０．１５μｍ厚の場合、イ
ンナーリード間のピッチは、２２０μｍである。そし
て、インナーリード５に、ダイスボンディングおよびワ
イヤーボンディング用のメッキ９を施す。このメッキ９
を施す大きさは、例えばモールド樹脂７の大きさが２８
×２８ｍｍの場合、２７×２７ｍｍとする。特に、メッ
キ９がＩＣパッケージの外部リードに漏れない寸法とす
る。一方、３層構造フィルム１０上に導体板１１を搭載
し、例えば温度約１１０〜１６０℃、圧力１ｋｇ／ｃｍ
2 〜４ｋｇ／ｃｍ2 で、０．２〜１秒の処理を行い、導
体板１１と３層構造フィルム１０とを仮貼付する。そし
て、この導体板１１と３層構造フィルム１０を仮貼付で
一体化したものを、ダイスボンディングおよびワイヤボ
ンディング用のメッキ９上に搭載し、例えば、温度約１
９０℃で、約２時間、加熱処理し、完全接着の貼合せを
行なう。そして、この導体板１１上に、例えばエポキシ
系Ａｇペーストの接着剤４を塗布して、ＩＣチップ１を
搭載し、例えば、温度約１，８００℃で熱硬化接着を行
なう。そして、金属細線６を用いて電極パターン２とイ
ンナーリード５を電気的に接続する。そして、全体をモ
ールド樹脂７で封止するものである。
【００１３】このように構成した樹脂封止型半導体装置
では、ダイパッドのないリードフレームの、対向するイ
ンナーリード５の先端に、絶縁体として機能する３層構
造フィルム１０、およびこの３層構造フィルム１０上
に、ＩＣチップ１の縦と横の寸法に適した導体板１１を
固着したので、少ないリードフレームの品揃えで多くの
ＩＣチップを搭載できる優れた標準化を提供できるこ
と、ＩＣチップ１で発生した熱は、導体板１１−３層構
造フィルム１０−対向するインナーリード５を介して、
外部リードからＩＣパッケージが接合（一般的に半田）
されたＰＣＢ（Ｐｒｉｎｔｅｄ Ｃｕｒｃｕｉｔ Ｂｏ
ａｒｄ）上に放熱されるので、ＩＣパッケージの大きさ
を大きくしなくてもすむという優れた熱特性が得られる
こと、対向するインナーリード５間に、モールド樹脂７
が入り込むため、基板に半田接合する工程で、リフロー
熱を受け、モールド樹脂７と導体板１１間に働く熱膨張
係数差の応力に対する抗力になり、ＩＣパッケージの割
れを防止することができる。
【００１４】なお、上述の実施例では、あらかじめ接着
性を有する絶縁性の物質を絶縁性のポリイミドフィルム
の表裏面に塗布した３層構造フィルム１０を用いたが、
これに限定せず、接着性を有する絶縁性の物質を導体板
１１に塗布してもよいことはもちろんである。
【００１５】図２は本発明に係る樹脂封止型半導体装置
の他の実施例を示す一部破断した側面図であり、特にダ
イパッドのないリードフレームを用いた場合を示す。図
において、１２は７層積層体であり、この７層積層体１
２は、その詳細な断面を図３に示すように、最下層から
最上層に向って第１絶縁板１３ａ、第１接着剤１４ａ、
グランド用の第１導体１５ａ、第２接着剤１４ｂ、第２
絶縁板１３ｂ、第３接着剤１４ｃ、電源用の第２導体１
５ｂ、第４接着剤１４ｄ、第３絶縁板１３ｃ、第５接着
剤１４ｅ、第３導体１５ｃ、第６接着剤１４ｆ、第４絶
縁板１３ｄが積層され、中央部に、第３導体１５ｃを露
出する穴１６ｃを中心に、左側に第２導体１５ｂの一部
を露出する穴１６ｂ、右側に第１導体１５ａの一部を露
出する穴１６ａが設けられている。１７および１８は絶
縁性もしくは導電性の接着剤であり、この接着剤１７
は、７層積層体１２の第３導体層１５ｃ上に塗布してＩ
Ｃチップ１を固着する。接着剤１８は、メッキ９上に塗
布して７層積層体１２を固着する。１９ａ〜１９ｅは、
例えば２５〜３５μｍφの金属細線であり、金属細線１
９ａは、一方のインナーリード５と第２導体１５ｂを電
気的に接続し、金属細線１９ｂは第２導体１５ｂとＩＣ
チップ１の電極パターン２を電気的に接続し、金属細線
１９ｃはＩＣチップ１の電極パターン２と他方のインナ
ーリード５を電気的に接続し、金属細線１９ｄはＩＣチ
ップ１の電極パターン２と第１導体１５ａを電気的に接
続し、金属細線１９ｅは第１導体１５ａと他方のインナ
ーリード５を電気的に接続する。
【００１６】なお、図４は図２の概略平面図であり、そ
のＡ１−Ａ２断面側面図を図２に示す。図４において、
この７層積層体１２は、ＩＣチップ１を搭載する搭載部
と左右に突出する突出部１２ａから構成する。また、第
１導体１５ａ〜第３導体１５ｃは、例えば厚さ３５μｍ
の銅箔が用いられ、この銅箔上に厚さ５〜１０μｍのニ
ッケルメッキを施し、その上に厚さ０．３〜１．０μｍ
の金メッキを施すものである。
【００１７】また、第１絶縁板１３ａと第１接着剤１４
ａ、第２絶縁板１３ｂとこの表裏面に塗布した第２接着
剤１４ｂおよび第３接着剤１４ｃ、第３絶縁板１３ｃと
この表裏面に塗布した第４接着剤１４ｄおよび第５接着
剤１４ｅ、第４絶縁板１３ｄと第６接着剤１４ｆは、例
えばエポキシ系接着樹脂を含浸した、厚さ約５０〜１０
０μｍの絶縁板・プリプレグを用いてもよい。
【００１８】また、搭載するＩＣチップ１の大きさ、こ
のＩＣチップ１を搭載する７層積層体１２の搭載部の大
きさについては、例えば、ＩＣチップ１の大きさが１０
×１０ｍｍの場合、第１導体１５ａ〜第３導体１５ｃの
大きさは、１１×１１ｍｍとし、第１絶縁板１３ａ〜第
４絶縁板１３ｄの大きさは、１２×１２ｍｍとする。そ
して、この７層積層体１２の突出部１２ａ（図４参照）
の幅は、金属細線１９ｂ，１９ｄ，１９ｅでワイヤボン
ディングできる寸法０．５ｍｍ程度とすると、約１．５
ｍｍ程度である。
【００１９】また、上記第１絶縁板１３ａ〜第４絶縁板
１３ｄおよび第１導体１５ａ〜第３導体１５ｃは、その
外形をプレス金型で打抜き、しかも、必要な位置にあら
かじめ穴１６ａ〜１６ｃを打抜くものであり、あるい
は、積層し、貼り合わせたのち、穴１６ａ〜１６ｃを形
成してもよい。
【００２０】次に、上記構成の樹脂封止型半導体装置の
製造工程について説明する。まず、リードフレームは、
そのインナーリードの先端を、現在のエッチングまた
は、スタンピングで加工できる量産限界の細さまで加工
する。例えば、４２アロイで０．１５μｍ厚の場合、イ
ンナーリード間のピッチは、２２０μｍである。そし
て、インナーリード５に、ダイスボンディングおよびワ
イヤーボンディング用のメッキ９、例えばＡｇメッキを
厚さ３〜８μｍを施すが、そのメッキ９を施す大きさ
は、例えば、モールド樹脂７の大きさが２８×２８ｍｍ
の場合、２７×２７ｍｍとする。また、７層積層体１２
は、第１接着剤１４ａを塗布した第１絶縁板１３ａ、第
１導体１５ａ、裏面に第２接着剤１４ｂを塗布し表面に
第３接着剤１４ｃを塗布した第２絶縁板１３ｂ、第２導
体１５ｂ、表面に第４接着剤１４ｄを塗布し表面に第５
接着剤１４ｅを塗布した第３絶縁板１３ｃ、第３導体１
５ｃ、第６接着剤１４ｆを塗布した第４絶縁板１３ｄを
積層し、貼り合せて、熱プレス硬化接着する。そして、
前記したインナーリード５の先端のメッキ９を施した部
分に、導電性の接着剤１８を塗布したのち、前記した７
層積層体１２を搭載し、温度約１８０℃で熱硬化接着す
る。そして、この７層積層体１２の第３導体１５ｃ上
に、導電性の接着剤１７を塗布し、ＩＣチップ１を接着
固定する。そして、電源用のインナーリード５のメッキ
９と電源用の第２導体１５ｂを、金属細線１９ａで電気
的に接続し、電源用の第２導体１５ｂとＩＣチップ１の
電源用の電極パターン２を、金属細線１９ｂで電気的に
接続し、ＩＣチップ１の信号用の電極パターン２と信号
用のインナーリード５のメッキ９を、金属細線１９ｃで
電気的に接続し、ＩＣチップ１のグランド用の電極パタ
ーン２とグランド用の第１導体１５ａを、金属細線１９
ｄで電気的に接続し、グランド用の第１導体１５ａとグ
ランド用のインナーリード５のメッキ９を、金属細線１
９ｅで電気的に接続する。そして、全体をモールド樹脂
７で封止するものである。
【００２１】このように構成した樹脂封止型半導体装置
では、ダイパッドのないリードフレームの、対向するイ
ンナーリード５の先端に、７層積層体１２および、この
７層積層体１２上にＩＣチップを固着するので、ＩＣチ
ップ１の電源用の電極パターンおよびグランド用の電極
パターンは、それぞれ面積の大きな電源用の第２導体１
５ｂおよびグランド用の第１導体１５ａに接続すること
ができるため、インダクタンスを下げることができ、し
かも、ピン数を増加させずに、同時スイッチングノイズ
による誤動作を防止することができる。
【００２２】なお、以上の実施例では、７層積層体につ
いて説明したが、これに限定せず、Ｎ層（ただし、Ｎ≧
２）としても同様にできることは、もちろんである。
【００２３】
【発明の効果】以上詳細に説明したように、本発明に係
る樹脂封止型半導体装置によれば、搭載するＩＣチップ
の大きさに合わせた大きさの導体板あるいはＮ層積層体
を作成し、対向するインナーリードの先端に接着固定す
る構造のため、リードフレームの品揃えを少なくするこ
とができ、標準化を図ることができる。その結果、購買
発注工数、在庫管理工数のみならず、リードフレームの
低価格製造方法であるスタンピングの金型費の負担を低
減することができる。また、特に、第１実施例では、導
体板が３層構造フィルムを介してインナーリードに接着
しているので、ＩＣチップの発熱をインナーリードに伝
え、更にＩＣパッケージを搭載する基板に伝えることが
できるので、放熱効果を高めることができる。この結
果、ＩＣパッケージ表面に金属の放熱フィンなどの取り
付けが不要になり、ＩＣパッケージを小型化することが
できる。しかも、充分な長さのインナーリード上に、絶
縁性物質を介してＩＣチップが搭載されているため、Ｉ
Ｃパッケージを基板などに半田接合する際のリフローな
どの熱ストレスに対して優れた耐熱性を有する。また、
特に、第２実施例では、Ｎ層積層体に、電源用の導体、
グランド用の導体を絶縁体をはさんで設け、ＩＣチップ
の電源用電極、グランド用電極をこの電源用の導体、グ
ランド用の導体を介してインナーリードに電気的に接続
するため、電源、グランド共に低インダクタンス化を計
ることができる。その結果、インナーリードを複数本、
電極用、グランド用として接続することが不要となり、
ＩＣパッケージのピン数を不必要に増やす必要がなくな
り、パッケージを小型化することができる、などの効果
がある。
【図面の簡単な説明】
【図１】本発明に係る樹脂封止型半導体装置の一実施例
を示す断面図である。
【図２】本発明に係る樹脂封止型半導体装置の他の実施
例を示す一部破断した側面図である。
【図３】図２の７層積層体を示す詳細な断面図である。
【図４】図２の概略平面図である。
【図５】従来の樹脂封止型半導体装置を示す断面図であ
る。
【図６】図５におけるダイパッドとＩＣチップの関係を
示す図である。
【図７】図５における大きなダイパッドとＩＣチップの
関係を示す図である。
【符号の説明】
９ メッキ １０ ３層構造フィルム １１ 導体板 １２ ７層積層体 １３ａ〜１３ｄ 絶縁板 １４ａ〜１４ｆ 接着剤 １５ａ〜１５ｃ 導体 １７，１８ 接着剤 １９ａ〜１９ｅ 金属細線
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/50 Ｓ

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 樹脂封止型半導体装置において、ダイパ
    ッドのないリードフレームと、このリードフレームの対
    向するインナーリード先端上に固着した絶縁性物質と、
    この絶縁性物質上に固着した導体板とを備え、この導体
    板上にＩＣチップを搭載することを特徴とする樹脂封止
    型半導体装置。
  2. 【請求項２】 前記絶縁性物質は、絶縁性フィルムと、
    この絶縁性フィルムの表裏面に塗布した熱可塑、もしく
    は熱硬化の接着剤で構成した３層構造フィルムであるこ
    とを特徴とする請求項１記載の樹脂封止型半導体装置。
  3. 【請求項３】 前記導体板は、テープキャリヤーのフィ
    ルムであることを特徴とする請求項１記載の樹脂封止型
    半導体装置。
  4. 【請求項４】 前記導体板は、印刷回路銅張積層板であ
    ることを特徴とする請求項１記載の樹脂封止型半導体装
    置。
  5. 【請求項５】 樹脂封止型半導体装置において、ダイパ
    ッドのないリードフレームと、少なくとも導体と絶縁体
    を交互に積層して固着し、リードフレームの対向するイ
    ンナーリード先端上に固着したＮ層積層体とを備え、こ
    のＮ層積層体の導体上にＩＣチップを搭載することを特
    徴とする樹脂封止型半導体装置。
  6. 【請求項６】 前記Ｎ層積層体は、第１導体〜第３導体
    と第１絶縁体〜第４絶縁体を交互に積層し、固着した７
    層積層体であり、第１導体および第２導体を電源用およ
    びグランド用としたことを特徴とする請求項５記載の樹
    脂封止型半導体装置。
  7. 【請求項７】 前記Ｎ層積層体は、積層した絶縁板・プ
    リプレグを用いたことを特徴とする請求項５記載の樹脂
    封止型半導体装置。
  8. 【請求項８】 前記リードフレームは銅系合金であり、
    前記導体板あるいは導体はニッケルを含有する鉄系合金
    であることを特徴とする請求項１、または請求項６記載
    の樹脂封止型半導体装置。
JP5134473A 1993-06-04 1993-06-04 樹脂封止型半導体装置 Pending JPH06349982A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5134473A JPH06349982A (ja) 1993-06-04 1993-06-04 樹脂封止型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5134473A JPH06349982A (ja) 1993-06-04 1993-06-04 樹脂封止型半導体装置

Publications (1)

Publication Number Publication Date
JPH06349982A true JPH06349982A (ja) 1994-12-22

Family

ID=15129146

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5134473A Pending JPH06349982A (ja) 1993-06-04 1993-06-04 樹脂封止型半導体装置

Country Status (1)

Country Link
JP (1) JPH06349982A (ja)

Similar Documents

Publication Publication Date Title
US6482674B1 (en) Semiconductor package having metal foil die mounting plate
US6002165A (en) Multilayered lead frame for semiconductor packages
US6437449B1 (en) Making semiconductor devices having stacked dies with biased back surfaces
US4974057A (en) Semiconductor device package with circuit board and resin
KR20010012187A (ko) 볼그리드어레이 반도체패키지 및 그 제조방법
JP2001015679A (ja) 半導体装置及びその製造方法
US20050093121A1 (en) Chip package and substrate
US20020063331A1 (en) Film carrier semiconductor device
JP2569400B2 (ja) 樹脂封止型半導体装置の製造方法
JP2740977B2 (ja) 半導体装置
CN113937074A (zh) 四方扁平无引线封装结构
JPH11145322A (ja) 半導体装置
JPH06349982A (ja) 樹脂封止型半導体装置
JP3314574B2 (ja) 半導体装置の製造方法
JPH06132441A (ja) 樹脂封止型半導体装置及びその製造方法
JP2004200665A (ja) 半導体装置およびその製造方法
JP2004200665A6 (ja) 半導体装置およびその製造方法
JP3147189B2 (ja) リードフレームおよびその製造方法
JPS58134450A (ja) 半導体装置およびその製造方法
JP3210503B2 (ja) マルチチップモジュールおよびその製造方法
JPS61272956A (ja) ハイブリツド型半導体装置
JPH08172142A (ja) 半導体パッケージ及びその製造方法並びに半導体装置
JP2669286B2 (ja) 複合リードフレーム
JP2518145B2 (ja) 放熱板付き多層リ―ドフレ―ム
JPH05129514A (ja) リードフレームおよびその製造方法